KR20030075346A - Aging method for plasma display panel - Google Patents

Aging method for plasma display panel Download PDF

Info

Publication number
KR20030075346A
KR20030075346A KR1020020014515A KR20020014515A KR20030075346A KR 20030075346 A KR20030075346 A KR 20030075346A KR 1020020014515 A KR1020020014515 A KR 1020020014515A KR 20020014515 A KR20020014515 A KR 20020014515A KR 20030075346 A KR20030075346 A KR 20030075346A
Authority
KR
South Korea
Prior art keywords
display
electrode
voltage
addr
aging
Prior art date
Application number
KR1020020014515A
Other languages
Korean (ko)
Other versions
KR100456437B1 (en
Inventor
구자회
Original Assignee
구자회
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자회 filed Critical 구자회
Priority to KR10-2002-0014515A priority Critical patent/KR100456437B1/en
Publication of KR20030075346A publication Critical patent/KR20030075346A/en
Application granted granted Critical
Publication of KR100456437B1 publication Critical patent/KR100456437B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

PURPOSE: A method for aging a plasma display panel is provided to generate the discharge between display electrodes by applying a pulse type aging voltage and an address voltage to the first and the second display electrodes and an address electrode, respectively. CONSTITUTION: The first and the second display electrodes(X,Y) are arrayed in parallel on a front glass substrate. An address electrode(ADDR) are arrayed on a rear glass substrate. A pulse type aging voltage(+VS) is alternately applied to the first and the second display electrodes(X,Y). An address voltage(+VD) synchronized with the pulse type aging voltage(+VS) is applied to the address electrode(ADDR). The discharge is generated between the first and the second display electrodes(X,Y) by applying the pulse type aging voltage(+VS) and the address voltage(ADDR) to the first and the second display electrodes(X,Y) and the address electrode(ADDR), respectively.

Description

플라즈마 디스플레이 패널의 에이징 방법{AGING METHOD FOR PLASMA DISPLAY PANEL}Aging method of plasma display panel {AGING METHOD FOR PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널의 에이징 방법에 관한 것으로서, 더욱 상세하게는 에이징 과정에서 인가되는 파형을 변화시켜 에이징 시간을 단축하고 효율을 높일 수 있도록 개선한 플라즈마 디스플레이 패널의 에이징 방법에 관한 것이다.The present invention relates to an aging method of a plasma display panel, and more particularly, to an aging method of an plasma display panel improved by changing a waveform applied during an aging process to shorten an aging time and increase efficiency.

일반적으로 PDP는 플라즈마 디스플레이 패널(Plasma Display Panel)의 약자로 서로 대향되는 전면유리와 배면유리 등 2장의 유리기판 사이에서 네온(Ne), 헬륨(He) 및 제논(Xe) 등의 불활성 가스를 방전시키고, 상기 방전시 발생하는 자외선이 형광체를 여기시키도록 하는 기체방전 디스플레이 소자이다.In general, PDP stands for Plasma Display Panel and discharges inert gases such as Ne, Helium and Xen between two glass substrates, such as the front glass and the back glass, which face each other. And an ultraviolet light generated during the discharge to excite the phosphor.

일반적인 PDP의 개략적인 구성은 도 1에 도시된 바와 같이, 화상의 표시면인 전면패널(front panel)(10)과, 상기 전면패널(10)과 소정 거리를 사이에 두고 평행하게 위치한 배면패널(rear panel)(20)로 이루어진다.As shown in FIG. 1, a general configuration of a general PDP includes a front panel 10, which is a display surface of an image, and a rear panel disposed in parallel with a predetermined distance from the front panel 10. rear panel).

이때, 상기 전면패널(10)은 표면 유리기판(11)과, 상기 표면 유리기판(11) 중 배면패널(20)과의 대향면에 스트라이프형으로 배열 형성되는 복수개의 표시전극(X,Y)과, 상기 표시전극(X,Y)을 덮도록 적층되어 방전시 방전전류를 제한하고 벽전하의 생성을 용이하게 하는 유전체층(dielectric layer)(13)과, 산화 마그네슘(MgO)으로 이루어지고 상기 유전체층(13)을 보호하기 위한 유전체 보호층(14)으로 이루어진다.In this case, the front panel 10 includes a plurality of display electrodes X and Y arranged in a stripe shape on a surface opposite to the surface glass substrate 11 and the rear panel 20 of the surface glass substrate 11. And a dielectric layer 13 stacked to cover the display electrodes X and Y to limit discharge current during discharge and to facilitate generation of wall charges, and magnesium oxide (MgO). And a dielectric protective layer 14 for protecting (13).

한편, 상기 배면패널(20)은 배면 유리기판(21)과, 상기 배면 유리기판(21) 상에 상기 표시전극(X,Y)과 직교하도록 스트라이프형으로 배열 형성되어 상기 표시전극(X,Y)과 함께 전체 화면을 매트릭스 형태의 복수개 셀로 구분하고 방전공간을 형성하는 복수개의 어드레스(address)전극(ADDR) 및 격벽(barrier rib)(23)과, 상기 격벽(23)에 의해 형성된 방전공간 내부에 인쇄 도포되어 각 셀의 방전시 자외선에 의해 여기되어 가시광을 방출하는 형광층(phosphor)(24)으로 이루어진다. 이때, 상기 형광층(24)은 적색(R), 녹색(G), 청색(B)으로 구분되어 교대로 도포된다.Meanwhile, the rear panel 20 is formed in a stripe shape on the rear glass substrate 21 and the rear glass substrate 21 so as to be orthogonal to the display electrodes X and Y. And a plurality of address electrodes ADDR and barrier ribs 23 for dividing the entire screen into a plurality of cells in a matrix form and forming a discharge space, and inside the discharge space formed by the barriers 23. It is made of a fluorescent layer (phosphor 24) that is printed on the coating and is excited by ultraviolet rays during the discharge of each cell to emit visible light. At this time, the fluorescent layer 24 is divided into red (R), green (G), blue (B) is applied alternately.

여기서, 각 전극(X,Y,ADDR)들은 인쇄방법으로 형성되는 것이 일반적인 바, 인쇄방법은 인쇄 페이스트(paste)로 패턴(pattern)을 인쇄한 뒤 이를 건조 및 소성(燒成)시켜 전극(X,Y,ADDR)을 구성한 것이므로 상당한 불순물이 잔류하고 있어서, PDP의 제조후 정격(政格)전압을 인가해서는 방전이 매우 불균일하게 일어나게된다. 즉, 각 셀의 밝기 상태가 서로 불균일하게 되어 품질을 저하시키게 되는 문제점이 발생한다.Here, each of the electrodes (X, Y, ADDR) is generally formed by a printing method. In the printing method, a pattern is printed by a printing paste, and then dried and calcined to form an electrode (X). , Y, ADDR), so significant impurities remain, and discharge occurs very unevenly when a rated voltage is applied after the production of the PDP. That is, a problem arises in that the brightness state of each cell becomes nonuniform with each other, thereby degrading the quality.

상기와 같은 이유로 인해, PDP는 초기에는 정격전압보다 상당히 높은 전압에서 방전을 일으키며 이 상태로 구동을 개시하면 불순물이 방출되며 점차 그 특성이 안정화되어 정격전압으로 방전이 일어날 수 있게 된다.For the above reason, the PDP initially generates a discharge at a voltage considerably higher than the rated voltage, and when the drive is started in this state, impurities are released and its characteristics are gradually stabilized to discharge at the rated voltage.

이때, 에이징 동작시 서로 인접하는 표시전극(X,Y) 끼리의 사이에서는 주(主)방전이 이루어지고, 서로 대향되는 어드레스전극(ADDR)과 표시전극(X,Y)의 사이에서는 보조방전이 이루어지게 된다.At this time, during the aging operation, a main discharge occurs between the display electrodes X and Y adjacent to each other, and an auxiliary discharge occurs between the address electrodes ADDR and the display electrodes X and Y facing each other. Will be done.

도 2는 종래 기술에 의하여 도 1의 PDP의 에이징 과정에서 인가되는 전압파형을 나타내는 도면이다.FIG. 2 is a diagram illustrating a voltage waveform applied in the aging process of the PDP of FIG. 1 according to the related art.

상기 첨부도면 도 2를 참조하면, 어드레스전극(ADDR)은 접지(GND)에 연결된 상태이며, 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스로 인가하는 형태이다. 이때, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되는 경우에는 도 3의 (A구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동하고, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되는 경우에는 도 3의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동한다. 상기와 같은 동작에 의해 각 표시전극(X,Y)의 사이에서는 방전이 이루어져 점등되는데 반하여 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않게 된다.Referring to FIG. 2, the address electrode ADDR is connected to the ground GND, and an aging voltage (+ VS) is applied to the display electrodes X and Y as an alternating pulse. In this case, when a + VS pulse wave is applied to the first display electrode X, the address electrode ADDR and the second electrode of the first display electrode X are shown in FIG. 3. When charge is transferred to the display electrode Y and a + VS pulse wave is applied to the second display electrode Y, the second display electrode Y is shown in FIG. The charge is transferred to the address electrode ADDR and the first display electrode X at. By the above operation, the discharge is turned on between the display electrodes X and Y, while the discharge is not generated between the display electrodes X and Y and the address electrode ADDR.

결국, 상기와 같이 종래 기술에 의하여 에이징을 수행하는 경우에 점등동작시 각 표시전극(X,Y)의 전하 일부가 어드레스전극(ADDR)으로 빠지며 이로 인하여 +VS 전압이 상승하게 되는 문제점이 발생된다. 이때, 일반적인 PDP의 정격전압은 통상 150 내지 250V가 사용되는데, 상기 에이징 전압(+VS)이 높아질수록 구동회로가 손상될 위험성이 매우 크게 되고, 제어동작도 어렵게 되는 문제가 발생된다.As a result, in the case of performing aging according to the prior art as described above, a part of the charges of the display electrodes X and Y are lost to the address electrode ADDR during the lighting operation, thereby causing a problem of increasing the + VS voltage. . In this case, the rated voltage of the general PDP is usually 150 to 250V, the higher the aging voltage (+ VS), the greater the risk of damage to the drive circuit, and the control operation becomes difficult.

또한, 상기와 같이 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않기 때문에 에이징 효과가 저하되는 문제점이 있다.In addition, since the discharge is not performed between the display electrodes X and Y and the address electrode ADDR as described above, there is a problem that the aging effect is lowered.

상기와 같이 에이징 전압(+VS)이 상승하는 문제점을 해결하기 위하여 도 4에 도시된 바와 같이 어드레스전극(ADDR)은 접지(GND)에 연결하고, 표시전극(X,Y)에 -VS를 에이징 전압으로서 교호적인 펄스로 인가하는 방법이 제안되었다.As shown in FIG. 4, the address electrode ADDR is connected to the ground GND, and aging -VS is applied to the display electrodes X and Y. A method of applying alternating pulses as a voltage has been proposed.

그러나, 이와 같은 경우에도 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않아서 에이징 과정을 수행하는데 많은 시간이 소요되는 문제점이 발생되고, 그와 동시에 에이징 효율이 저하되는 문제점이 발생된다.However, even in such a case, since the discharge is not performed between the display electrodes X and Y and the address electrode ADDR, a problem that takes a long time to perform the aging process occurs, and at the same time, the aging efficiency is lowered. The problem arises.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 그 목적은 각 표시전극(X,Y)에 인가되는 전압 중 어느 하나 이상에 동기시킨 상태에서 어드레스전극(ADDR)에 어드레스전압(+VD)을 인가시킴으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지는 동시에 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하여 에이징 과정을 수행하는 시간을 단축시키고, 에이징 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널의 에이징 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide an address voltage (+ VD) to an address electrode ADDR in synchronization with at least one of voltages applied to each display electrode (X, Y). Is applied between the display electrodes (X, Y) and the address electrodes (ADDR) to shorten the time for performing the aging process. Another object of the present invention is to provide an aging method of a plasma display panel capable of improving aging efficiency.

상기의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극이 각 표시전극과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데, 상기 각 표시전극에 에이징 전압을 교호적인 펄스형태로 인가하고, 상기 어드레스전극에는 각 표시전극에 인가되는 에이징 전압에 각각 동기된 어드레스전압을 인가함으로써 각 표시전극의 사이에서 방전이 이루어지도록 하는 플라즈마 디스플레이 패널의 에이징 방법을 제공한다.According to an aspect of the present invention for achieving the above object, the first and second display electrodes are arranged alternately parallel to each other on the front glass substrate, the address electrodes on the rear glass substrate are arranged so as to cross opposite each display electrode The present invention is applied to a plasma display panel, wherein an aging voltage is applied to each display electrode in an alternating pulse form, and an address voltage synchronized with an aging voltage applied to each display electrode is applied to each of the display electrodes. An aging method of a plasma display panel for discharging is provided.

또한, 본 발명의 다른 측면에 따르면, 상기 각 표시전극에 에이징 전압을 교호적인 펄스형태로 인가하고, 상기 어드레스전극에는 제1 표시전극 또는 제2 표시전극에 인가되는 에이징 전압에 동기된 어드레스전압을 인가하도록 함으로써 각 표시전극의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극과 어드레스전극의 사이에서 또는 제1 표시전극과 어드레스전극의 사이에서도 방전이 이루어지도록 할 수 있다.According to another aspect of the present invention, an aging voltage is applied to each of the display electrodes in an alternating pulse form, and the address electrode has an address voltage synchronized with an aging voltage applied to the first display electrode or the second display electrode. By applying the discharge, discharge can be performed between each display electrode and discharge can be performed between the second display electrode and the address electrode or between the first display electrode and the address electrode.

또한, 본 발명의 다른 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극이 각 표시전극과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데, 상기 각 표시전극에 에이징 전압을 교호적인 펄스형태로 인가하고; 상기 어드레스전극에는 제1 소정시간 동안 제1 표시전극에 인가되는 에이징 전압에 동기된 어드레스전압을 인가하고, 그 다음 제2 소정시간 동안에는 제2 표시전극에 인가되는 에이징 전압에 동기된 어드레스전압을 인가하는 과정을 반복함으로써 제1 소정시간 구간에서는 각표시전극의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극과 어드레스전극의 사이에서도 방전이 이루어지도록 하고, 제2 소정시간 구간에서는 각 표시전극의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극과 어드레스전극의 사이에서도 방전이 이루어지도록 할 수 있다.In addition, according to another aspect of the present invention, the first and second display electrodes are arranged in parallel to each other on the front glass substrate, the address electrode on the rear glass substrate is arranged in the plasma display panel arranged so as to cross opposite each display electrode Applying an aging voltage in the form of an alternating pulse to each display electrode; The address electrode is applied with an address voltage synchronized with an aging voltage applied to the first display electrode for a first predetermined time, and then with an address voltage synchronized with an aging voltage applied to the second display electrode during a second predetermined time. By repeating the process, the discharge is performed between the display electrodes in the first predetermined time period, and the discharge is also generated between the second display electrode and the address electrode, and between the display electrodes in the second predetermined time interval. The discharge may be performed at the same time, and at the same time, the discharge may be performed between the first display electrode and the address electrode.

또한, 본 발명의 다른 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극이 각 표시전극과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데. 상기 각 표시전극에 에이징 전압을 교호적인 펄스형태로 인가하되, 상기 에이징 전압의 인가동작 개시 전에 제1 표시전극에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 상기 어드레스전극에는 제2 표시전극에 인가되는 에이징 전압에 초기 1회 동기된 어드레스전압을 인가한 후 나머지 구간은 접지 상태를 유지하도록 하여, 상기 에이징 전압의 인가동작 개시 후 초기 1주기 동안에 각 표시전극의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극과 어드레스전극의 사이에서도 방전이 이루어지도록 하고, 그 이후에는 각 표시전극의 사이에서 유지방전이 이루어지도록 하여 모두 점등이 되도록 할 수 있다.In addition, according to another aspect of the present invention, the first and second display electrodes are arranged in parallel to each other on the front glass substrate, the address electrode on the rear glass substrate is arranged in the plasma display panel arranged so as to cross opposite each display electrode Applied. An aging voltage is applied to each of the display electrodes in an alternating pulse form, and before the start of the operation of applying the aging voltage, a ramp waveform of 2VS voltage is applied to the first display electrode to redistribute wall charges. After applying the address voltage synchronized to the aging voltage applied to the second display electrode at an initial stage once, the remaining sections are kept in a ground state, and discharged between the display electrodes during the initial period of one cycle after the application of the aging voltage is started. In this case, the discharge is also generated between the first display electrode and the address electrode, and after that, the sustain discharge is performed between the display electrodes so that all of the lights are turned on.

또한, 본 발명의 다른 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극이 각 표시전극과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데, 상기 어드레스전극은 접지 상태를 유지하고, 상기 각 표시전극에 정격전압보다 높은 에이징 전압을 교호적인 펄스형태로 인가하되, 상기 에이징 전압의 인가동작 개시 전에제1 표시전극에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 방전이 이루어지지 않도록 함으로써 모두 미점등이 되도록 할 수 있다.In addition, according to another aspect of the present invention, the first and second display electrodes are arranged in parallel to each other on the front glass substrate, the address electrode on the rear glass substrate is arranged in the plasma display panel arranged so as to cross opposite each display electrode The address electrode maintains a ground state, and applies an aging voltage higher than the rated voltage to each display electrode in an alternating pulse form, but ramps a 2VS voltage to the first display electrode before starting the application of the aging voltage. By redistributing the wall charges by applying a waveform, it is possible to make all of them unlit by discharging them.

도 1은 일반적인 3전극 PDP의 개략적인 구성의 일 예를 나타내는 도면1 is a view showing an example of a schematic configuration of a typical three-electrode PDP

도 2는 종래 기술에 의한 PDP의 에이징 과정에 따라 인가되는 전압파형을 나타내는 도면2 is a diagram illustrating a voltage waveform applied according to an aging process of a PDP according to the related art.

도 3은 종래 기술에 의한 에이징 동작시 전하의 흐름을 나타내는 도면3 is a view showing the flow of charge during the aging operation according to the prior art

도 4는 종래의 다른 방법에 의한 PDP의 에이징 과정에 따라 인가되는 전압파형을 나타내는 도면4 is a diagram illustrating a voltage waveform applied according to an aging process of a PDP by another conventional method.

도 5는 본 발명의 제1 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면5 is a view illustrating a voltage waveform applied in an aging process according to the first method of the present invention.

도 6은 도 5의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면FIG. 6 is a view illustrating the flow of charge during an aging operation according to the waveform of FIG. 5.

도 7은 본 발명의 제2 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면7 illustrates voltage waveforms applied in an aging process according to the second method of the present invention.

도 8은 도 7의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면FIG. 8 is a diagram illustrating the flow of charge during an aging operation according to the waveform of FIG. 7;

도 9는 본 발명의 제3 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면9 illustrates voltage waveforms applied during an aging process according to a third method of the present invention.

도 10은 도 9의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면FIG. 10 is a view illustrating the flow of charge during an aging operation according to the waveform of FIG. 9;

도 11은 본 발명의 제4 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면11 illustrates voltage waveforms applied during an aging process according to a fourth method of the present invention.

도 12는 도 11의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면12 is a view showing the flow of charge during an aging operation according to the waveform of FIG.

도 13은 본 발명에 의하여 PDP의 점등 테스트를 수행하는 경우에 사용되는 전압파형을 나타내는 도면FIG. 13 is a diagram showing a voltage waveform used when performing a lighting test of a PDP according to the present invention. FIG.

도 14는 도 13의 파형에 따른 동작시 전하의 흐름을 나타내는 도면14 is a view showing the flow of charge during operation according to the waveform of FIG.

도 15는 본 발명에 의하여 PDP의 미점등 테스트를 수행하는 경우에 사용되는 전압파형을 나타내는 도면15 is a view showing a voltage waveform used when performing a non-lighting test of the PDP according to the present invention

도 16은 도 15의 파형에 따른 동작시 전하의 흐름을 나타내는 도면16 is a view showing the flow of charge during operation according to the waveform of FIG.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 제1 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 6은 도 5의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.FIG. 5 is a diagram illustrating a voltage waveform applied during an aging process according to the first method of the present invention, and FIG. 6 is a diagram showing the flow of electric charge during an aging operation according to the waveform of FIG. 5.

상기 첨부도면 도 5를 참조하면, 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)이 교호적인 펄스형태로 인가되고, 어드레스전극(ADDR)에는 각 표시전극(X,Y)에 인가되는 에이징 전압(+VS)에 각각 동기된 어드레스전압(+VD)이 인가된다.Referring to FIG. 5, an aging voltage (+ VS) higher than a rated voltage is applied to each display electrode X and Y in an alternating pulse form, and each display electrode X and Y is applied to the address electrode ADDR. ), An address voltage + VD synchronized with the aging voltage + VS is applied.

이때, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 6의 (A구간 점등전하)에 도시된 바와 같이 제1 표시전극(X) 및 어드레스전극(ADDR)에서 제2 표시전극(Y)으로 전하가 이동하고, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 6의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y) 및 어드레스전극(ADDR)에서 제1 표시전극(X)으로 전하가 이동하게 된다.In this case, when a + VS pulse wave is applied to the first display electrode X and a + VD pulse wave is applied to the address electrode ADDR, the first display is shown in FIG. Charge is transferred from the electrode X and the address electrode ADDR to the second display electrode Y, a + VS pulse wave is applied to the second display electrode Y, and a + VD pulse wave is applied to the address electrode ADDR. When is applied, the charge is transferred from the second display electrode Y and the address electrode ADDR to the first display electrode X as shown in FIG. 6 (B section lighting charge).

이와 같은 경우에는 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않지만, 각 표시전극(X,Y)의 사이에서 계속적으로 방전이 이루어져 에이징 과정이 수행되어 진다.In this case, no discharge is generated between each of the display electrodes X and Y and the address electrode ADDR, but an aging process is performed by continuously discharging between the display electrodes X and Y.

한편, 도 7는 본 발명의 제2 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 8은 도 7의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.FIG. 7 is a diagram illustrating a voltage waveform applied during an aging process according to the second method of the present invention, and FIG. 8 is a diagram illustrating the flow of electric charge during an aging operation according to the waveform of FIG. 7.

상기 첨부도면 도 7을 참조하면, 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)이 교호적인 펄스형태로 인가되고, 상기 어드레스전극(ADDR)에는 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)이 인가된다.Referring to FIG. 7, an aging voltage (+ VS) higher than the rated voltage is applied to each of the display electrodes X and Y in an alternating pulse form, and the first display electrode X is applied to the address electrode ADDR. ), An address voltage (+ VD) synchronized with an aging voltage (+ VS) is applied.

이때, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 8의 (A구간 점등전하)에 도시된 바와 같이 제1 표시전극(X) 및 어드레스전극(ADDR)에서 제2 표시전극(Y)으로 전하가 이동하고, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되는 경우에는 도 8의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동한다. 상기와 같은 전하의 이동에 따라 각 표시전극(X,Y)의 사이에서 방전이 이루어지고, 그와 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어진다.In this case, when a + VS pulse wave is applied to the first display electrode X and a + VD pulse wave is applied to the address electrode ADDR, the first display is shown in FIG. Charge is transferred from the electrode X and the address electrode ADDR to the second display electrode Y, a + VS pulse wave is applied to the second display electrode Y, and the address electrode ADDR is grounded GND. In the case of a state, charge is transferred from the second display electrode Y to the address electrode ADDR and the first display electrode X as shown in FIG. As a result of the movement of the electric charge as described above, a discharge is generated between the display electrodes X and Y, and at the same time, a discharge is also generated between the second display electrode Y and the address electrode ADDR.

본 출원인이 상기 도 7에 도시된 파형와 같은 전압을 인가하여 실험한 결과 제2 표시전극(Y)과 어드레스전극(ADDR) 사이의 방전을 확인했으며 제1 및 제2 표시전극(X,Y) 사이의 방전과 비교해본다면 어드레스 방전시 약간 붉은 쪽에 가깝게 방전이 이루어짐을 확인할 수 있었다. 그 이유로는 제2 표시전극(Y)과어드레스전극(ADDR) 사이의 방전 전압 가변시 적색(R)이 가장 먼저 점등되고 모두 점등시 붉은 쪽에 가까운 빛을 표시하기 때문이다.Applicant confirmed the discharge between the second display electrode (Y) and the address electrode ADDR as a result of applying the same voltage as the waveform shown in FIG. 7 and between the first and second display electrodes (X, Y) Comparing with the discharge of, it can be seen that the discharge occurs near the slightly red side during the address discharge. This is because red (R) is turned on first when the discharge voltage between the second display electrode (Y) and the address electrode (ADDR) is changed, and when the light is turned on, the red (R) light is displayed close to red.

한편, 도 9는 본 발명의 제3 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 10은 도 9의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.FIG. 9 is a diagram illustrating a voltage waveform applied during an aging process according to the third method of the present invention, and FIG. 10 is a diagram showing the flow of electric charge during an aging operation according to the waveform of FIG. 9.

상기 첨부도면 도 9를 참조하면, 도 7의 경우에는 어드레스전극(ADDR)에 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)이 인가되었는데, 도 9에서는 어드레스전극(ADDR)에 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가한다.Referring to FIG. 9, in FIG. 7, an address voltage (+ VD) synchronized with an aging voltage (+ VS) applied to the first display electrode X is applied to the address electrode ADDR. In FIG. 9, an address voltage (+ VD) synchronized with an aging voltage (+ VS) applied to the second display electrode Y is applied to the address electrode ADDR.

이때, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되는 경우에는 도 10의 (A구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동하고, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 10의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y) 및 어드레스전극(ADDR)에서 제1 표시전극(X)으로 전하가 이동한다.In this case, when the + VS pulse wave is applied to the first display electrode X and the address electrode ADDR is in the ground (GND) state, the first display is shown in FIG. Charge transfers from the electrode X to the address electrode ADDR and the second display electrode Y, a + VS pulse wave is applied to the second display electrode Y, and a + VD pulse wave is applied to the address electrode ADDR. When is applied, charge is transferred from the second display electrode Y and the address electrode ADDR to the first display electrode X as shown in FIG. 10 (B section lighting charge).

이와 같은 전하의 이동에 따라 각 표시전극(X,Y)의 사이에서 방전이 이루어지고, 그와 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어진다.As a result of the movement of the electric charges, discharge is performed between the display electrodes X and Y, and at the same time, discharge is also performed between the first display electrode X and the address electrode ADDR.

한편, 본 출원인은 상기 도 9에 도시된 파형와 같은 전압을 인가하여 실험한 결과 제1 표시전극(X)과 어드레스전극(ADDR) 사이의 방전을 확인했으며 제1 및 제2표시전극(X,Y) 사이의 방전과 비교해본다면 어드레스 방전시 약간 붉은 쪽에 가깝게 방전이 이루어짐을 확인할 수 있었다. 그 이유로는 제1 표시전극(X)과 어드레스전극(ADDR) 사이의 방전 전압 가변시 적색(R)이 가장 먼저 점등되고 모두 점등시 붉은 쪽에 가까운 빛을 표시하기 때문이다.On the other hand, the applicant has confirmed the discharge between the first display electrode (X) and the address electrode ADDR as a result of applying the same voltage as the waveform shown in Figure 9 and the first and second display electrodes (X, Y) Comparing with the discharge between), it can be seen that the discharge occurs near the slightly red side during the address discharge. This is because red (R) is turned on first when the discharge voltage between the first display electrode (X) and the address electrode (ADDR) is changed, and when the light is turned on, the light (R) is displayed close to red.

한편, 도 11은 본 발명의 제4 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 12는 도 11의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.11 is a diagram illustrating a voltage waveform applied in an aging process according to the fourth method of the present invention, and FIG. 12 is a diagram illustrating a flow of electric charges during an aging operation according to the waveform of FIG. 11.

상기 첨부도면 도 11을 참조하면, 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고; 상기 어드레스전극(ADDR)에는 제1 소정시간 동안 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가하고, 그 다음 제2 소정시간 동안에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가하는 과정을 반복하게 된다. 즉, 상기 도 7 및 도 9의 방법을 혼용한 것이다.11, an aging voltage (+ VS) higher than the rated voltage is applied to each of the display electrodes X and Y in an alternating pulse form; The address electrode ADDR is applied with an address voltage (+ VD) synchronized with an aging voltage (+ VS) applied to the first display electrode X for a first predetermined time, and then for a second predetermined time. The process of applying the address voltage + VD synchronized with the aging voltage + VS applied to the display electrode Y is repeated. That is, the method of FIG. 7 and FIG. 9 is mixed.

이때, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 12의 (A구간 점등전하)에 도시된 바와 같이 제1 표시전극(X) 및 어드레스전극(ADDR)에서 제2 표시전극(Y)으로 전하가 이동하고, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되는 경우에는 도 12의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동한다. 결국, 상기 제1 소정시간 구간에서는 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지게 된다.In this case, when a + VS pulse wave is applied to the first display electrode X and a + VD pulse wave is applied to the address electrode ADDR, the first display is shown in FIG. Charge is transferred from the electrode X and the address electrode ADDR to the second display electrode Y, a + VS pulse wave is applied to the second display electrode Y, and the address electrode ADDR is grounded GND. In the case of a state, charge is transferred from the second display electrode Y to the address electrode ADDR and the first display electrode X as shown in FIG. 12 (B section lighting charge). As a result, in the first predetermined time period, the discharge is performed between the display electrodes X and Y, and the discharge is also generated between the second display electrode Y and the address electrode ADDR.

또한, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 12의 (C구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y) 및 어드레스전극(ADDR)에서 제1 표시전극(X)으로 전하가 이동하고, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되는 경우에는 도 12의 (D구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동한다. 결국, 상기 제2 소정시간 구간에서는 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지게 된다.In addition, when a + VS pulse wave is applied to the second display electrode Y and a + VD pulse wave is applied to the address electrode ADDR, a second display is shown in FIG. Charge is transferred from the electrode Y and the address electrode ADDR to the first display electrode X, a + VS pulse wave is applied to the first display electrode X, and the address electrode ADDR is grounded GND. In the case of a state, charge is transferred from the first display electrode X to the address electrode ADDR and the second display electrode Y as shown in FIG. As a result, in the second predetermined time period, the discharge is performed between the display electrodes X and Y, and the discharge is also generated between the first display electrode X and the address electrode ADDR.

한편, 도 13은 본 발명에 의하여 PDP의 점등 테스트를 수행하는 경우에 사용되는 전압파형을 나타내는 도면이고, 도 14는 도 13의 파형에 따른 동작시 전하의 흐름을 나타내는 도면이다.FIG. 13 is a diagram illustrating a voltage waveform used when a lighting test of a PDP is performed according to the present invention, and FIG. 14 is a diagram illustrating a flow of electric charge during operation according to the waveform of FIG. 13.

상기 첨부도면 도 13을 참조하면, 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)을 교호적인 펄스형태로 인가하되, 상기 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하고, 상기 어드레스전극(ADDR)에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 초기 1회 동기된 어드레스전압(+VD)을 인가한 후 나머지 구간은 접지(GND) 상태를 유지하도록 하여 모두 점등이 되도록 한다.Referring to FIG. 13, an aging voltage (+ VS) higher than the rated voltage is applied to each display electrode (X, Y) in an alternating pulse form, but before the operation of applying the aging voltage (+ VS) is performed. A ramp waveform having a voltage of 2VS is applied to one display electrode X, and an address voltage (+ VD) that is initially synchronized to an aging voltage (+ VS) applied to the second display electrode Y is applied to the address electrode ADDR. After applying), keep the rest of the ground (GND) so that all the lights.

상기 동작을 각 구간별로 분할하여 살펴보면, 상기 각 표시전극(X,Y)에 에이징 전압(+VS)의 인가동작이 개시되기 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 60㎐로 인가하면 도 14의 (A구간 점등전하)에 도시된 바와 같이 벽전하의 재분포가 이루어진다. 즉, 패널에 쌓여있는 모든 벽전하가 제거되는 동작이 이루어지는 것이다. 이때, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되면 도 14의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y) 및 어드레스전극(ADDR)에서 제1 표시전극(X)으로 전하가 이동하고, 그후 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되면 도 14의 (C구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동한다. 이와 같은 동작에 의해 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지게 된다.When the operation is divided into sections, the ramp waveform of the 2VS voltage is applied to the first display electrode X at 60 s before the operation of applying the aging voltage (+ VS) to the display electrodes X and Y starts. When applied, redistribution of wall charges occurs, as shown in FIG. In other words, all wall charges accumulated in the panel are removed. In this case, when the + VS pulse wave is applied to the second display electrode Y and the + VD pulse wave is applied to the address electrode ADDR, the second display electrode ( Charge is transferred from Y) and the address electrode ADDR to the first display electrode X, and then a + VS pulse wave is applied to the first display electrode X and the address electrode ADDR is grounded (GND). In FIG. 14, charge moves from the first display electrode X to the address electrode ADDR and the second display electrode Y as shown in FIG. In this manner, discharge is generated between the display electrodes X and Y, and discharge is also performed between the first display electrode X and the address electrode ADDR.

그후 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되면 도 14의 (D구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동하면서 유지방전이 이루어진다.After that, when the + VS pulse wave is applied to the second display electrode Y and the address electrode ADDR is in the ground GND state, the second display electrode Y is shown in FIG. The charge discharge is transferred to the address electrode ADDR and the first display electrode X while sustain discharge is performed.

그후 다시 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되면 도 14의 (E구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동하면서 유지방전이 이루어진다.After that, when the + VS pulse wave is applied to the first display electrode X again and the address electrode ADDR is in the ground (GND) state, as shown in FIG. The charge discharge is transferred from the X to the address electrode ADDR and the second display electrode Y, and sustain discharge is performed.

그후 다시 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되면 도 14의 (F구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동하면서 유지방전이 이루어진다.Then, when the + VS pulse wave is applied to the second display electrode Y again and the address electrode ADDR is in the ground (GND) state, as shown in FIG. 14 (F section lighting charge), the second display electrode ( The charge discharge is transferred from the Y to the address electrode ADDR and the first display electrode X, and sustain discharge is performed.

결국, 벽전하 재분포가 이루어진 후 어드레스전극(ADDR)에 펄스인가에 의한 B,C 구간 동작으로 방전을 수반하여 초기 1회 방전을 일으킨다. 상기 1회 방전 후 제1 및 제2 표시전극(X,Y) 사이의 구동 파형에 의해 유지방전을 지속적으로 행하여 메모리 기능 중 "ON"에 해당하는 역할을 수행하게 된다.As a result, after the wall charge redistribution is performed, an initial one-time discharge is caused by the discharge of the B and C sections by applying a pulse to the address electrode ADDR. After the first discharge, the sustain discharge is continuously performed by the driving waveforms between the first and second display electrodes X and Y to play a role corresponding to “ON” in the memory function.

한편, 도 15는 본 발명에 의하여 PDP의 미점등 테스트를 수행하는 경우에 사용되는 전압파형을 나타내는 도면이고, 도 16은 도 15의 파형에 따른 동작시 전하의 흐름을 나타내는 도면이다.FIG. 15 is a diagram illustrating a voltage waveform used when a non-lighting test of a PDP is performed according to the present invention, and FIG. 16 is a diagram illustrating a flow of electric charge during operation according to the waveform of FIG. 15.

상기 첨부도면 도 15를 참조하면, 어드레스전극(ADDR)은 접지(GND) 상태를 유지하고, 상기 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)을 교호적인 펄스형태로 인가하되, 상기 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 모두 미점등이 되도록 한다.Referring to FIG. 15, the address electrode ADDR is maintained at the ground (GND) state, and an aging voltage (+ VS) higher than the rated voltage is applied to each of the display electrodes X and Y in an alternate pulse form. Before the start of the operation of applying the aging voltage (+ VS), a ramp waveform of 2VS voltage is applied to the first display electrode X so that all of them become unlit.

상기 동작을 각 구간별로 분할하여 살펴보면, 상기 각 표시전극(X,Y)에 에이징 전압(+VS)의 인가동작이 개시되기 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 60㎐로 인가하면 도 16의 (A구간 점등전하)에 도시된 바와 같이 벽전하의 재분포가 이루어진다.When the operation is divided into sections, the ramp waveform of the 2VS voltage is applied to the first display electrode X at 60 s before the operation of applying the aging voltage (+ VS) to the display electrodes X and Y starts. When applied, the redistribution of wall charges is performed as shown in section 16 (charged section A charge).

이때, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되면 도 16의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 제1 표시전극(X) 및 어드레스전극(ADDR)으로 전하가 이동하지만 방전이 이루어지지지 않게 된다. 결국, 벽전하 재분포로 벽전하가 쌓이게 되지만 어드레스전극(ADDR)이 접지(GND) 상태이므로 각 전극 사이에서 방전을 수반하지 못하므로 메모리 기능 중 "OFF"에 해당하는 역할을 수행하게 된다.In this case, when the + VS pulse wave is applied to the second display electrode Y and the address electrode ADDR is in the ground (GND) state, as shown in (B section lighting charge) of FIG. 16, the second display electrode ( The charge is transferred from Y) to the first display electrode X and the address electrode ADDR, but no discharge occurs. As a result, wall charges are accumulated by the redistribution of wall charges, but since the address electrodes ADDR are in the ground (GND) state, they do not have discharges between the electrodes.

그후 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되는 경우에도 도 14의 (C구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동하지만 방전이 이루어지지 않게 된다.Thereafter, even when a + VS pulse wave is applied to the first display electrode X and the address electrode ADDR is in the ground (GND) state, the first display electrode is shown in FIG. Charge moves from (X) to the address electrode ADDR and the second display electrode Y, but no discharge occurs.

그후 D,E,F 구간에서도 B,C 구간의 동작을 반복하여 방전이 이루어지지 않게 된다.Thereafter, the operation of the B and C sections is repeated in the D, E, and F sections, thereby preventing the discharge.

상기와 같은 PDP의 점등 테스트 및 미점등 테스트를 적절히 활용하면 PDP의 에이징 종료후 재 에이징 여부를 에이징 라인에서 바로 판단할 수 있으며, "패턴 컷팅 구간 → 검사 구간 → 재에이징 작업 구간" 에 소요되는 작업 비용을 줄일 수 있게 된다.If the PDP lighting test and non-lighting test are used properly, the aging line can immediately determine whether to re-age after the aging of the PDP, and the work required for "pattern cutting section → inspection section → reaging work section". The cost can be reduced.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The present invention is not limited to the embodiments described above, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.

이상에서 살펴본 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 에이징 방법은 각 표시전극(X,Y)에 인가되는 전압과 어느 하나 이상에 동기시킨 상태에서 어드레스전극(ADDR)에 어드레스전압(+VD)을 인가시킴으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하여 에이징 과정을 수행하는 시간을 단축시키고, 효율을 향상시킬 수 있는 효과가 있다.As described above, the aging method of the plasma display panel according to the present invention applies the address voltage (+ VD) to the address electrode ADDR in synchronization with at least one of the voltages applied to the display electrodes X and Y. By applying the discharge to each of the display electrodes (X, Y), and at the same time to discharge between each display electrode (X, Y) and the address electrode ADDR to shorten the time for performing the aging process This has the effect of improving efficiency.

Claims (6)

전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,The first and second display electrodes X and Y are alternately arranged in parallel on the front glass substrate, and the plasma is arranged so that the address electrodes ADDR are opposed to the display electrodes X and Y on the rear glass substrate. In the aging method applied to the display panel, 상기 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 각 표시전극(X,Y)에 인가되는 에이징 전압(+VS)에 각각 동기된 어드레스전압(+VD)을 인가함으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.An aging voltage (+ VS) is applied to each display electrode (X, Y) in an alternating pulse form, and the address electrode (ADDR) is applied to an aging voltage (+ VS) applied to each display electrode (X, Y). A method of aging a plasma display panel, wherein discharge is generated between each display electrode (X, Y) by applying a synchronized address voltage (+ VD), respectively. 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,The first and second display electrodes X and Y are alternately arranged in parallel on the front glass substrate, and the plasma is arranged so that the address electrodes ADDR are opposed to the display electrodes X and Y on the rear glass substrate. In the aging method applied to the display panel, 상기 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가함으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.An aging voltage (+ VS) is applied to each of the display electrodes (X, Y) in an alternating pulse form, and the address electrode (ADDR) is synchronized with an aging voltage (+ VS) applied to the first display electrode (X). By applying a predetermined address voltage (+ VD) to discharge between each display electrode (X, Y), and also to discharge between the second display electrode (Y) and the address electrode ADDR. An aging method of a plasma display panel. 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,The first and second display electrodes X and Y are alternately arranged in parallel on the front glass substrate, and the plasma is arranged so that the address electrodes ADDR are opposed to the display electrodes X and Y on the rear glass substrate. In the aging method applied to the display panel, 상기 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가함으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.An aging voltage (+ VS) is applied to each of the display electrodes (X, Y) in an alternating pulse form, and the address electrode (ADDR) is synchronized with an aging voltage (+ VS) applied to the second display electrode (Y). By applying a predetermined address voltage (+ VD) to discharge between each display electrode (X, Y), and also to discharge between the first display electrode (X) and the address electrode (ADDR). An aging method of a plasma display panel. 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,The first and second display electrodes X and Y are alternately arranged in parallel on the front glass substrate, and the plasma is arranged so that the address electrodes ADDR are opposed to the display electrodes X and Y on the rear glass substrate. In the aging method applied to the display panel, 상기 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고; 상기 어드레스전극(ADDR)에는 제1 소정시간 동안 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가하고, 그 다음 제2 소정시간 동안에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가하는 과정을 반복함으로써 제1 소정시간 구간에서는 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하고, 제2 소정시간 구간에서는 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.Applying an aging voltage (+ VS) in the form of an alternating pulse to each of the display electrodes (X, Y); The address electrode ADDR is applied with an address voltage (+ VD) synchronized with an aging voltage (+ VS) applied to the first display electrode X for a first predetermined time, and then for a second predetermined time. By repeating the process of applying the address voltage (+ VD) synchronized with the aging voltage (+ VS) applied to the display electrode (Y), discharge occurs between the display electrodes (X, Y) in the first predetermined time interval. At the same time, a discharge is also generated between the second display electrode Y and the address electrode ADDR, and a discharge is generated between the display electrodes X and Y during the second predetermined time period. The method of aging a plasma display panel according to claim 1, wherein a discharge is also generated between the display electrode (X) and the address electrode (ADDR). 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,The first and second display electrodes X and Y are alternately arranged in parallel on the front glass substrate, and the plasma is arranged so that the address electrodes ADDR are opposed to the display electrodes X and Y on the rear glass substrate. In the aging method applied to the display panel, 상기 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하되, 상기 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 상기 어드레스전극(ADDR)에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 초기 1회 동기된 어드레스전압(+VD)을 인가한 후 나머지 구간은 접지(GND) 상태를 유지하도록 하여, 상기 에이징 전압(+VS)의 인가동작 개시 후 초기 1주기 동안에 각 표시전극(X,Y)의사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하고, 그 이후에는 각 표시전극(X,Y)의 사이에서 유지방전이 이루어지도록 하여 모두 점등이 되도록 하는 과정이 포함된 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.An aging voltage (+ VS) is applied to each of the display electrodes (X, Y) in the form of an alternating pulse, and a ramp waveform of 2VS voltage is applied to the first display electrode (X) before the application of the aging voltage (+ VS) starts. To redistribute wall charges, and to the address electrode ADDR, an address voltage (+ VD) that is initially synchronized with an aging voltage (+ VS) applied to the second display electrode (Y) is applied. After the rest of the period is maintained to the ground (GND) state, the discharge is generated between each of the display electrodes (X, Y) during the initial 1 period after the start of the application of the aging voltage (+ VS) and at the same time the first display electrode Discharging is also performed between (X) and the address electrode ADDR, and after that, a sustain discharge is performed between each of the display electrodes X and Y so that all of the lights are turned on. Aging method of a plasma display panel. 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,The first and second display electrodes X and Y are alternately arranged in parallel on the front glass substrate, and the plasma is arranged so that the address electrodes ADDR are opposed to the display electrodes X and Y on the rear glass substrate. In the aging method applied to the display panel, 상기 어드레스전극(ADDR)은 접지(GND) 상태를 유지하고, 상기 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)을 교호적인 펄스형태로 인가하되, 상기 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 방전이 이루어지지 않도록 함으로써 모두 미점등이 되도록 하는 과정이 포함된 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.The address electrode ADDR maintains the ground (GND) state, and applies an aging voltage (+ VS) higher than the rated voltage in the form of an alternating pulse to each of the display electrodes (X, Y). Before redistribution of VS), a ramp waveform having a voltage of 2VS is applied to the first display electrode X to redistribute the wall charges, and to prevent the discharge from occurring. An aging method of a plasma display panel.
KR10-2002-0014515A 2002-03-18 2002-03-18 Aging method for plasma display panel KR100456437B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0014515A KR100456437B1 (en) 2002-03-18 2002-03-18 Aging method for plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0014515A KR100456437B1 (en) 2002-03-18 2002-03-18 Aging method for plasma display panel

Publications (2)

Publication Number Publication Date
KR20030075346A true KR20030075346A (en) 2003-09-26
KR100456437B1 KR100456437B1 (en) 2004-11-09

Family

ID=32225184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0014515A KR100456437B1 (en) 2002-03-18 2002-03-18 Aging method for plasma display panel

Country Status (1)

Country Link
KR (1) KR100456437B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609512B1 (en) * 2004-05-14 2006-08-08 엘지전자 주식회사 Aging Method for Plasma Display Panel
KR101437361B1 (en) * 2009-12-23 2014-09-04 주식회사 오리온 Method for Aging Plasma Display Panel

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728567B2 (en) * 1991-01-31 1998-03-18 シャープ株式会社 Aging method of EL panel
JP3318424B2 (en) * 1994-02-14 2002-08-26 富士通株式会社 Aging method and apparatus for AC type plasma display panel
JPH09251841A (en) * 1996-03-15 1997-09-22 Fujitsu Ltd Manufacture of plasma display panel and plasma display apparatus
KR100263194B1 (en) * 1996-09-30 2000-08-01 김영남 Aging method of plasma display elements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609512B1 (en) * 2004-05-14 2006-08-08 엘지전자 주식회사 Aging Method for Plasma Display Panel
KR101437361B1 (en) * 2009-12-23 2014-09-04 주식회사 오리온 Method for Aging Plasma Display Panel

Also Published As

Publication number Publication date
KR100456437B1 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
KR20060136388A (en) Plasma Display Panel Driving Method
KR20070000418A (en) Plasma display panel driving method
JPH06251754A (en) Gas discharge display device
KR20030052940A (en) Plasma display device and a method of driving the same
JPH11143425A (en) Driving method of ac type pdp
US20080266211A1 (en) Plasma Display Panel, Plasma Display Device, and Method for Driving Plasma Display Panel
US6906689B2 (en) Plasma display panel and driving method thereof
KR100456437B1 (en) Aging method for plasma display panel
JPH07226162A (en) Aging method and device for ac type plasma display panel
KR100432375B1 (en) Aging method for plasma display panel
KR100327352B1 (en) Plasma Display Panel
KR100315125B1 (en) Plasma Display Panel
KR100378619B1 (en) Driving Method of Plasma Display Panel
KR100757420B1 (en) Plasma Display Panel and Method of Driving the same
JP2002075206A (en) Manufacturing method and device of image display device and image display device manufactured using the same
KR100266209B1 (en) Apparatus and method for forming wall electric charge of plasma display panel
KR100366939B1 (en) Electrodes in Plasma Display Panel
KR100736261B1 (en) Aging Method For Plasma Display Panel
JP2008309826A (en) Driving method of plasma display panel, and plasma display device
KR100452695B1 (en) Plasma display panel and method of fabricating the same
KR100246225B1 (en) High contrast plasma display panel using auxilliary discharge region
KR100577159B1 (en) Plasma Display Panel
KR100442234B1 (en) plasma display panel and discharge method of the same
JP2002050296A (en) Gas-discharge display device and its driving method
KR20040072111A (en) Asing process of plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee