JP2002075206A - Manufacturing method and device of image display device and image display device manufactured using the same - Google Patents

Manufacturing method and device of image display device and image display device manufactured using the same

Info

Publication number
JP2002075206A
JP2002075206A JP2000258663A JP2000258663A JP2002075206A JP 2002075206 A JP2002075206 A JP 2002075206A JP 2000258663 A JP2000258663 A JP 2000258663A JP 2000258663 A JP2000258663 A JP 2000258663A JP 2002075206 A JP2002075206 A JP 2002075206A
Authority
JP
Japan
Prior art keywords
aging
display device
image display
discharge
voltage value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000258663A
Other languages
Japanese (ja)
Other versions
JP2002075206A5 (en
JP5034134B2 (en
Inventor
Kazuyuki Hasegawa
和之 長谷川
Kazuhiko Sugimoto
和彦 杉本
Hideaki Yasui
秀明 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000258663A priority Critical patent/JP5034134B2/en
Publication of JP2002075206A publication Critical patent/JP2002075206A/en
Publication of JP2002075206A5 publication Critical patent/JP2002075206A5/ja
Application granted granted Critical
Publication of JP5034134B2 publication Critical patent/JP5034134B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a plasma display panel used for display device and its manufacturing method in which the electric power at the aging process is reduced and a panel having stable discharge characteristics can be manufactured. SOLUTION: In the manufacturing process, impressing voltage value at the aging process is reduced after a certain time or at a certain cycle.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、放電電極間のプラ
ズマ放電により画像を表示する画像表示装置、例えばプ
ラズマディスプレイパネルおよびその製造工程に関し、
特にエージング工程に関するもので、エージング工程時
の電力を削減し、放電特性が安定なパネルを製造する方
法を提供する。
The present invention relates to an image display device for displaying an image by plasma discharge between discharge electrodes, for example, a plasma display panel and a manufacturing process thereof.
In particular, the present invention relates to an aging process, and provides a method for manufacturing a panel with reduced discharge characteristics and stable discharge characteristics.

【0002】[0002]

【従来の技術】本発明は放電電極間のプラズマ放電によ
り画像を表示する画像表示装置全般に用いるものである
が、以下、プラズマディスプレイパネルを例に挙げて述
べる。
2. Description of the Related Art The present invention is generally used for an image display apparatus for displaying an image by plasma discharge between discharge electrodes. Hereinafter, a plasma display panel will be described as an example.

【0003】従来のプラズマディスプレイパネルは、図
5に示すような構成のものが一般的である。
A conventional plasma display panel generally has a configuration as shown in FIG.

【0004】このプラズマディスプレイパネルは、前面
パネル100と背面パネル200とからなる。前面パネ
ル100は、前面ガラス基板101上に走査電極102
a、維持電極102bが交互にストライプ状に形成さ
れ、さらにそれが誘電体ガラス層103及び酸化マグネ
シウム(MgO)からなる保護層104により覆われて
形成されたものである。
[0004] The plasma display panel includes a front panel 100 and a rear panel 200. The front panel 100 includes a scan electrode 102 on a front glass substrate 101.
a, sustain electrodes 102b are alternately formed in a stripe shape, and are further formed by being covered with a dielectric glass layer 103 and a protective layer 104 made of magnesium oxide (MgO).

【0005】背面パネル200は、背面ガラス基板20
1上に、ストライプ状にアドレス電極202が形成さ
れ、これを覆うように電極保護層203が形成され、更
にアドレス電極202を挟むように電極保護層203上
にストライプ状に隔壁204が形成され、更に隔壁20
4間に蛍光体層205が設けられて形成されたものであ
る。そして、このような前面パネル100と背面パネル
200とが貼り合わせられ、隔壁204で仕切られた空
間210に放電ガスを封入することで放電空間が形成さ
れる。前記蛍光体層はカラー表示のために通常、赤、
緑、青の3色の蛍光体層が順に配置されている。
[0005] The back panel 200 comprises a back glass substrate 20.
1, an address electrode 202 is formed in a stripe shape, an electrode protection layer 203 is formed so as to cover the address electrode 202, and a partition wall 204 is formed in a stripe shape on the electrode protection layer 203 so as to sandwich the address electrode 202. Furthermore, the partition wall 20
It is formed by providing a phosphor layer 205 between the four. The front panel 100 and the rear panel 200 are bonded together, and a discharge space is formed by filling a discharge gas into a space 210 partitioned by the partition wall 204. The phosphor layer is usually red for color display.
Phosphor layers of three colors of green and blue are arranged in order.

【0006】そして、放電空間210内には例えばネオ
ン及びキセノンを混合してなる放電ガスが通常、0.6
7×105Pa程度の圧力で封入されている。
In the discharge space 210, for example, a discharge gas obtained by mixing neon and xenon is usually 0.6 g.
It is sealed at a pressure of about 7 × 10 5 Pa.

【0007】このようにPDPの従来の作成は、表面基
板・背面基板それぞれ作成後、アセンブリ工程として、
貼り合わせ・封着、排気・ガス封入・封止がおこなわれ
パネルとなる。しかしこのアセンブリ直後の状態では、
パネル点灯には非常に高電圧が必要である。これは、保
護膜・蛍光体表面に不純物ガスが吸着しているためと考
えられている。このためアセンブリ工程後、この吸着し
ている不純物ガスを除去し、パネルの放電特性を安定化
させるために、ある一定の時間全放電領域を放電させる
エージングがおこなわれる。
[0007] As described above, in the conventional production of a PDP, after each of a front substrate and a rear substrate is produced, as an assembly process,
The panel is bonded and sealed, exhausted, filled with gas, and sealed to form a panel. However, immediately after this assembly,
Panel lighting requires very high voltages. It is considered that this is because the impurity gas is adsorbed on the protective film / phosphor surface. Therefore, after the assembly process, aging is performed to discharge the entire discharge region for a certain period of time in order to remove the adsorbed impurity gas and stabilize the discharge characteristics of the panel.

【0008】エージング処理は、以上のようにして作製
したPDPに図3に示すようにアドレス駆動部220、
走査電極駆動部230、維持電極駆動部240を接続し
て、アドレス電極202は全て同電位にし、走査電極1
02a、維持電極102bに所定の周期で交互に電圧を
印加することにより行う。このとき印加する駆動波形は
従来のエージング処理では、図4に示したように電圧値
は処理期間常に一様である。
The aging process is performed on the PDP fabricated as described above, as shown in FIG.
The scan electrode driving unit 230 and the sustain electrode driving unit 240 are connected, and all the address electrodes 202 are set to the same potential.
02a, the voltage is alternately applied to the sustain electrode 102b at a predetermined cycle. In the conventional aging process, the driving waveform applied at this time is such that the voltage value is always uniform during the processing period as shown in FIG.

【0009】[0009]

【発明が解決しようとする課題】ところで、この従来の
エージング処理では、目的とする放電電圧の安定までに
は約30時間程度という長時間の放電時間が必要であ
り、かつパネルの全面を表示させるため高電圧・高電流
値を必要としていた。そのため、このエージング処理時
の電力が膨大になり、PDPの製造時のランニングコス
ト増加の問題となっていた。また長時間の処理のため、
工場の敷地面積、パネル発熱による空調設備などの製造
時の環境に関する種種の問題があった。さらに、こうい
った問題点はPDPの大画面化、大量生産化が進むにつ
れてより一層大きな問題となることは明白である。
In this conventional aging process, a long discharge time of about 30 hours is required for stabilization of a desired discharge voltage, and the entire surface of the panel is displayed. Therefore, a high voltage and a high current value were required. For this reason, the power during the aging process becomes enormous, and there has been a problem of an increase in running cost at the time of manufacturing the PDP. In addition, for long-time processing,
There were various problems related to the environment at the time of manufacturing, such as the site area of the factory and the air conditioning equipment due to the heat generated by the panels. Further, it is clear that these problems will become even more serious as PDPs become larger in screen and mass-produced.

【0010】本発明は上記問題を鑑みてなされたもので
あって、エージング処理時の電力および発熱を削減した
手法を提供することを目的としてなされたものである。
The present invention has been made in view of the above problems, and has as its object to provide a method for reducing power and heat generation during aging processing.

【0011】[0011]

【課題を解決するための手段】まず、PDPのエージン
グ処理時の点灯・消灯状態について説明する。
First, the on / off state of the PDP during the aging process will be described.

【0012】点灯時は、走査電極側、維持電極側の電圧
値を0Vから徐々に上昇させていくと、まず、パネル面
内のあるセル一点が点灯する(以下、このときの電圧値
を一点点灯電圧Vf1とする)。さらに印加電圧を上昇
させていくと、点灯セルが増え、ついにはパネル全面が
点灯することになる(以下、このときの電圧値を全面点
灯電圧Vfnとする)。
At the time of lighting, when a voltage value on the scanning electrode side and the sustaining electrode side is gradually increased from 0 V, first, a certain cell in the panel surface is turned on (hereinafter, the voltage value at this time is set to one point). Lighting voltage Vf1). As the applied voltage is further increased, the number of lighting cells increases, and eventually the entire panel is lit (hereinafter, the voltage value at this time is referred to as a full lighting voltage Vfn).

【0013】一方で消灯時は、全面点灯の状態から徐々
に印加電圧を減少させていくと、パネル全体の点灯状態
が均一でなくなりムラが生じてくる。そしてパネル面内
のあるセル一点が不当になる(以下、このときの電圧値
を一点消灯電圧Ve1とする)。さらに印加電圧を減少
させていくと、不灯セルが増え、ついにはパネル全面が
消灯することになる(以下、このときの電圧値を全面消
灯電圧Venとする)。
On the other hand, at the time of turning off the light, if the applied voltage is gradually reduced from the state of full lighting, the lighting state of the entire panel becomes non-uniform, causing unevenness. Then, one point of a certain cell in the panel surface becomes invalid (hereinafter, the voltage value at this time is referred to as a one-point light-off voltage Ve1). As the applied voltage is further reduced, the number of unlit cells increases, and eventually the entire panel is turned off (hereinafter, the voltage value at this time is referred to as a full turn-off voltage Ven).

【0014】ここで、上記四種類の電圧値の大小関係に
ついて述べる。一般的に放電に必要な電圧値に対して、
放電が終了する電圧値は低くなるため、 Vf1>Ve1 Vfn>Ven となる。
Here, the magnitude relationship between the above four types of voltage values will be described. Generally, for the voltage value required for discharge,
Since the voltage value at which the discharge ends is low, Vf1> Ve1 Vfn> Ven.

【0015】従来のエージング手法では設定電圧値を上
記Vfnよりも数十V高い値にて設定していた。これは
エージング点灯時のパネル全面のムラ、およびエージン
グ効率を考慮したためのものである。しかし、この高い
設定電圧値のために、従来ではエージング工程において
多大な電力消費が必要であった。そこで本発明ではこの
設定電圧を、ある一定時間後、あるいはある一定周期に
よって、低下させることで、エージング処理時の電力を
削減することを行った。この低下させる電圧値Vsは、 Vf1>Vs>Ve1 を満たす電圧値とした。これにより、発明者らの実施に
おいては電力値でおよそ30%の低減に成功した(実施
の形態1の発明の場合)。また、この発明による付随効
果として、エージング工程時のパネル温度の上昇が抑え
られるため、パネル割れ不良の確率を減少させることが
できる。さらには印加電圧の低下により誘電体破壊不良
の確率についても減少させることができる。
In the conventional aging method, the set voltage value is set at a value several tens V higher than Vfn. This is because the unevenness of the entire panel at the time of aging lighting and the aging efficiency are considered. However, because of this high set voltage value, a great deal of power consumption was required in the aging process in the past. Therefore, in the present invention, the power during the aging process is reduced by reducing the set voltage after a certain period of time or at a certain period. The voltage value Vs to be reduced was a voltage value satisfying Vf1>Vs> Ve1. As a result, the inventors succeeded in reducing the power value by about 30% (in the case of the invention of the first embodiment). Further, as an attendant effect of the present invention, a rise in panel temperature during the aging step is suppressed, so that the probability of panel cracking failure can be reduced. Further, the probability of dielectric breakdown failure can be reduced by lowering the applied voltage.

【0016】[0016]

【発明の実施の形態】(実施の形態1)図1に本発明の
実施の形態1でのエージング時の駆動波形について示
す。
(Embodiment 1) FIG. 1 shows a driving waveform at the time of aging according to Embodiment 1 of the present invention.

【0017】従来では、図4に示すようにエージング時
の印加電圧値を常に一定にしていた。本発明では、点灯
時のみ全面点灯電圧Vfnを超える電圧値(Vtとす
る)を印加し、しばらく後、一点消灯電圧Ve1を超え
る電圧値(Vs)に変更する。このとき回路は従来の仕
様を流用し、ある一定時間後に手動によって変更する方
法でも可能である。
Conventionally, as shown in FIG. 4, the applied voltage value during aging has always been constant. In the present invention, a voltage value (Vt) exceeding the full lighting voltage Vfn is applied only at the time of lighting, and after a while, the voltage value is changed to a voltage value (Vs) exceeding the one-point lighting voltage Ve1. At this time, the circuit may be changed to a manual specification after a certain period of time by using a conventional specification.

【0018】電圧Vtから電圧Vsへ変更する時間は、
電圧Vtによって点灯させている際に、パネル面内に輝
度ムラがなくなった時点で変更するものとする。また、
この設定電圧Vsは徐々に印加電圧を低下させていき、
パネル面内に輝度ムラが生じない最低電圧とする。これ
は、パネル面内に輝度ムラが生じたことで、パネル面内
にエージング処理進行状態にムラが生じることを懸念し
た理由からである。
The time for changing from voltage Vt to voltage Vs is
It is assumed that when the lighting is performed by the voltage Vt, the brightness is changed when there is no luminance unevenness in the panel surface. Also,
The set voltage Vs gradually decreases the applied voltage,
The lowest voltage that does not cause luminance unevenness in the panel surface. This is because there is a concern that the unevenness in the progress of the aging process will occur in the panel surface due to the uneven brightness in the panel surface.

【0019】しかし電圧低下によるエージング効率の低
下が懸念されるが、発明者らはこのことについて、電圧
値に対する放電特性安定までに要する時間について調査
することによって、印加電圧値がエージング効率に何ら
影響を及ぼさないことを確認した(ここで、エージング
効率とは放電電圧値の安定・輝度変化の飽和するまでの
時間とし、エージング効率が良いとはこの時間が短い状
態のことを示す)。さらに、本発明のエージング工程に
よるパネルでは、現行エージング工程によるパネルと比
較して、誤放電等が非常に少なくなるという結果が得ら
れた。
However, there is a concern that the aging efficiency may be lowered due to the voltage drop. The inventors of the present invention investigate the time required for the discharge characteristics to stabilize with respect to the voltage value, and find that the applied voltage value has no effect on the aging efficiency. (Here, the aging efficiency is the time until the discharge voltage value stabilizes and the luminance change saturates, and the good aging efficiency indicates that this time is short.). Furthermore, in the panel according to the aging process of the present invention, a result was obtained in which erroneous discharge and the like were extremely reduced as compared with the panel according to the current aging process.

【0020】また、現行のPDPのエージングでは20
〜30分後にほぼ輝度のムラがなくなることから高電圧
期間Ttはこの時間であることが望ましい。また、低電
圧期間Tsでは、印加パルスの幅を短くさせる、すなわ
ち印加電圧の周波数を上げることによって、放電回数を
増加させ、エージング効率を上げることができる。これ
は印加電圧を低くしてあるためであり、従来のエージン
グ方法と同等の電力値で、放電回数を増加させ、エージ
ング効率を上げるとともに、印加電圧の低下により誘電
体破壊不良の確率についても減少させることができる。
In the aging of the current PDP, 20
It is desirable that the high voltage period Tt be this time since luminance unevenness is substantially eliminated after about 30 minutes. In the low voltage period Ts, the number of discharges can be increased and the aging efficiency can be increased by shortening the width of the applied pulse, that is, by increasing the frequency of the applied voltage. This is because the applied voltage is reduced, and the power value is the same as that of the conventional aging method, the number of discharges is increased, the aging efficiency is increased, and the probability of dielectric breakdown failure is reduced due to the reduced applied voltage. Can be done.

【0021】(実施の形態2)図2に本発明の実施の形
態2でのエージング時の駆動波形について示す。実施の
形態2ではある一定周期毎に電圧値Vtと電圧値Vsと
を繰り返す。これは、ある一定周期に電圧値Vtに戻す
ことで、表示の輝度ムラを実施の形態1よりも除去する
ためである。上記一定周期時間をT0、電圧値Vtに保
つ時間をTt、電圧値Vsに保つ時間をTsとした場
合、 T0=Tt+Ts であり、Ttの時間は非常に短い方が、電力削減に対し
ては有効であり、図2に示すように1パルスであること
がもっとも望ましい。発明者らの検討によりT0は15
〜20msec(ms)であるときが良好であった。ま
た、このときのVsの値は一点消灯電圧Ve1よりも低
い値であってもかまわない。これは印加電圧Vtでの放
電によってプライミング電子がセル放電空間内に放出さ
れ、そのセルでの放電開始電圧が低下し、Ve1よりも
低い電圧であってもエージング放電は完全に生じる。ま
た、ここでは周期T0に関してエージング処理期間中一
定としたが、不規則に変化しても何ら問題はない。
(Embodiment 2) FIG. 2 shows a drive waveform at the time of aging in Embodiment 2 of the present invention. In the second embodiment, the voltage value Vt and the voltage value Vs are repeated at regular intervals. This is because, by returning the voltage value to the voltage value Vt at a certain fixed period, the luminance unevenness of the display is removed as compared with the first embodiment. When the fixed period time is T0, the time for keeping the voltage value Vt is Tt, and the time for keeping the voltage value Vs is Ts, T0 = Tt + Ts. The shorter Tt time is, It is effective, and most desirably one pulse as shown in FIG. According to the study by the inventors, T0 is 15
When it was 20 msec (ms), it was good. Further, the value of Vs at this time may be lower than the one-point light-off voltage Ve1. This is because the priming electrons are emitted into the cell discharge space by the discharge at the applied voltage Vt, the discharge starting voltage in the cell is reduced, and the aging discharge is completely generated even if the voltage is lower than Ve1. Although the period T0 is constant during the aging process here, there is no problem even if it changes irregularly.

【0022】(実施の形態3)請求項5〜7の実施の形
態例を以下に示す。エージング処理の設定電圧は、エー
ジング放電のパネル輝度のムラが発生しない最低電圧値
にておこなうことで、現行通りのエージング効果が得ら
れ、電力を抑えられることがわかった。すなわちエージ
ング処理中のパネルの輝度をモニターし、その測定値か
ら輝度ムラの度合いを判断し、その都度の最適電圧値に
設定する手法が有効である。この様な手法の装置例とし
て図6に示す。この装置には現行のエージング装置にエ
ージング処理中の輝度を測定するための測定装置、およ
びその輝度値によって電圧値を決定する制御部を接続す
る形になる。測定装置としてはスポット型の輝度測定装
置を面内に複数個配置する場合、あるいはエージングす
る表示装置と同数以上の画素を持つCCD型の撮像装置
を配置する場合などが考えられる。またエージング時の
輝度ムラの度合いが通常画像の輝度ムラに反映されるこ
とから、この輝度分布の度合いは10%以下に抑えるこ
とが望ましい。これは、エージング時の輝度分布が10
%以上であった場合、映像表示においてもこの輝度分布
値は踏襲され、視認でも充分に識別できる値となるから
である。
(Embodiment 3) Embodiments of claims 5 to 7 will be described below. It was found that the setting voltage for the aging process was set to a minimum voltage value at which unevenness of panel luminance due to aging discharge did not occur, whereby the current aging effect was obtained and the power was suppressed. That is, it is effective to monitor the luminance of the panel during the aging process, determine the degree of the luminance unevenness from the measured value, and set the optimum voltage value each time. FIG. 6 shows an apparatus example of such a method. In this device, a measuring device for measuring luminance during the aging process and a control unit for determining a voltage value based on the luminance value are connected to a current aging device. As the measuring device, a case where a plurality of spot-type luminance measuring devices are arranged in a plane, a case where a CCD type imaging device having the same number or more of pixels as the display device to be aged, and the like are considered. Further, since the degree of luminance unevenness at the time of aging is reflected on the luminance unevenness of a normal image, it is desirable that the degree of this luminance distribution be suppressed to 10% or less. This is because the luminance distribution during aging is 10
This is because when the value is not less than%, the luminance distribution value is followed in the image display, and is a value that can be sufficiently identified by visual recognition.

【0023】[0023]

【発明の効果】以上説明したように、本発明では、PD
Pの発光特性を安定させるためのエージング処理を施す
工程において、印加電圧値を時間によって変化させるこ
とを特徴としている。特に、この印加電圧を低下させる
ことを特徴とし、これにより、PDP製造工程エージン
グ時の電力を削減した製造方法を提供している。
As described above, according to the present invention, the PD
In the step of performing an aging process for stabilizing the light emission characteristics of P, the applied voltage value is changed with time. In particular, the present invention is characterized in that the applied voltage is reduced, thereby providing a manufacturing method in which power during aging of a PDP manufacturing process is reduced.

【0024】またさらなる本発明の効果として、エージ
ング工程時のパネル温度の上昇が抑えられるため、パネ
ル割れ不良の確率を減少させることができ、印加電圧の
低下により誘電体破壊不良の確率についても減少させる
ことができる。さらに誤放電が少なく安定した放電特性
を示すパネルが得られる。
Further, as an effect of the present invention, the rise in panel temperature during the aging step is suppressed, so that the probability of panel cracking failure can be reduced, and the probability of dielectric breakdown failure also decreases due to the decrease in applied voltage. Can be done. In addition, a panel with less erroneous discharge and showing stable discharge characteristics can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1のエージング処理におけ
る駆動波形を示すタイムチャート
FIG. 1 is a time chart showing a driving waveform in an aging process according to a first embodiment of the present invention.

【図2】本発明の実施の形態2のエージング処理におけ
る駆動波形を示すタイムチャート
FIG. 2 is a time chart showing a driving waveform in an aging process according to a second embodiment of the present invention.

【図3】エージング処理時のプラズマディスプレイパネ
ルと駆動回路との接続状態を示すブロック図
FIG. 3 is a block diagram showing a connection state between a plasma display panel and a driving circuit during an aging process;

【図4】従来のエージング処理における駆動波形を示す
タイムチャート
FIG. 4 is a time chart showing a driving waveform in a conventional aging process.

【図5】従来のプラズマディスプレイパネルを示す部分
斜視図
FIG. 5 is a partial perspective view showing a conventional plasma display panel.

【図6】本発明の実施の形態3のエージング装置の模式
FIG. 6 is a schematic view of an aging device according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

100 前面パネル 200 背面パネル 101 前面ガラス基板 102a 走査電極 102b 維持電極 103 誘電体ガラス層 104 MgO保護層 201 背面ガラス基板 202 アドレス電極 203 電極保護層 204 隔壁 205 蛍光体層 210 放電空間 220 アドレス駆動部 230 走査電極駆動部 240 維持電極駆動部 301 輝度測定部 302 電圧制御部 401 高電圧期間 402 低電圧期間 403 一周期期間 REFERENCE SIGNS LIST 100 front panel 200 rear panel 101 front glass substrate 102 a scan electrode 102 b sustain electrode 103 dielectric glass layer 104 MgO protective layer 201 rear glass substrate 202 address electrode 203 electrode protective layer 204 partition wall 205 fluorescent layer 210 discharge space 220 address drive section 230 Scan electrode driver 240 Sustain electrode driver 301 Luminance measuring unit 302 Voltage controller 401 High voltage period 402 Low voltage period 403 One cycle period

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安井 秀明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5C012 AA09 VV01 VV02 5C040 FA01 FA04 GB03 GB14 JA24 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Hideaki Yasui 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. F term (reference) 5C012 AA09 VV01 VV02 5C040 FA01 FA04 GB03 GB14 JA24

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 放電電極間のプラズマ放電により画像を
表示する画像表示装置をエージング処理を施す工程にお
いて、前記エージング処理の放電のための電圧値を時間
によって変化させることを特徴とした画像表示装置のエ
ージング方法。
1. An image display device for displaying an image by plasma discharge between discharge electrodes in an aging process, wherein a voltage value for the discharge in the aging process is changed with time. Aging method.
【請求項2】 印加する電圧値は前記エージング処理を
施す工程開始後に低下させることを特徴とする請求項1
に記載の画像表示装置のエージング方法。
2. The method according to claim 1, wherein the voltage value to be applied is reduced after the step of performing the aging process is started.
5. The aging method for an image display device according to item 1.
【請求項3】 印加する電圧値は前記エージング処理を
施す工程開始後、20〜30分後に低下させることを特
徴とする請求項1に記載の画像表示装置のエージング方
法。
3. The aging method for an image display device according to claim 1, wherein the voltage value to be applied is reduced 20 to 30 minutes after the start of the aging process.
【請求項4】 印加する電圧値は前記エージング処理を
施す工程開始後、ある一定周期時間毎に低下させること
を特徴とする請求項1に記載の画像表示装置のエージン
グ方法。
4. The aging method for an image display device according to claim 1, wherein the voltage value to be applied is reduced at a certain period of time after the start of the aging process.
【請求項5】 請求項1〜4のいずれかに記載のエージ
ング方法を取り入れたエージング装置。
5. An aging apparatus incorporating the aging method according to claim 1.
【請求項6】 放電電極間のプラズマ放電により画像を
表示する画像表示装置をエージング処理を施す工程にお
いて、前記画像表示装置面内のエージング放電時の輝度
値を均一にするように、前記エージング処理の放電のた
めの電圧値を変化させる制御方法。
6. An aging process for an image display device for displaying an image by plasma discharge between discharge electrodes, wherein the aging process is performed so that a luminance value during the aging discharge in the surface of the image display device is made uniform. A control method for changing a voltage value for discharging the battery.
【請求項7】 放電電極間のプラズマ放電により画像を
表示する画像表示装置をエージング処理を施す工程にお
いて、前記画像表示装置面内のエージング放電時の輝度
分布を10%以下になるように、前記エージング処理の
放電のための電圧値を変化させる請求項6記載の制御方
法。
7. An image display device for displaying an image by plasma discharge between discharge electrodes is subjected to an aging process, wherein the luminance distribution at the time of the aging discharge in the surface of the image display device is 10% or less. 7. The control method according to claim 6, wherein a voltage value for discharging in the aging process is changed.
【請求項8】 放電電極間のプラズマ放電により画像を
表示する画像表示装置をエージング処理を施す装置にお
いて、前記画像表示装置面内のエージング放電の輝度値
を測定する手段と、前記輝度値から前記エージング処理
の放電のための電圧値を変化させる手段を具備したエー
ジング装置。
8. An apparatus for performing an aging process on an image display device for displaying an image by plasma discharge between discharge electrodes, comprising: means for measuring a luminance value of an aging discharge in the surface of the image display device; An aging apparatus comprising means for changing a voltage value for discharging in an aging process.
【請求項9】 請求項1〜8のいずれかに記載のエージ
ング方法およびエージング装置によって製造した画像表
示装置。
9. An image display device manufactured by the aging method and the aging device according to claim 1.
【請求項10】 前記画像表示装置が、プラズマディス
プレイパネルであることを特徴とする請求項1〜9のい
ずれかに記載の画像表示装置のエージング方法。
10. The aging method for an image display device according to claim 1, wherein the image display device is a plasma display panel.
JP2000258663A 2000-08-29 2000-08-29 Manufacturing method and manufacturing apparatus for image display device Expired - Fee Related JP5034134B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000258663A JP5034134B2 (en) 2000-08-29 2000-08-29 Manufacturing method and manufacturing apparatus for image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000258663A JP5034134B2 (en) 2000-08-29 2000-08-29 Manufacturing method and manufacturing apparatus for image display device

Publications (3)

Publication Number Publication Date
JP2002075206A true JP2002075206A (en) 2002-03-15
JP2002075206A5 JP2002075206A5 (en) 2008-10-09
JP5034134B2 JP5034134B2 (en) 2012-09-26

Family

ID=18746936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000258663A Expired - Fee Related JP5034134B2 (en) 2000-08-29 2000-08-29 Manufacturing method and manufacturing apparatus for image display device

Country Status (1)

Country Link
JP (1) JP5034134B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432375B1 (en) * 2002-03-20 2004-05-20 구자회 Aging method for plasma display panel
KR20040072111A (en) * 2003-02-08 2004-08-18 현대 프라즈마 주식회사 Asing process of plasma display panel
JP2005032468A (en) * 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd Aging method and aging apparatus for plasma display panel
WO2005117056A1 (en) * 2004-05-25 2005-12-08 Matsushita Electric Industrial Co., Ltd. Plasma display panel aging method
JP2006324031A (en) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd Aging method of plasma display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226162A (en) * 1994-02-14 1995-08-22 Fujitsu Ltd Aging method and device for ac type plasma display panel
JPH10171414A (en) * 1996-12-09 1998-06-26 Sony Corp Method of initial aging of picture display device
JPH11175022A (en) * 1997-12-16 1999-07-02 Oki Electric Ind Co Ltd Aging method and aging device of display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226162A (en) * 1994-02-14 1995-08-22 Fujitsu Ltd Aging method and device for ac type plasma display panel
JPH10171414A (en) * 1996-12-09 1998-06-26 Sony Corp Method of initial aging of picture display device
JPH11175022A (en) * 1997-12-16 1999-07-02 Oki Electric Ind Co Ltd Aging method and aging device of display

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432375B1 (en) * 2002-03-20 2004-05-20 구자회 Aging method for plasma display panel
KR20040072111A (en) * 2003-02-08 2004-08-18 현대 프라즈마 주식회사 Asing process of plasma display panel
JP2005032468A (en) * 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd Aging method and aging apparatus for plasma display panel
WO2005117056A1 (en) * 2004-05-25 2005-12-08 Matsushita Electric Industrial Co., Ltd. Plasma display panel aging method
US7629947B2 (en) 2004-05-25 2009-12-08 Panasonic Corporation Plasma display panel aging method
JP2006324031A (en) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd Aging method of plasma display panel
JP4544030B2 (en) * 2005-05-17 2010-09-15 パナソニック株式会社 Aging method for plasma display panel

Also Published As

Publication number Publication date
JP5034134B2 (en) 2012-09-26

Similar Documents

Publication Publication Date Title
JP3318424B2 (en) Aging method and apparatus for AC type plasma display panel
JP2002075208A (en) Manufacturing method and device of image display device and image display device manufactured using the same
JPH11288250A (en) Plasma display panel and its driving method
JP2002075206A (en) Manufacturing method and device of image display device and image display device manufactured using the same
KR100271133B1 (en) Method of driving plasma display panel
JPH08339766A (en) Plasma panel, manufacture thereof and image display device
US8026907B2 (en) Plasma display device
KR101437361B1 (en) Method for Aging Plasma Display Panel
KR100444515B1 (en) Aging method of plasma display panel
JP2002117758A (en) Plasma display panel and its manufacturing method
KR100456437B1 (en) Aging method for plasma display panel
KR100736261B1 (en) Aging Method For Plasma Display Panel
JP3492889B2 (en) Driving method of plasma display panel
KR19990034684A (en) Bulkhead Structure for Plasma Display Panel and Formation Method
KR100432375B1 (en) Aging method for plasma display panel
US8154476B2 (en) Plasma display device
JP2003317625A (en) Method of aging plasma display panel
JP2004199925A (en) Method for producing plasma display panel
JP2002075210A (en) Aging method and device for plasma display and plasma display panel manufactured using the same
KR100612283B1 (en) Plasma display panel
JP2002075207A (en) Manufacturing method and device of image display device and image display device manufactured using the same
JP2001118520A (en) Gas discharge panel
KR20040072111A (en) Asing process of plasma display panel
JP2004199923A (en) Method for producing plasma display panel
JP2005050688A (en) Method of manufacturing plasma display panel

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070731

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080826

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees