JP5034134B2 - Manufacturing method and manufacturing apparatus for image display device - Google Patents
Manufacturing method and manufacturing apparatus for image display device Download PDFInfo
- Publication number
- JP5034134B2 JP5034134B2 JP2000258663A JP2000258663A JP5034134B2 JP 5034134 B2 JP5034134 B2 JP 5034134B2 JP 2000258663 A JP2000258663 A JP 2000258663A JP 2000258663 A JP2000258663 A JP 2000258663A JP 5034134 B2 JP5034134 B2 JP 5034134B2
- Authority
- JP
- Japan
- Prior art keywords
- image display
- display device
- voltage value
- voltage
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Gas-Filled Discharge Tubes (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、放電電極間のプラズマ放電により画像を表示する画像表示装置、例えばプラズマディスプレイパネル(以下、PDPとする)の製造方法に関し、特にエージング処理に関するもので、エージング処理時の電力を削減し、PDPを製造する方法を提供する。
【0002】
【従来の技術】
本発明は放電電極間のプラズマ放電により画像を表示する画像表示装置全般に用いるものであるが、以下、PDPを例に挙げて述べる。
【0003】
従来のPDPは、図5に示すような構成のものが一般的である。
【0004】
このPDPは、前面パネル100と背面パネル200とからなる。前面パネル100は、前面ガラス基板101上に走査電極102a、維持電極102bが交互にストライプ状に形成され、さらにそれが誘電体ガラス層103及び酸化マグネシウム(MgO)からなる保護層104により覆われて形成されたものである。
【0005】
背面パネル200は、背面ガラス基板201上に、ストライプ状にアドレス電極202が形成され、これを覆うように電極保護層203が形成され、更にアドレス電極202を挟むように電極保護層203上にストライプ状に隔壁204が形成され、更に隔壁204間に蛍光体層205が設けられて形成されたものである。そして、このような前面パネル100と背面パネル200とが貼り合わせられ、隔壁204で仕切られた空間210に放電ガスを封入することで放電空間が形成される。前記蛍光体層はカラー表示のために通常、赤、緑、青の3色の蛍光体層が順に配置されている。
【0006】
そして、放電空間210内には例えばネオン及びキセノンを混合してなる放電ガスが通常、0.67×105Pa程度の圧力で封入されている。
【0007】
このようにPDPの従来の作成は、表面基板・背面基板それぞれ作成後、アセンブリ工程として、貼り合わせ・封着、排気・ガス封入・封止がおこなわれPDPが形成される。しかしこのアセンブリ直後の状態で、PDPに画像を表示させるためには、非常に高電圧が必要である。これは、保護膜・蛍光体表面に不純物ガスが吸着しているためと考えられている。このためアセンブリ工程後、この吸着している不純物ガスを除去し、PDPの放電特性を安定化させるために、ある一定の時間全放電領域を放電させるエージング処理がおこなわれる。
【0008】
エージング処理は、以上のようにして作製したPDPに図3に示すようにアドレス駆動部220、走査電極駆動部230、維持電極駆動部240を接続して、アドレス電極202は全て同電位にし、走査電極102a、維持電極102bに所定の周期で交互に電圧を印加することにより行う。このとき印加する駆動波形は従来のエージング処理では、図4に示したように連続した矩形波の駆動波形であり、当該矩形波の電圧値は処理期間常に一様である。
【0009】
【発明が解決しようとする課題】
ところで、この従来のエージング処理では、目的とする放電電圧の安定までには約30時間程度という長時間の放電時間が必要であり、かつPDPの全面を表示させるため高電圧・高電流値を必要としていた。そのため、このエージング処理時の電力が膨大になり、PDPの製造時のランニングコスト増加の問題となっていた。こういった問題点はPDPの大画面化、大量生産化が進むにつれてより一層大きな問題となることは明白である。
【0010】
本発明は上記問題を鑑みてなされたものであって、エージング処理時の電力および発熱を削減した手法を提供することを目的としてなされたものである。
【0011】
【課題を解決するための手段】
上記課題に対して本願発明の製造方法は、放電電極間のプラズマ放電により画像を表示する画像表示装置をエージング処理する工程にて、前記エージング処理のための電圧値をエージング処理時間によって変化させることを特徴とするエージング処理を施す工程を有する。また、前記エージング処理にて、前記画像表示装置の全面点灯電圧を超える電圧を印加し、所定の時間後に一点消灯電圧を超える電圧に変化させても良い。また前記電圧値は前記エージング処理を施す工程開始後、20〜30分後に低下させても良く、さらに前記電圧値を変化させる際に、前記電圧の印加する周波数を増加させても良い。そして前記電圧値は前記エージング処理を施す工程開始後、ある一定周期時間毎に低下させても良い。またエージング処理時の前記画像表示装置の輝度値を均一にするように、前記電圧値を変化させても良く、さらにこの場合、前記画像表示装置の輝度値の分布が10%以下となるように、前記電圧値を変化させても良い。また、前記画像表示装置は、走査電極および維持電極を有したPDPであって、前記エージング処理にて、前記走査電極および前記維持電極に所定の周期で交互に電圧を印加することにより行っても良い。本願発明の製造装置は放電電極間のプラズマ放電により画像を表示する画像表示装置にエージング処理を施す装置において、エージング処理時の前記画像表示装置の輝度値を測定する手段と、前記輝度値から前記エージング処理の放電のための電圧値を変化させる手段を具備した製造装置である。
【0012】
【発明の実施の形態】
まず、PDPのエージング処理時の点灯・消灯状態について説明する。点灯時は、走査電極側、維持電極側の電圧値を0Vから徐々に上昇させていくと、まず、PDP面内のある画像表示セル(以下、単にセルとする)が点灯する(以下、このときの電圧値を一点点灯電圧Vf1とする)。さらに印加電圧を上昇させていくと、点灯セルが増え、ついにはPDP全面が点灯することになる(以下、このときの電圧値を全面点灯電圧Vfnとする)。
【0013】
一方で消灯時は、全面点灯の状態から徐々に印加電圧を減少させていくと、PDP全体の点灯状態が均一でなくなりムラが生じてくる。そしてPDP面内のあるセル一点が不当になる(以下、このときの電圧値を一点消灯電圧Ve1とする)。さらに印加電圧を減少させていくと、不灯セルが増え、ついにはPDP全面が消灯することになる(以下、このときの電圧値を全面消灯電圧Venとする)。
【0014】
ここで、上記四種類の電圧値の大小関係について述べる。一般的に放電に必要な電圧値に対して、放電が終了する電圧値は低くなるため、
Vf1>Ve1
Vfn>Ven
となる。
【0015】
従来のエージング手法では設定電圧値を上記Vfnよりも数十V高い値にて設定していた。これはエージング点灯時のPDP全面のムラ、およびエージング効率を考慮したためのものである。しかし、この高い設定電圧値のために、従来ではエージング処理において多大な電力消費が必要であった。そこで本発明ではこの設定電圧を、ある一定時間後、あるいはある一定周期によって、低下させることで、エージング処理時の電力を削減することを行った。この低下させる電圧値Vsは、
Vf1>Vs>Ve1
を満たす電圧値とした。これにより、発明者らの実施においては電力値でおよそ30%の低減に成功した(実施の形態1の発明の場合)。また、この発明による付随効果として、エージング処理時のPDPの表面温度の上昇が抑えられるため、PDPの基板割れ不良の確率を減少させることができる。さらには印加電圧の低下により誘電体破壊不良の確率についても減少させることができる。
【0016】
(実施の形態1)
次に、図1に本発明の実施の形態1でのエージング処理時の駆動波形について示す。
【0017】
従来では、図4に示すようにエージング処理時の印加電圧値を常に一定にしていた。本発明では、点灯時のみ全面点灯電圧Vfnを超える電圧値(Vtとする)を印加し、しばらく後、一点消灯電圧Ve1を超える電圧値(上述したVsに相当する)に変更する。このとき回路は従来の仕様を流用し、ある一定時間後に手動によって変更する方法でも可能である。
【0018】
電圧Vtから電圧Vsへ変更する時間は、電圧Vtによって点灯させている際に、PDP面内に輝度ムラがなくなった時点で変更するものとする。また、この設定電圧Vsは徐々に印加電圧を低下させていき、PDP面内に輝度ムラが生じない最低電圧とする。これは、PDP面内に輝度ムラが生じたことで、PDP面内にエージング処理進行状態にムラが生じることを懸念した理由からである。
【0019】
この方法について、電圧低下によるエージング効率の低下が懸念されるが、発明者らはこのことについて、電圧値に対する放電特性安定までに要する時間について調査することによって、印加電圧値がエージング効率に何ら影響を及ぼさないことを確認した(ここで、エージング効率とは放電電圧値の安定・輝度変化の飽和するまでの時間とし、エージング効率が良いとはこの時間が短い状態のことを示す)。さらに、本発明のエージング処理によるPDPでは、従来技術のエージング処理によるPDPと比較して、誤放電等が非常に少なくなるという結果が得られた。
【0020】
また、従来技術のPDPのエージング処理では20〜30分後にほぼ輝度のムラがなくなることから高電圧期間Ttはこの時間であることが望ましい。また、低電圧期間Tsでは、印加パルスの幅を短くさせる、すなわち印加電圧の周波数を上げることによって、放電回数を増加させ、エージング効率を上げることができる。これは印加電圧を低くしてあるためであり、従来技術のエージング処理方法と同等の電力値で、放電回数を増加させ、エージング効率を上げるとともに、印加電圧の低下により誘電体破壊不良の確率についても減少させることができる。
【0021】
(実施の形態2)
図2に本発明の実施の形態2でのエージング時の駆動波形について示す。実施の形態2では、同図に示すように、電圧値Vtとなる第1の矩形波と電圧値Vsとなる第2の矩形波とを有した駆動波形であって、ある一定周期毎に電圧値Vtの第1の矩形波と電圧値Vsの第2の矩形波とを繰り返す。これは、ある一定周期に電圧値Vtに戻すことで、表示の輝度ムラを実施の形態1よりも除去するためである。上記一定周期時間をT0、電圧値Vtである第1の矩形波に保つ時間をTt、電圧値Vsである第2の矩形波に保つ時間をTsとした場合、
T0=Tt+Ts
であり、Ttの時間は非常に短い方が、電力削減に対しては有効であり、図2に示すように第1の矩形波は1パルスであることがもっとも望ましい。発明者らの検討によりT0は15〜20msec(ms)であるときが良好であった。また、このときのVsの値は一点消灯電圧Ve1よりも低い値であってもかまわない。これは印加電圧Vtでの放電によってプライミング電子がセル放電空間内に放出され、そのセルでの放電開始電圧が低下し、Ve1よりも低い電圧であってもエージング放電は完全に生じる。また、ここでは周期T0に関してエージング処理期間中一定としたが、不規則に変化しても何ら問題はない。
【0022】
(実施の形態3)
次に、他の実施の形態例を以下に示す。エージング処理の設定電圧は、エージング放電のパネル輝度のムラが発生しない最低電圧値にておこなうことで、現行通りのエージング効果が得られ、電力を抑えられることがわかった。すなわちエージング処理中のパネルの輝度をモニターし、その測定値から輝度ムラの度合いを判断し、その都度の最適電圧値に設定する手法が有効である。この様な手法の装置例として図6に示す。この装置には現行のエージング装置にエージング処理中の輝度を測定するための測定装置、およびその輝度値によって電圧値を決定する制御部を接続する形になる。測定装置としてはスポット型の輝度測定装置を面内に複数個配置する場合、あるいはエージングする表示装置と同数以上の画素を持つCCD型の撮像装置を配置する場合などが考えられる。またエージング時の輝度ムラの度合いが通常画像の輝度ムラに反映されることから、この輝度分布の度合いは10%以下に抑えることが望ましい。これは、エージング時の輝度分布が10%以上であった場合、映像表示においてもこの輝度分布値は踏襲され、視認でも充分に識別できる値となるからである。
【0023】
この様な手法の装置例として図6に示す。この装置には現行のエージング装置にエージング処理中の輝度を測定するための測定装置、およびその輝度値によって電圧値を決定する制御部を接続する形になる。測定装置としてはスポット型の輝度測定装置を面内に複数個配置する場合、あるいはエージング処理をする表示装置と同数以上の画素を持つCCD型の撮像装置を配置する場合などが考えられる。またエージング処理時の輝度ムラの度合いが通常画像の輝度ムラに反映されることから、この輝度分布の度合いは10%以下に抑えることが望ましい。これは、エージング処理時の輝度分布が10%以上であった場合、映像表示においてもこの輝度分布が残留し、視認でも充分に差異として識別できる値となるからである。
【0024】
【発明の効果】
以上説明したように、本発明では、PDPの発光特性を安定させるためのエージング処理を施す工程において、印加電圧値を時間によって変化させることを特徴としている。特に、この印加電圧を低下させることを特徴とし、これにより、PDP製造工程エージング処理時の電力を削減した製造方法を提供している。
【図面の簡単な説明】
【図1】 本発明の実施の形態1のエージング処理における駆動波形を示すタイムチャート
【図2】 本発明の実施の形態2のエージング処理における駆動波形を示すタイムチャート
【図3】 エージング処理時のプラズマディスプレイパネルと駆動回路との接続状態を示すブロック図
【図4】 従来のエージング処理における駆動波形を示すタイムチャート
【図5】 従来のプラズマディスプレイパネルを示す部分斜視図
【図6】 本発明の実施の形態3のエージング装置の模式図
【符号の説明】
100 前面パネル
200 背面パネル
101 前面ガラス基板
102a 走査電極
102b 維持電極
103 誘電体ガラス層
104 MgO保護層
201 背面ガラス基板
202 アドレス電極
203 電極保護層
204 隔壁
205 蛍光体層
210 放電空間
220 アドレス駆動部
230 走査電極駆動部
240 維持電極駆動部
301 輝度測定部
302 電圧制御部
401 高電圧期間
402 低電圧期間
403 一周期期間[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image display device for displaying an image by plasma discharge between the discharge electrodes, e.g., a plasma display panel (PDP) relates to a process for the preparation of, in particular to the aging process, reducing the power during the aging process A method of manufacturing a PDP is provided.
[0002]
[Prior art]
The present invention is used for all image display devices that display an image by plasma discharge between discharge electrodes. Hereinafter, a PDP will be described as an example.
[0003]
Conventional PDPs are generally configured as shown in FIG.
[0004]
This PDP includes a
[0005]
In the
[0006]
In the
[0007]
As described above, in the conventional production of the PDP, after the front substrate and the rear substrate are produced, as an assembly process, bonding / sealing, exhaust / gas filling / sealing are performed to form the PDP . However , a very high voltage is required to display an image on the PDP immediately after the assembly. This is considered because the impurity gas is adsorbed on the surface of the protective film / phosphor. For this reason, after the assembly process, in order to remove the adsorbed impurity gas and stabilize the discharge characteristics of the PDP , an aging process is performed in which the entire discharge region is discharged for a certain period of time.
[0008]
In the aging process, the PDP manufactured as described above is connected to the
[0009]
[Problems to be solved by the invention]
By the way, in this conventional aging process, a long discharge time of about 30 hours is required until the target discharge voltage is stabilized, and a high voltage and a high current value are required to display the entire surface of the PDP. I was trying. For this reason, the power during the aging process becomes enormous, which has been a problem of an increase in running cost when manufacturing the PDP . This kind of problem is the large screen of the PDP, more to become a greater problem as the mass production of the advance is evident.
[0010]
The present invention has been made in view of the above problems, and has been made for the purpose of providing a technique in which power and heat generation during aging processing are reduced.
[0011]
[Means for Solving the Problems]
With respect to the above-described problem, the manufacturing method of the present invention changes the voltage value for the aging process according to the aging process time in the process of aging the image display device that displays an image by plasma discharge between the discharge electrodes. The process of performing the aging process characterized by these. Further, in the aging process, a voltage exceeding the entire lighting voltage of the image display device may be applied, and after a predetermined time, the voltage may be changed to a voltage exceeding the one-point lighting voltage. Further, the voltage value may be lowered 20 to 30 minutes after the start of the aging process, and the frequency to which the voltage is applied may be increased when the voltage value is changed. The voltage value may be decreased every certain period after the start of the aging process. Further, the voltage value may be changed so that the luminance value of the image display device during the aging process is uniform, and in this case, the distribution of the luminance value of the image display device is 10% or less. The voltage value may be changed. The image display device may be a PDP having a scan electrode and a sustain electrode, and may be performed by alternately applying a voltage to the scan electrode and the sustain electrode in a predetermined cycle in the aging process. good. The manufacturing apparatus of the present invention is an apparatus that performs an aging process on an image display apparatus that displays an image by plasma discharge between discharge electrodes, a means for measuring a luminance value of the image display apparatus during the aging process, It is a manufacturing apparatus provided with a means for changing a voltage value for discharging during aging treatment.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
First, the lighting / extinguishing state during the PDP aging process will be described. At the time of lighting, when the voltage value on the scan electrode side and the sustain electrode side is gradually increased from 0V, first, an image display cell in the PDP plane (hereinafter simply referred to as a cell) is turned on (hereinafter referred to as this cell). The voltage value at that time is a one-point lighting voltage Vf1). As the applied voltage is further increased, the number of lighting cells increases, and finally the entire surface of the PDP is lit (hereinafter, the voltage value at this time is referred to as the entire surface lighting voltage Vfn).
[0013]
On the other hand, when the applied voltage is gradually reduced from the state of full lighting when the light is turned off, the lighting state of the entire PDP becomes uneven and unevenness occurs. Then, a certain cell point in the PDP plane is invalid (hereinafter, the voltage value at this time is referred to as a one-point lighting voltage Ve1). As the applied voltage is further decreased, the number of unlit cells increases, and the entire surface of the PDP is finally turned off (hereinafter, the voltage value at this time is referred to as the full light-off voltage Ven).
[0014]
Here, the magnitude relationship between the four types of voltage values will be described. Generally, the voltage value at which discharge ends is lower than the voltage value required for discharge.
Vf1> Ve1
Vfn> Ven
It becomes.
[0015]
In the conventional aging technique, the set voltage value is set at a value several tens of volts higher than the Vfn. This is because the unevenness of the entire surface of the PDP during aging lighting and aging efficiency are taken into consideration. However, due to this high set voltage value, a large amount of power is conventionally required in the aging process . Therefore, in the present invention, the power during the aging process is reduced by lowering the set voltage after a certain period of time or at a certain period. The voltage value Vs to be reduced is
Vf1>Vs> Ve1
The voltage value satisfying As a result, the inventors succeeded in reducing the power value by about 30% in the implementation of the inventors (in the case of the invention of the first embodiment). Further, as an incidental effect of the present invention, an increase in the surface temperature of the PDP during the aging process can be suppressed, so that the probability of a PDP substrate cracking failure can be reduced. Furthermore, the probability of dielectric breakdown failure can be reduced by lowering the applied voltage.
[0016]
(Embodiment 1)
Next, FIG. 1 shows drive waveforms at the time of aging processing in the first embodiment of the present invention.
[0017]
Conventionally, as shown in FIG. 4, the applied voltage value during the aging process is always constant. In the present invention, a voltage value (Vt) exceeding the full lighting voltage Vfn is applied only during lighting, and after a while, the voltage value is changed to a voltage value ( corresponding to Vs described above ) exceeding the one-point lighting voltage Ve1. At this time, the circuit can be changed by manual change after a certain period of time by using the conventional specification.
[0018]
The time for changing from the voltage Vt to the voltage Vs is changed when there is no luminance unevenness in the PDP plane when the voltage Vt is turned on. In addition, the set voltage Vs is set to the lowest voltage that gradually reduces the applied voltage and does not cause uneven brightness in the PDP plane. This is because the luminance unevenness occurs in the PDP face is for the reasons concerned that unevenness in aging process progress in PDP plane.
[0019]
Regarding this method, there is concern about a decrease in aging efficiency due to a voltage drop , but the inventors investigated the time required for the discharge characteristics to stabilize with respect to the voltage value, so that the applied voltage value has no effect on the aging efficiency. (Here, the aging efficiency is the time until the discharge voltage value is stabilized and the luminance change is saturated, and the high aging efficiency indicates that this time is short). Furthermore, in the PDP by the aging process of the present invention, a result that the number of erroneous discharges and the like is extremely reduced is obtained as compared with the PDP by the conventional aging process .
[0020]
In addition, since the luminance unevenness is almost eliminated after 20 to 30 minutes in the aging process of the conventional PDP, the high voltage period Tt is preferably this time. In the low voltage period Ts, the number of discharges can be increased and the aging efficiency can be increased by shortening the width of the applied pulse, that is, by increasing the frequency of the applied voltage. This is because the applied voltage is lowered. At the same power value as the aging treatment method of the prior art , the number of discharges is increased, the aging efficiency is increased, and the probability of dielectric breakdown failure due to the decrease of the applied voltage. Can also be reduced.
[0021]
(Embodiment 2)
FIG. 2 shows drive waveforms during aging in the second embodiment of the present invention. In the second embodiment, as shown in the figure, a driving waveform and a second rectangular wave as the first rectangular wave and the voltage value Vs to a voltage value Vt, the voltage at every certain period The first rectangular wave having the value Vt and the second rectangular wave having the voltage value Vs are repeated. This is because the display luminance unevenness is removed as compared with the first embodiment by returning the voltage value Vt to a certain period. In the case where T0 is the constant period time, Tt is the time for maintaining the first rectangular wave having the voltage value Vt, and Ts is the time for maintaining the second rectangular wave having the voltage value Vs.
T0 = Tt + Ts
The shorter Tt time is more effective for power reduction, and the first rectangular wave is most preferably one pulse as shown in FIG. According to the study by the inventors, it was good when T0 was 15 to 20 msec (ms). Further, the value of Vs at this time may be a value lower than the single turn-off voltage Ve1. This is because the priming electrons are released into the cell discharge space by the discharge at the applied voltage Vt, the discharge start voltage in the cell is lowered, and the aging discharge is completely generated even at a voltage lower than Ve1. Although the period T0 is constant during the aging process here, there is no problem even if it changes irregularly.
[0022]
(Embodiment 3)
Next, another embodiment is shown below. It has been found that the aging effect is set at the lowest voltage value that does not cause unevenness in the panel brightness of the aging discharge, so that the current aging effect can be obtained and the power can be suppressed. That is, it is effective to monitor the brightness of the panel during the aging process, determine the degree of brightness unevenness from the measured value, and set the optimum voltage value in each case. An example of such an apparatus is shown in FIG. This apparatus is connected to a current aging apparatus, a measuring apparatus for measuring the luminance during the aging process, and a control unit for determining a voltage value based on the luminance value. As the measuring device, a plurality of spot-type luminance measuring devices may be arranged on the surface, or a CCD-type imaging device having the same number or more pixels as the aging display device may be arranged. In addition, since the degree of luminance unevenness at the time of aging is reflected in the luminance unevenness of the normal image, it is desirable to suppress the degree of this luminance distribution to 10% or less. This is because, when the luminance distribution at the time of aging is 10% or more, the luminance distribution value is followed even in video display and becomes a value that can be sufficiently identified even by visual recognition.
[0023]
An example of such an apparatus is shown in FIG. This apparatus is connected to a current aging apparatus, a measuring apparatus for measuring the luminance during the aging process, and a control unit for determining a voltage value based on the luminance value. As the measuring device, a plurality of spot-type luminance measuring devices may be arranged on the surface, or a CCD-type imaging device having the same number or more pixels as the display device that performs aging processing may be considered. In addition, since the degree of luminance unevenness during the aging process is reflected in the luminance unevenness of the normal image, it is desirable to suppress the degree of the luminance distribution to 10% or less. This is because, when the luminance distribution during the aging process is 10% or more, the luminance distribution remains even in video display, and becomes a value that can be identified as a sufficient difference even when visually recognized.
[002 4 ]
【Effect of the invention】
As described above, the present invention is characterized in that the applied voltage value is changed with time in the step of performing an aging process for stabilizing the light emission characteristics of the PDP. In particular, the present invention is characterized in that the applied voltage is lowered, thereby providing a manufacturing method that reduces power during the PDP manufacturing process aging process .
[Brief description of the drawings]
FIG. 1 is a time chart showing a drive waveform in an aging process according to
DESCRIPTION OF
Claims (8)
前記エージング工程では、矩形波の駆動波形を印加し、
前記駆動波形は、第1の矩形波と第2の矩形波とを含む複数の矩形波とで構成され、
前記第1の矩形波と前記第2の矩形波とは電圧値が異なり、
前記駆動波形では、前記第1の矩形波と前記第2の矩形波とを一定周期毎に繰り返して印加することを特徴とする画像表示装置の製造方法。In the manufacturing method of an image display device having an aging process of aging an image display device that displays an image by discharging between discharge electrodes,
In the aging process, a rectangular driving waveform is applied,
The drive waveform is composed of a plurality of rectangular waves including a first rectangular wave and a second rectangular wave,
The first rectangular wave and the second rectangular wave have different voltage values,
In the driving waveform, the first rectangular wave and the second rectangular wave are repeatedly applied at regular intervals.
T0=Tt+Ts
を満たし、T0は15msec〜20msecであることを特徴とする請求項2記載の画像表示装置の製造方法。The fixed period is T0, the time for applying the first rectangular wave in the fixed period is Tt, and the time for applying the second rectangular wave is Ts,
T0 = Tt + Ts
The method for manufacturing an image display device according to claim 2, wherein T0 is 15 msec to 20 msec.
前記エージング工程では異なる複数の電圧値を印加し、
前記異なる複数の電圧値には、前記画像表示装置の全面点灯電圧を超える電圧値Vtと、前記電圧値Vtよりも低い電圧値Vsを含み、
前記電圧値Vtを印加する周波数と前記電圧値Vsを印加する周波数が異なることを特徴とする画像表示装置の製造方法。In the manufacturing method of an image display device having an aging process of aging an image display device that displays an image by discharging between discharge electrodes,
In the aging process, a plurality of different voltage values are applied,
The different voltage values include a voltage value Vt exceeding the full lighting voltage of the image display device and a voltage value Vs lower than the voltage value Vt,
A method for manufacturing an image display device, wherein a frequency at which the voltage value Vt is applied is different from a frequency at which the voltage value Vs is applied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000258663A JP5034134B2 (en) | 2000-08-29 | 2000-08-29 | Manufacturing method and manufacturing apparatus for image display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000258663A JP5034134B2 (en) | 2000-08-29 | 2000-08-29 | Manufacturing method and manufacturing apparatus for image display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002075206A JP2002075206A (en) | 2002-03-15 |
JP2002075206A5 JP2002075206A5 (en) | 2008-10-09 |
JP5034134B2 true JP5034134B2 (en) | 2012-09-26 |
Family
ID=18746936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000258663A Expired - Fee Related JP5034134B2 (en) | 2000-08-29 | 2000-08-29 | Manufacturing method and manufacturing apparatus for image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5034134B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100432375B1 (en) * | 2002-03-20 | 2004-05-20 | 구자회 | Aging method for plasma display panel |
KR20040072111A (en) * | 2003-02-08 | 2004-08-18 | 현대 프라즈마 주식회사 | Asing process of plasma display panel |
JP4337433B2 (en) * | 2003-07-08 | 2009-09-30 | パナソニック株式会社 | Aging method and aging apparatus for plasma display panel |
JP4595385B2 (en) * | 2004-05-25 | 2010-12-08 | パナソニック株式会社 | Aging method for plasma display panel |
JP4544030B2 (en) * | 2005-05-17 | 2010-09-15 | パナソニック株式会社 | Aging method for plasma display panel |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3318424B2 (en) * | 1994-02-14 | 2002-08-26 | 富士通株式会社 | Aging method and apparatus for AC type plasma display panel |
JPH10171414A (en) * | 1996-12-09 | 1998-06-26 | Sony Corp | Method of initial aging of picture display device |
JPH11175022A (en) * | 1997-12-16 | 1999-07-02 | Oki Electric Ind Co Ltd | Aging method and aging device of display |
-
2000
- 2000-08-29 JP JP2000258663A patent/JP5034134B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002075206A (en) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003114640A (en) | Plasma display panel and its driving method | |
JP5034134B2 (en) | Manufacturing method and manufacturing apparatus for image display device | |
JP2002075208A (en) | Manufacturing method and device of image display device and image display device manufactured using the same | |
JP3318424B2 (en) | Aging method and apparatus for AC type plasma display panel | |
JPH11288250A (en) | Plasma display panel and its driving method | |
JPH08339766A (en) | Plasma panel, manufacture thereof and image display device | |
JP3576071B2 (en) | Plasma display panel and method of manufacturing the same | |
KR100456437B1 (en) | Aging method for plasma display panel | |
JP3460596B2 (en) | Plasma display panel | |
KR100736261B1 (en) | Aging Method For Plasma Display Panel | |
JP2002117758A (en) | Plasma display panel and its manufacturing method | |
KR100432375B1 (en) | Aging method for plasma display panel | |
KR100612283B1 (en) | Plasma display panel | |
JP2004199925A (en) | Method for producing plasma display panel | |
JP2003317625A (en) | Method of aging plasma display panel | |
JP4108044B2 (en) | AC type plasma display panel | |
JP3984558B2 (en) | Gas discharge panel | |
JP3984559B2 (en) | Gas discharge panel | |
JPH10133622A (en) | Driving method for plasma display panel | |
JP2001118520A (en) | Gas discharge panel | |
JP2004241365A (en) | Aging method of plasma display panel | |
JP2005050688A (en) | Method of manufacturing plasma display panel | |
JP2004199923A (en) | Method for producing plasma display panel | |
JP2003086101A (en) | Manufacturing method of plasma display panel | |
JP2002075207A (en) | Manufacturing method and device of image display device and image display device manufactured using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070731 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |