KR20030073073A - Circuit for generation gate driving signal in lcd - Google Patents
Circuit for generation gate driving signal in lcd Download PDFInfo
- Publication number
- KR20030073073A KR20030073073A KR1020020012454A KR20020012454A KR20030073073A KR 20030073073 A KR20030073073 A KR 20030073073A KR 1020020012454 A KR1020020012454 A KR 1020020012454A KR 20020012454 A KR20020012454 A KR 20020012454A KR 20030073073 A KR20030073073 A KR 20030073073A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- source drive
- control signal
- timing controller
- units
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Abstract
Description
본 발명은 액정 표시 장치의 게이트 구동신호 발생회로에 관한 것으로, 특히 게이트 구동 신호의 딜레이(delay)를 보상할 수 있는 액정 표시 장치의 게이트 구동신호 발생회로에 관한 것이다.The present invention relates to a gate driving signal generating circuit of a liquid crystal display device, and more particularly to a gate driving signal generating circuit of a liquid crystal display device capable of compensating a delay of a gate driving signal.
도 1은 종래 기술에 따른 TFT-LCD 모듈의 등가회로도이다. 도 1에 도시된 바와 같이, TFT-LCD는 게이트 라인(1)과, 데이터 라인(2)과, 게이트 라인(1)과 데이터 라인(2)의 교차부분에 각각 연결된 TFT(3)를 포함한다. TFT(3)는 그의 게이트가 게이트 라인(1)에 연결되고, 그의 드레인이 데이터 라인(2)에 연결되고, 그의 소오스에는 상하판전극 사이의 액정의 존재로 인해 형성된 제 1 캐패시터(CLC) 및 보조 캐패시터인 제 2 캐패시터(CS)가 연결된다(도 1에서는 제 2 캐패시터(Cs)만 표시됨).1 is an equivalent circuit diagram of a TFT-LCD module according to the prior art. As shown in FIG. 1, the TFT-LCD includes a gate line 1, a data line 2, and a TFT 3 connected to intersections of the gate line 1 and the data line 2, respectively. . The TFT 3 has a first capacitor C LC whose gate is connected to the gate line 1, the drain thereof is connected to the data line 2, and in its source due to the presence of liquid crystal between the upper and lower plate electrodes. And a second capacitor C S which is an auxiliary capacitor (only the second capacitor Cs is shown in FIG. 1).
또한, 다수개의 게이트 라인(1) 중 하나를 선택 구동하기 위한 게이트 드라이브 IC부(10)와, 다수개의 데이타 라인(2) 중 하나를 선택 구동하기 위한 데이타 드라이브 IC부(20)가 구성되어 있다.Further, a gate drive IC unit 10 for selectively driving one of the plurality of gate lines 1 and a data drive IC unit 20 for selectively driving one of the plurality of data lines 2 are configured. .
상기한 바와 같은 단위화소들로 구성된 액정 표시 장치는 게이트 라인(1)에 게이트 드라이브 IC부(10)에서 발생된 소정의 게이트 구동신호가 인가되면 TFT(3)가 턴온(turn on)되고, 데이터 라인(2)에 인가되는 화상에 관한 정보를 가진 데이터 신호가 이 시간 동안에 TFT(3)를 통과하여 액정에 인가된다.In the liquid crystal display including the unit pixels as described above, when a predetermined gate driving signal generated from the gate drive IC unit 10 is applied to the gate line 1, the TFT 3 is turned on and the data is turned on. A data signal with information about the image applied to the line 2 is applied to the liquid crystal through the TFT 3 during this time.
도 2는 종래의 게이트 라인에 인가되는 게이트 구동신호의 파형을 나타낸 것이다. 도 2a는 소스 드라이브 IC부의 첫번째 데이타 라인과 만나는 게이트 라인에서의 게이트 구동신호를 나타낸 것이고, 도 2b는 소스 드라이브 IC부의 마지막번째 데이타 라인과 만나는 게이트 라인에서의 게이트 구동신호를 나타낸 것이다.2 illustrates a waveform of a gate driving signal applied to a conventional gate line. FIG. 2A illustrates a gate driving signal at a gate line that meets the first data line of the source drive IC unit, and FIG. 2B illustrates a gate driving signal at a gate line that meets the last data line of the source drive IC unit.
그러나, 상기한 바와 같이 게이트 드라이브 IC부(10)로부터 인가되는 게이트 구동신호는, 게이트 라인(1)에 존재하는 저항성분과 캐패시턴스 성분에 의해 RC 딜레이가 발생한다. 이러한 게이트 구동신호의 딜레이로 인하여, 다음신호에 영향을 미치기 때문에, 액정 표시 장치의 화질이 전체적으로 흐려지거나 크로스토크가 발생될 뿐만 아니라 색재현이 저하되는 문제점이 있었다.However, as described above, in the gate driving signal applied from the gate drive IC unit 10, an RC delay is generated by the resistance component and the capacitance component present in the gate line 1. Due to the delay of the gate driving signal, the next signal is affected, and thus the image quality of the liquid crystal display is not blurred or crosstalk is generated as a whole.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 LCD의 드라이브 IC마다 인가되는 로드 신호(TP)에 각각 게이트 라인 딜레이만큼 발생된 딜레이를 드라이브 IC마다 인가하므로써, 다음 화소에 인가되어질 데이타 신호가 현재의 화소에 영향을 주는 것을 방지시킨 액정 표시 장치의 게이트 구동신호 발생회로를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to apply a delay generated by each gate IC to a load signal TP applied to each drive IC of an LCD for each drive IC. The present invention provides a gate driving signal generation circuit of a liquid crystal display device which prevents an applied data signal from affecting a current pixel.
도 1은 종래 기술에 따른 TFT-LCD의 모듈을 나타낸 회로도1 is a circuit diagram showing a module of a TFT-LCD according to the prior art
도 2는 종래의 게이트 라인에 인가되는 게이트 구동신호의 파형도2 is a waveform diagram of a gate driving signal applied to a conventional gate line
도 3은 본 발명에 의한 게이트 구동신호 발생회로의 블록도3 is a block diagram of a gate driving signal generation circuit according to the present invention.
도 4는 본 발명에 의한 게이트 구동신호 발생회로의 다른 블록도4 is another block diagram of a gate driving signal generating circuit according to the present invention;
〔도면의 주요 부분에 대한 부호의 설명〕[Description of Code for Major Parts of Drawing]
30, 40 : 타이밍 컨트롤러부30, 40: timing controller
31_1∼31_n, 41_1∼41_n : 소스 드라이브 IC부31_1 to 31_n, 41_1 to 41_n: source drive IC unit
상기 목적을 달성하기 위한 본 발명에 의한 액정 표시 장치의 게이트 구동신호 발생회로는,The gate drive signal generation circuit of the liquid crystal display device according to the present invention for achieving the above object,
LCD 패널의 데이타 라인을 구동시키기 위한 n개의 소스 드라이브 IC부와,N source drive IC units for driving data lines of the LCD panel;
상기 소스 드라이브 IC부의 각각으로 제어 신호와 데이타 신호, 그리고 로드제어신호를 발생하는 타이밍 컨트롤러부와,A timing controller for generating a control signal, a data signal, and a load control signal to each of the source drive IC units;
상기 타이밍 콘트롤러부에서 출력되는 상기 로드제어신호를 소정의 시간만큼 지연시켜 상기 n개의 소스 드라이브 IC부 각각으로 공급하는 신호지연부를 구비한 것을 특징으로 한다.And a signal delay unit configured to delay the load control signal output from the timing controller unit by a predetermined time and supply each of the n source drive IC units.
상기 신호지연부는 1개의 저항과 1개의 캐패시터로 구성된 것을 특징으로 한다.The signal delay unit is characterized by consisting of one resistor and one capacitor.
상기 목적을 달성하기 위한 본 발명에 의한 액정표시장치의 다른 게이트 구동신호 발생회로는,Another gate drive signal generation circuit of the liquid crystal display device according to the present invention for achieving the above object,
LCD 패널의 데이타 라인을 구동시키기 위한 n개의 소스 드라이브 IC부와,N source drive IC units for driving data lines of the LCD panel;
상기 소스 드라이브 IC부의 각각으로 제어 신호와 데이타 신호, 그리고 로드제어신호를 발생하는 타이밍 컨트롤러부를 구비하며,A timing controller for generating a control signal, a data signal, and a load control signal to each of the source drive IC units;
상기 n개의 소스 드라이브 IC부 각각의 내부에 상기 타이밍 콘트롤러부에서 출력되는 상기 로드제어신호를 소정의 시간만큼 지연시키는 신호지연부를 구비한 것을 특징으로 한다.And a signal delay unit configured to delay the load control signal output from the timing controller unit by a predetermined time inside each of the n source drive IC units.
상기 신호지연부는 1개의 저항과 1개의 캐패시터로 구성된 것을 특징으로 한다.The signal delay unit is characterized by consisting of one resistor and one capacitor.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 3은 본 발명에 의한 액정 표시 장치의 게이트 구동신호 발생회로의 개략적인 블록도이다.3 is a schematic block diagram of a gate driving signal generation circuit of the liquid crystal display according to the present invention.
상기 게이트 구동신호 발생회로는 타이밍 컨트롤러부(30)와, n개의 소스 드라이브 IC부(31_n)와, 상기 타이밍 콘트롤러부(30)에서 출력되는 로드(Load)제어신호를 소정의 시간만큼 지연시켜 상기 n개의 소스 드라이브 IC부(31_n)로 공급하는 저항(R) 및 캐패시터(C)로 구성된 지연 수단으로 구성된다.The gate driving signal generation circuit delays the load control signal output from the timing controller unit 30, the n source drive IC units 31_n, and the timing controller unit 30 by a predetermined time, and It consists of delay means composed of resistors R and capacitors C supplied to the n source drive IC units 31_n.
상기 타이밍 컨트롤러부(30)는 각각의 소스 드라이브 IC부(31_1∼31_n)로 제어신호(CT)와 데이타(DATA), 그리고 로드(Load)제어신호(TP)를 발생한다.The timing controller 30 generates a control signal CT, data DATA, and a load control signal TP to each of the source drive IC units 31_1 to 31_n.
상기 지연 수단의 저항(R)은 상기 타이밍 컨트롤러부(30)로부터 각각의 상기소스 드라이브 IC부(31_n)로 전송되는 로드제어신호(TP) 전송라인 사이에 접속되고, 상기 캐패시터(C)는 상기 로드제어신호(TP) 전송라인과 접지전압(Vss) 사이에 접속된다. 그러므로, 저항(R)과 캐패시터(C)로 구성된 지연 수단은 상기 타이밍 콘트롤러부(30)에서 출력되는 로드(Load)제어신호를 소정의 시간만큼 지연시켜 상기 n개의 소스 드라이브 IC부(31_n)로 공급한다.The resistance R of the delay means is connected between the load control signal TP transmission lines transmitted from the timing controller unit 30 to each of the source drive IC units 31_n, and the capacitor C is connected to the It is connected between the load control signal TP transmission line and the ground voltage Vss. Therefore, the delay means composed of the resistor R and the capacitor C delays the load control signal output from the timing controller unit 30 by a predetermined time to the n source drive IC units 31_n. Supply.
이와 같이, 외부에서 저항(R)과 캐패시터(C)를 사용하여 신호지연시킨 로드제어신호(TP)를 소스 드라이브 IC에 인가하면 소스 드라이브 IC에서 출력되는 데이타는 저항(R)과 캐패시터(C)를 사용하여 지연된 만큼의 시간을 가지고 데이타가 출력되어진다. 그러면, 게이트 구동전압의 왜곡에 의해 발생되는 다음단의 데이타가 현재의 화소에 영향을 미치는 것을 방지할 수 있다.As such, when the load control signal TP, which is externally signaled using the resistor R and the capacitor C, is applied to the source drive IC, the data output from the source drive IC is converted into the resistor R and the capacitor C. The data is output with the time delayed by using. Then, the next data generated by the distortion of the gate driving voltage can be prevented from affecting the current pixel.
도 4는 본 발명에 의한 액정 표시 장치의 다른 게이트 구동신호 발생회로의 개략적인 블록도이다.4 is a schematic block diagram of another gate driving signal generation circuit of the liquid crystal display according to the present invention.
상기 게이트 구동신호 발생회로는 타이밍 컨트롤러부(40)와, n개의 소스 드라이브 IC부(41_n)로 구성되며, 상기 n개의 소스 드라이브 IC부(41_n) 각각의 내부에는 상기 타이밍 콘트롤러부(40)에서 출력되는 로드(Load)제어신호를 수신하여 소정의 시간만큼 지연시키는 저항(R) 및 캐패시터(C)로 구성된 지연 수단을 구비하고 있다.The gate driving signal generation circuit includes a timing controller unit 40 and n source drive IC units 41_n. Each of the n source drive IC units 41_n includes a timing controller unit 40. And a delay means composed of a resistor R and a capacitor C for receiving an output Load control signal and delaying the load control signal by a predetermined time.
마찬가지로, 상기 타이밍 컨트롤러부(40)는 각각의 소스 드라이브 IC부(41_1∼41_n)로 제어신호(CT)와 데이타(DATA), 그리고 로드(Load)제어신호(TP)를 발생한다.Similarly, the timing controller 40 generates a control signal CT, data DATA, and a load control signal TP to each of the source drive IC units 41_1 to 41_n.
상기 지연 수단의 저항(R)과 캐패시터(C)는 상기 타이밍 컨트롤러부(40)로부터 전송된 로드제어신호(TP)를 수신하는 신호라인과 접지전압(Vss) 사이에 직렬로 접속된다. 그러므로, 저항(R)과 캐패시터(C)로 구성된 지연 수단은 상기 타이밍 콘트롤러부(40)에서 출력되는 로드(Load)제어신호를 소정의 시간만큼 지연시켜 상기 n개의 소스 드라이브 IC부(41_n)로 공급한다.The resistor R and the capacitor C of the delay means are connected in series between the signal line receiving the load control signal TP transmitted from the timing controller 40 and the ground voltage Vss. Therefore, the delay means composed of the resistor R and the capacitor C delays the load control signal output from the timing controller portion 40 by a predetermined time to the n source drive IC portions 41_n. Supply.
이와 같이, 각각의 소스 드라이브 IC부(41_1∼41_n) 내부에 저항(R)과 캐패시터(C)로 구성된 지연 수단을 사용하여 상기 타이밍 컨트롤러부(40)에서 수신된 로드제어신호(TP)를 소정의 시간만큼 지연시키면, 소스 드라이브 IC에서 출력되는 데이타는 저항(R)과 캐패시터(C)를 사용하여 지연된 만큼의 시간을 가지고 데이타가 출력되어진다. 그러면, 게이트 구동전압의 왜곡에 의해 발생되는 다음단의 데이타가 현재의 화소에 영향을 미치는 것을 방지할 수 있다.As described above, the load control signal TP received by the timing controller unit 40 is determined by using delay means composed of a resistor R and a capacitor C in each of the source drive IC units 41_1 to 41_n. When delayed by, the data output from the source drive IC is outputted with the time delayed by using the resistor R and the capacitor C. Then, the next data generated by the distortion of the gate driving voltage can be prevented from affecting the current pixel.
이상에서 설명한 바와 같이, 본 발명에 의한 액정 표시 장치의 게이트 구동신호 발생회로에 의하면, LCD의 드라이브 IC마다 인가되는 로드 신호(TP)에 각각 게이트 라인 딜레이만큼 발생된 딜레이를 드라이브 IC마다 인가하므로써, 다음 화소에 인가되어질 데이타 신호가 현재의 화소에 영향을 주는 것을 방지시킬 수 있다. 이로 인해, 게이트 라인에 의해 게이트 구동신호에 딜레이가 발생하더라도, 다음신호에 영향을 미치지 않기 때문에 화질특성이 향상될 뿐만 아니라, 주파수가 높은 XGA 및 SXGA에서도 게이트 펄스의 폭을 감소시키지 않고 액정 표시 장치를 구동하기 때문에 충전(charge) 특성이 향상된다.As described above, according to the gate driving signal generation circuit of the liquid crystal display according to the present invention, by applying the delay generated by the gate line delay to each load IC TP applied to each drive IC of the LCD, It is possible to prevent the data signal to be applied to the next pixel from affecting the current pixel. As a result, even if a delay occurs in the gate driving signal by the gate line, the image quality is not only improved because the next signal is not affected, and the liquid crystal display device does not reduce the width of the gate pulse even in high frequency XGA and SXGA. Because of driving the charge (charge) characteristic is improved.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020012454A KR20030073073A (en) | 2002-03-08 | 2002-03-08 | Circuit for generation gate driving signal in lcd |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020012454A KR20030073073A (en) | 2002-03-08 | 2002-03-08 | Circuit for generation gate driving signal in lcd |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030073073A true KR20030073073A (en) | 2003-09-19 |
Family
ID=32223948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020012454A KR20030073073A (en) | 2002-03-08 | 2002-03-08 | Circuit for generation gate driving signal in lcd |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030073073A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100885021B1 (en) * | 2002-09-12 | 2009-02-20 | 삼성전자주식회사 | An inverter driving apparatus and a liquid crystal display using the same |
| US8493310B2 (en) | 2007-02-26 | 2013-07-23 | Samsung Electronics Co., Ltd. | Liquid crystal display device having time controller and source driver that can reuse intellectual property blocks |
| KR101491137B1 (en) * | 2007-12-11 | 2015-02-06 | 엘지디스플레이 주식회사 | Liquid Crystal Display |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4750813A (en) * | 1986-02-28 | 1988-06-14 | Hitachi, Ltd. | Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes |
| JPH06105263A (en) * | 1992-09-17 | 1994-04-15 | Fuji Xerox Co Ltd | Liquid crystal display device |
| JPH08262994A (en) * | 1995-03-20 | 1996-10-11 | Fujitsu General Ltd | Display panel |
| KR20000003396A (en) * | 1998-06-27 | 2000-01-15 | 구본준, 론 위라하디락사 | Driving method and device of liquid crystal panel |
| KR20000056478A (en) * | 1999-02-22 | 2000-09-15 | 윤종용 | system for driving of an LCD apparatus and method for an LCD panel |
| JP2001092422A (en) * | 1999-09-24 | 2001-04-06 | Fujitsu Ltd | Driving method for liquid crystal display device and liquid crystal display device using the same |
-
2002
- 2002-03-08 KR KR1020020012454A patent/KR20030073073A/en not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4750813A (en) * | 1986-02-28 | 1988-06-14 | Hitachi, Ltd. | Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes |
| JPH06105263A (en) * | 1992-09-17 | 1994-04-15 | Fuji Xerox Co Ltd | Liquid crystal display device |
| JPH08262994A (en) * | 1995-03-20 | 1996-10-11 | Fujitsu General Ltd | Display panel |
| KR20000003396A (en) * | 1998-06-27 | 2000-01-15 | 구본준, 론 위라하디락사 | Driving method and device of liquid crystal panel |
| KR20000056478A (en) * | 1999-02-22 | 2000-09-15 | 윤종용 | system for driving of an LCD apparatus and method for an LCD panel |
| JP2001092422A (en) * | 1999-09-24 | 2001-04-06 | Fujitsu Ltd | Driving method for liquid crystal display device and liquid crystal display device using the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100885021B1 (en) * | 2002-09-12 | 2009-02-20 | 삼성전자주식회사 | An inverter driving apparatus and a liquid crystal display using the same |
| US8493310B2 (en) | 2007-02-26 | 2013-07-23 | Samsung Electronics Co., Ltd. | Liquid crystal display device having time controller and source driver that can reuse intellectual property blocks |
| KR101491137B1 (en) * | 2007-12-11 | 2015-02-06 | 엘지디스플레이 주식회사 | Liquid Crystal Display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6961034B2 (en) | Liquid crystal display device for preventing and afterimage | |
| KR20040023901A (en) | circuit for generating driving voltages and liquid crystal device using the same | |
| KR20050039185A (en) | Liquid crystal display and driving method thereof | |
| KR101026809B1 (en) | Impulsive driving liquid crystal display and driving method thereof | |
| JP3703857B2 (en) | Liquid crystal display device | |
| KR20040039675A (en) | A liquid crystal display device of chip on glass type | |
| US6587089B1 (en) | LCD panel and LCD device equipped therewith | |
| US20060284663A1 (en) | Timing control circuit and method | |
| KR100430098B1 (en) | Apparatus of Driving Liquid Crystal Panel | |
| KR100483527B1 (en) | Data voltage application method of liquid crystal display | |
| KR100717193B1 (en) | Liquid Crystal Display | |
| KR20050085141A (en) | Display with reduced "block dim" effect | |
| KR20030073073A (en) | Circuit for generation gate driving signal in lcd | |
| KR100767373B1 (en) | device for driving liquid crystal display | |
| KR20060116587A (en) | Liquid crystal display | |
| KR100840317B1 (en) | liquid crystal device for compensating kick-back voltage and driving device thereof | |
| KR20000003152A (en) | Tft(thin film transistor) lcd(liquid crystal display) capable of controlling a gate on voltage waveform | |
| KR100476595B1 (en) | LCD Display | |
| KR100495805B1 (en) | Gate on voltage generation circuit | |
| KR101007687B1 (en) | Liquid crystal display device | |
| KR100513648B1 (en) | Gate driving signal generator of liquid crystal display | |
| KR20070068096A (en) | Liquid crystal display | |
| KR20050031645A (en) | Liquid crystal display and driving device thereof | |
| KR100951356B1 (en) | Liquid crystal display and driving method thereof | |
| KR20070036812A (en) | Driving circuit and driving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |