KR20030071195A - 반도체 제조용 플라즈마 식각 공정 - Google Patents

반도체 제조용 플라즈마 식각 공정 Download PDF

Info

Publication number
KR20030071195A
KR20030071195A KR1020020010775A KR20020010775A KR20030071195A KR 20030071195 A KR20030071195 A KR 20030071195A KR 1020020010775 A KR1020020010775 A KR 1020020010775A KR 20020010775 A KR20020010775 A KR 20020010775A KR 20030071195 A KR20030071195 A KR 20030071195A
Authority
KR
South Korea
Prior art keywords
plasma
gas
chamber
etching
generated
Prior art date
Application number
KR1020020010775A
Other languages
English (en)
Inventor
김종일
황충호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020010775A priority Critical patent/KR20030071195A/ko
Publication of KR20030071195A publication Critical patent/KR20030071195A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

본 발명은 플라즈마 식각 공정시에 플라즈마 불균일에 기인하여 소자의 손상(damage)이 유발되는 것을 방지할 수 있는 반도체 제조용 플라즈마 식각 공정을 개시하며, 개시된 본 발명의 플라즈마 식각 공정은, 소정 형상의 패턴을 형성하기 위해, 챔버내의 하부전극 상에 웨이퍼를 안치시킨 상태로 펌핑(Pumping)을 행하여 내부 압력이 정해진 압력 수준이 되도록 하면서 챔버 내에 식각 가스를 공급해주고, 내부 압력이 안정화되는 시점에서 챔버 내의 상부전극에 정해진 RF 파워를 인가하는 것에 의해 플라즈마를 발생시켜, 발생된 플라즈마에 의해 웨이퍼 상의 식각대상층이 식각되도록 하는 반도체 제조용 플라즈마 식각 공정에 있어서, 상기 식각 가스는 특정 막의 식각에 요구되는 주 식각가스 이외에 전기음성도가 낮은 보조 가스가 첨가된 것을 특징으로 하며, 여기서, 상기 보조 가스로서는 수소(H2), 헬륨(He) 및 아르곤(Ar)으로 이루어진 그룹으로부터 선택되는 어느 하나를 사용한다.

Description

반도체 제조용 플라즈마 식각 공정{PLASMA ETCH PROCESS FOR SEMICONDUCTOR MANUFACTURE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 플라즈마 식각 공정시에 플라즈마 불균일에 기인하여 일어나는 플라즈마 손상(damage)을 방지하기 위한 방법에 관한 것이다.
반도체 소자를 제조함에 있어서, 소정 형상의 패턴을 형성하기 위해 건식 및 습식 식각 공정이 적용되고 있고, 상기 건식 식각 공정의 하나로 플라즈마 식각 공정이 이용되고 있음은 주지의 사실이다.
이러한 플라즈마 식각 공정은 챔버 내의 하부전극 상에 웨이퍼를 안치시킨 후, 챔버 내에 소오스 가스, 즉, 식각 가스를 공급해주면서 펌핑(Pumping)을 통해 내부 압력이 정해진 압력 수준이 되도록 하고, 그런다음, 내부 압력이 안정화되는 시점에서 챔버 내의 상부전극에 정해진 RF 파워를 인가하여 플라즈마를 발생시킴으로써, 이렇게 발생시킨 플라즈마에 의해 웨이퍼 상의 식각대상층이 식각되도록 하는 공정이다.
여기서, 플라즈마 식각시에 사용되는 가스의 종류는 다양하며, 예컨데, 폴리실리콘의 식각시에는 Cl2가스가 기본적으로 사용되고 있고, 산화막의 식각시에는 CF4또는 CHF3가 사용되고 있으며, 알루미늄 금속의 식각시에는 BCl3및 Cl2가스가 통상 사용되고 있다. 또한, 식각대상층에 대한 식각 후에는 식각 마스크로 사용된 감광막 제거(Ashing)을 위해 식각 가스로서 O2및 CF4가스가 사용되고 있다.
그러나, 종래의 플라즈마 식각 공정은 플라즈마 불균일에 기인하여 소자의 손상을 유발하는 문제점이 있다.
자세하게, 플라즈마의 불균일이 발생되는 이유는 다음과 같이 크게 두가지로 요약된다. 먼저, 전극 구조에 기인하는 것으로, RIE(Reaction Ion Etching) 장비 내의 웨이퍼가 안치되는 하부전극의 가장자리에서 구조적으로 강한 전기장이 형성됨으로써, 플라즈마 밀도가 위치에 따라 영향을 받게 되고, 이 결과로, 플라즈마 불균일이 발생하게 된다. 이 현상은 공정 개선을 통해 개선할 수 없는 장비의 근본적인 문제점이므로, 실질적으로 그 개선이 어렵다.
그 다음, 식각 가스에 기인하는 것으로, CF4, BCl3, O2등은 전기음성도가 큰 가스이므로, 이러한 가스들로 플라즈마를 형성할 경우에는 플라즈마 내에서 위치에 따라 이온과 전자의 비율이 크게 달라질 수 있다. 여기서, 전기음성도가 크다는 것은 원자나 이온이 전자와 결합하려는 성질이 강함을 의미하는 것으로, 전기음성도가 큰 가스는 방전에 의해 전자와 이온으로 분리된 후, 전기음성도가 큰 원소를 함유하고 있는 라디칼(radical)들과 전자의 재결합(recombination)이 빈번하게 이루어진다. 이 때문에, 전기음성도가 큰 가스를 식각 가스로 사용하는 경우에는 챔버 내에서 전자 밀도가 국부적으로 낮은 지역이 발생하여, 플라즈마 불균일이 발생하게 된다. 이 현상은 공정 개선을 통해 개선할 수 있다.
결국, 식각 가스에 기인하는 플라즈마 불균일은 공정 측면에서의 개선으로 해결될 수 있는데, 종래에는 이러한 사항을 고려하지 않은채로 플라즈마 식각 공정을 진행하기 때문에 챔버 내에서 공간적으로 불균일하게 형성된 플라즈마가 웨이퍼 상에서 전위차를 유발하는 현상과, 국부적으로 심각한 하전입자의 축적 현상이 발생됨으로써, 산화막 또는 금속 식각시에 축적된 하전입자가 하부의 트랜지스터로 유입되어 소자 불량이 유발된다. 또한, 금속 식각 공정에서 하전입자의 유입으로 인해 금속의 전위가 증가되는 현상이 발생하게 되는데, 이러한 현상은 후속하는 세정 공정에서 세정액의 pH에 영향을 미쳐 금속 부식을 유발하게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 플라즈마 불균일에 기인하는 소자 손상을 방지할 수 있는 반도체 제조용 플라즈마식각 공정을 제공함에 그 목적이 있다.
도 1은 산소(O2) 플라즈마에서의 전자 손실을 설명하기 위한 도면.
도 2는 식각 가스의 전기음성도에 따른 전자 밀도 분포를 도시한 도면.
도 3은 본 발명에 따른 플라즈마의 불균일 개선방법을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 산소 플라즈마에서 생성된 전자
2 : 수소 플라즈마에서 생성된 전자
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 제조용 플라즈마 식각 공정은, 소정 형상의 패턴을 형성하기 위해, 챔버내의 하부전극 상에 웨이퍼를 안치시킨 상태로 펌핑을 행하여 내부 압력이 정해진 압력 수준이 되도록 하면서 챔버 내에 식각 가스를 공급해주고, 내부 압력이 안정화되는 시점에서 챔버 내의 상부전극에 정해진 RF 파워를 인가하는 것에 의해 플라즈마를 발생시켜, 발생된 플라즈마에 의해 웨이퍼 상의 식각대상층이 식각되도록 하는 반도체 제조용 플라즈마 식각 공정에 있어서, 상기 식각 가스는 특정 막의 식각에 대응하는 주 식각가스 이외에 전기음성도가 낮은 보조 가스가 첨가된 것을 특징으로 하며, 여기서, 상기 보조 가스로는 수소(H2), 헬륨(He) 및 아르곤(Ar)으로 이루어진 그룹으로부터 선택되는 어느 하나를 사용한다.
본 발명에 따르면, 전기음성도가 낮은 보조 가스를 첨가해줌으로써 플라즈마의 전자 밀도 분포를 균일하게 유지시킬 수 있으며, 따라서, 플라즈마 불균일에 기인하는 소자의 손상은 일어나지 않는다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
전술한 바와 같이, 전기음성도가 높은 CF4또는 O2를 사용하여 플라즈마를 발생시킬 경우에는 챔버 중심부에서의 전자 밀도 분포와 챔버 가장자리에서의 전자 밀도 분포 사이에 큰 차이가 있어, 플라즈마 불균일이 발생하게 된다.
즉, 전기음성도가 큰 가스인 O2가스를 사용하여 플라즈마를 발생시킬 경우, 도 1에 도시된 바와 같이, 중성 산소분자(O2)가 방전에 의해 산소이온(O2+)과 전자(e : 1)로 분리되고, 생성된 전자(1)는 남아있는 중성 산소분자와 결합하여 라디칼을 형성하거나 산소이온과 재결합하는데, 이 과정을 거치면서 가장자리에서의 손실이 생기게 되고, 이러한 전자(1)의 국부적 손실은 중심부에서 발생한 전자(1)의 가장자리로의 확산을 유발하게 된다. 그런데, 챔버 가장자리에서 손실된 전자를 보상하고 전류를 전도시키기 위해 챔버 중심부로부터 가장자리로 대량, 고속의 전자 확산이 발생하게 되면, 챔버 중심부의 전자 밀도는 가장자리에 비해 상대적으로 낮아지는 반면 상기 가장자리에서는 전자의 지속적인 축적이 발생하게 되므로, 결국, 전자 밀도의 분포가 불균일해지고 챔버 가장자리에 축적된 하전입자에 의해 소자 특성이 저하되는 현상이 유발된다.
따라서, 본 발명은 산화막 또는 금속막의 식각시에 챔버 내에 주 식각가스를 흘려주어 플라즈마를 발생시키되, 상기 주 식각가스 이외에 전기음성도가 낮은 보조 가스, 예컨데, 수소(H2), 헬륨(He), 아르곤(Ar) 등의 가벼운 불활성 가스 또는 수소원자를 포함한 기화상태의 H2O, HCl 등을 추가로 흘려줌으로써, 플라즈마 불균일을 개선하고, 이를 통해, 상기 플라즈마 불균일에 기인하는 소자의 손상을 방지한다.
자세하게, 본 발명은 챔버내의 하부전극 상에 웨이퍼를 안치시킨 상태로 펌핑을 행하여 챔버내의 압력이 정해진 압력 수준이 되도록 하면서 이미 알려진 특정 막의 식각에 적당한 식각 가스를 챔버 내에 공급해주고, 그런다음, 내부 압력이 안정화되는 시점에서 챔버 내의 상부전극에 정해진 RF 파워를 인가하여 플라즈마를 발생시킴으로써, 이렇게 발생된 플라즈마에 의해 웨이퍼 상의 식각대상층이 식각되도록 한다. 이때, 본 발명은 상기 식각 가스로서 주 식각 가스, 즉, CF4또는 O2가스 이외에 전기음성도가 낮은 H2, He, Ar 등의 가스를 보조 가스로 첨가해준다.
이렇게 되면, 플라즈마 발생시, CF4또는 O2에 의해 발생되는 플라즈마의 전자 밀도 분포는 챔버의 중심부와 가장자리 사이에서 큰 차이를 보이게 되지만, H2, He 또는 Ar 가스에 의해 발생되는 플라즈마의 전자 밀도 분포는 챔버의 중심부와 가장자리에서 비교적 균일하고, 특히, H2, He 또는 Ar 가스에 의해 발생된 전자 밀도는 CF4또는 O2에 의해 발생된 그것 보다 상당히 크기 때문에 플라즈마의 전자 밀도는 챔버내의 전 영역에서 균일하게 분포되고, 그래서, 플라즈마 불균일에 기인하는 소자의 손상은 유발되지 않는다.
보다 자세하게, 도 2는 식각 가스에 따른 플라즈마내에서의 전자 밀도 분포를 설명하기 위한 도면으로서, 도시된 바와 같이, 전기음성도가 큰 CF4또는 O2가스를 사용하여 플라즈마를 발생시킨 경우, 챔버 중심부에서의 전자 밀도 분포는 약 105㎝-3정도이고, 챔버 가장자리에서의 전자 밀도 분포는 약 107㎝-3정도이므로, 챔버 중심부와 가장자리 사이에서 100배 정도의 전자 밀도 분포 차이가 발생함을 볼 수 있다. 반면, 전기음성도가 낮은 수소(H2), 헬륨(He), 아르곤(Ar) 가스를 사용하여 플라즈마를 발생시킨 경우, 챔버 중심부에서의 전자 밀도 분포 및 챔버 가장자리에서의 전자 밀도가 비교적 균일하게 약 1010㎝-3정도임을 볼 수 있다. 아울러, 챔버 중심부 및 가장자리에서의 전자 밀도는 CF4또는 O2를 사용하여 플라즈마를 발생시킨 경우 보다, H2, He 또는 Ar 가스를 사용하여 플라즈마를 발생시킨 경우가 각각 105배 및 103배 크다는 것을 알 수 있다.
따라서, 플라즈마 식각 공정시에 산화막 또는 금속막의 주 식각 가스로서 CF4또는 O2가스를 흘려주고, 아울러, 상기 H2, He, 또는 Ar 가스를 보조 가스로서 추가로 흘려주게 되면, CF4또는 O2가스를 이용한 플라즈마 발생시의 플라즈마 불균일을 상기 H2, He, Ar 가스에 의해 보상할 수 있게 됨을 알 수 있다.
예컨데, O2플라즈마에서 생성된 전자의 숫자는 중심부에서 10개, 가장자리에서 1000개라고 가정할 때, H2플라즈마에 의해 발생된 전자의 숫자는 중심부와 가장자리 모두에서 약 100,000개 정도이므로, 상기 10개와 1000개 차이를 가지고 불균일하게 분포하는 O2의 전자집단에 100,000개의 균일한 H2전자들이 주입되는 바, 초기의 불균일한 전자의 분포는 H2플라즈마에서 생성된 다수의 전자들에 의해 상쇄및 보상되며, 따라서, 균일한 전자 밀도 분포를 갖는 플라즈마를 얻게 된다.
결국, 도 3에 도시된 바와 같이, 플라즈마 식각 공정시에 주 식각가스 이외에 전기음성도가 낮은 가스, 예컨데, H2가스를 첨가해주면, O2가스의 플라즈마에서 생성된 전자(1)의 챔버 중심부와 가장자리에서의 불균일한 분포는 첨가된 H2가스의 플라즈마에서 생성된 전자(2)에 의해 보상되며, 그래서, 플라즈마 불균일에 기인하는 소자의 손상을 방지할 수 있게 된다.
이상에서와 같이, 본 발명은 플라즈마 식각시에 주 식각가스 이외에 전기음성도가 낮은 H2, He, Ar 등의 보조 가스를 첨가하여 플라즈마를 발생시킴으로써, 챔버 내의 전영역에서 전자의 분포가 균일하게 되도록 할 수 있다.
따라서, 플라즈마 식각 공정 자체의 신뢰성을 확보할 수 있으며, 특히, 플라즈마 불균일에 기인하는 소자 특성 저하를 방지할 수 있는 바, 소자 특성 및 신뢰성을 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 소정 형상의 패턴을 형성하기 위해, 챔버내의 하부전극 상에 웨이퍼를 안치시킨 상태로 펌핑(Pumping)을 행하여 내부 압력이 정해진 압력 수준이 되도록 하면서 챔버 내에 식각 가스를 공급해주고, 내부 압력이 안정화되는 시점에서 챔버 내의 상부전극에 정해진 RF 파워를 인가하는 것에 의해 플라즈마를 발생시켜, 발생된 플라즈마에 의해 웨이퍼 상의 식각대상층이 식각되도록 하는 반도체 제조용 플라즈마 식각 공정에 있어서,
    상기 식각 가스는 특정 막의 식각에 필요한 주 식각가스 이외에 전기음성도가 낮은 보조 가스가 첨가된 것을 특징으로 하는 반도체 제조용 플라즈마 식각 공정.
  2. 제 1 항에 있어서, 상기 보조 가스는
    수소(H2), 헬륨(He) 및 아르곤(Ar)으로 이루어진 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 반도체 제조용 플라즈마 식각 공정.
KR1020020010775A 2002-02-28 2002-02-28 반도체 제조용 플라즈마 식각 공정 KR20030071195A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020010775A KR20030071195A (ko) 2002-02-28 2002-02-28 반도체 제조용 플라즈마 식각 공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020010775A KR20030071195A (ko) 2002-02-28 2002-02-28 반도체 제조용 플라즈마 식각 공정

Publications (1)

Publication Number Publication Date
KR20030071195A true KR20030071195A (ko) 2003-09-03

Family

ID=32222973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020010775A KR20030071195A (ko) 2002-02-28 2002-02-28 반도체 제조용 플라즈마 식각 공정

Country Status (1)

Country Link
KR (1) KR20030071195A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077307A (ko) * 1996-05-08 1997-12-12 김광호 반도체장치 제조공정의 플라즈마 식각 방법
KR20000044956A (ko) * 1998-12-30 2000-07-15 김영환 트랜지스터의 게이트 전극 형성 방법
KR20010005182A (ko) * 1999-06-30 2001-01-15 김영환 반도체소자의 폴리사이드 배선 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077307A (ko) * 1996-05-08 1997-12-12 김광호 반도체장치 제조공정의 플라즈마 식각 방법
KR20000044956A (ko) * 1998-12-30 2000-07-15 김영환 트랜지스터의 게이트 전극 형성 방법
KR20010005182A (ko) * 1999-06-30 2001-01-15 김영환 반도체소자의 폴리사이드 배선 형성 방법

Similar Documents

Publication Publication Date Title
KR100381117B1 (ko) 플라즈마 처리방법 및 장치
KR101689916B1 (ko) 중력에 의한 가스 확산 분리(ｇｉｇｄｓ) 기술에 의해 제어되는 플라즈마 발생 시스템
KR100725037B1 (ko) 반도체 플라즈마 처리 장치 및 방법
CA1160761A (en) Fabrication of microminiature devices using plasma etching of silicon and resultant products
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
KR100639076B1 (ko) 플라즈마 처리 장치
US20170011891A1 (en) Etch rate and critical dimension uniformity by selection of focus ring material
US11075057B2 (en) Device for treating an object with plasma
US9324569B2 (en) Plasma etching method and plasma etching apparatus
KR20060127173A (ko) 반도체 장치의 제조 방법 및 절연막의 에칭 방법
US8129282B2 (en) Plasma etching method and computer-readable storage medium
KR20050016080A (ko) 탄소-도우핑된 저유전체들의 선택적 식각
TW201409562A (zh) 以光阻上之電漿預蝕刻處理形成特徵部的方法及設備
KR20140130111A (ko) 반도체 장치의 제조 방법 및 컴퓨터 기록 매체
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
CN100423182C (zh) 在等离子体加工系统中蚀刻时减少光致抗蚀剂变形的方法
US20090218315A1 (en) Method and system for controlling center-to-edge distribution of species within a plasma
JP3350973B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR100399011B1 (ko) 반도체장치 제조방법 및 장치
KR20030071195A (ko) 반도체 제조용 플라즈마 식각 공정
US6686294B2 (en) Method and apparatus for etching silicon nitride film and manufacturing method of semiconductor device
US6914010B2 (en) Plasma etching method
KR101010130B1 (ko) 전자빔 큐어링 장비
KR100851455B1 (ko) 챔버 조건에 대한 공정 민감도를 감소시키는 방법
KR100711917B1 (ko) 플라즈마 반응기의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application