KR20030055792A - Method for forming isolation layer of semiconductor device - Google Patents
Method for forming isolation layer of semiconductor device Download PDFInfo
- Publication number
- KR20030055792A KR20030055792A KR1020010085873A KR20010085873A KR20030055792A KR 20030055792 A KR20030055792 A KR 20030055792A KR 1020010085873 A KR1020010085873 A KR 1020010085873A KR 20010085873 A KR20010085873 A KR 20010085873A KR 20030055792 A KR20030055792 A KR 20030055792A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- nitride film
- film
- device isolation
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Abstract
Description
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는, 트랜지스터의 특성 저하를 방지하기 위해 선형 질화막을 적용한 소자분리막 형성방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film using a linear nitride film in order to prevent the deterioration of transistor characteristics.
반도체 기술의 진보와 더불어, 반도체 소자의 고속화, 고집적화가 급속하게 진행되고 있고, 이에 수반해서, 패턴의 미세화 및 패턴 칫수의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 영역에 형성되는 패턴은 물론, 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다. 즉, 고집적 소자로 갈수록 소자 영역의 폭이 감소되고 있는 추세에서, 상대적으로 소자 영역의 폭을 증가시키기 위해서는 소자분리 영역의 폭을 감소시켜야만 하기 때문이다.With the progress of semiconductor technology, the speed and the high integration of semiconductor elements are progressing rapidly, and with this, the demand for refinement | miniaturization of a pattern and high precision of a pattern dimension is increasing. This requirement applies not only to patterns formed in device regions, but also to device isolation films that occupy a relatively large area. That is, since the width of the device region is decreasing toward the higher integration device, it is necessary to decrease the width of the device isolation region in order to increase the width of the device region.
여기서, 기존의 소자분리막은 로코스(LOCOS) 공정에 의해 형성되어져 왔는데, 상기 로코스 공정에 의한 소자분리막은, 주지된 바와 같이, 그 가장자리 부분에서 새부리 형상의 버즈-빅(bird's-beak)이 발생되기 때문에 소자 분리막의 면적을 증대시키면서 누설전류를 발생시키는 단점이 있다.Here, a conventional device isolation film has been formed by a LOCOS process, and the device isolation film by the LOCOS process, as is well known, has a bird's-beak having a beak shape at its edge portion. Since it is generated, there is a disadvantage of generating a leakage current while increasing the area of the device isolation layer.
따라서, 상기 로코스 공정에 의한 소자분리막의 형성방법을 대신해서, 적은 폭을 가지면서 우수한 소자 분리 특성을 갖는 STI(Shallow Trench Isolation) 공정을 이용한 소자분리막의 형성방법이 제안되었고, 현재 대부분의 반도체 소자는 STI 공정을 적용해서 소자분리막을 형성하고 있다.Therefore, instead of the method of forming a device isolation film by the LOCOS process, a method of forming a device isolation film using a shallow trench isolation (STI) process having a small width and excellent device isolation characteristics has been proposed. The device is an STI process to form a device isolation film.
도 1a 내지 도 1c는 종래 기술에 따른 STI 기술을 이용한 소자분리막 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.1A to 1C are cross-sectional views illustrating a method of forming a device isolation layer using an STI technique according to the related art.
도 1a를 참조하면, 반도체 기판(1) 상에 버퍼 역할을 하는 패드산화막(2)과 실질적인 식각 마스크의 역할을 하는 패드질화막(3)을 차례로 형성한다. 그런다음, 공지의 포토리소그라피 공정에 따라 상기 패드질화막(3) 상에 소자 분리 영역을 한정하는 감광막 패턴(도시안됨)을 형성한 상태에서, 상기 감광막 패턴을 식각 베리어로해서 상기 패드질화막(3)을 식각하고, 연이어, 상기 패드질화막(3)이 제거되어 노출된 패드산화막 부분 및 그 하부의 기판 부분을 식각하여 트렌치(4)를 형성한 다음, 상기 감광막 패턴을 제거한다.Referring to FIG. 1A, a pad oxide film 2 serving as a buffer and a pad nitride film 3 serving as a substantial etching mask are sequentially formed on the semiconductor substrate 1. Thereafter, a photoresist pattern (not shown) defining a device isolation region is formed on the pad nitride layer 3 according to a known photolithography process, and the pad nitride layer 3 is formed by using the photoresist pattern as an etching barrier. Next, the pad nitride layer 3 is removed to etch the exposed pad oxide layer portion and the substrate portion thereunder to form a trench 4, and then the photoresist pattern is removed.
도 1b를 참조하면, 트렌치 형성시의 식각 데미지를 회복시키기 위해 상기 결과물에 대해 산화 공정을 수행하고, 연이어, 추가 산화 공정을 수행하여 트렌치(4)의 표면 상에 박막의 산화막(5)을 형성한다. 그런다음, 상기 산화막(5) 및 패드질화막(3) 상에 선형(liner) 질화막(6)을 증착한 상태에서, 트렌치(4)가 완전 매립되도록 선형 질화막(6) 상에 산화막을 증착하고, 이어, 상기 산화막을 CMP(Chemical Mechanical Polishing)하여 트렌치(4) 내에 소자분리막(7)을 형성한다.Referring to FIG. 1B, an oxidation process is performed on the resultant to recover the etch damage during the trench formation, and subsequently, an additional oxidation process is performed to form an oxide film 5 of a thin film on the surface of the trench 4. do. Then, in a state in which a linear nitride film 6 is deposited on the oxide film 5 and the pad nitride film 3, an oxide film is deposited on the linear nitride film 6 so that the trench 4 is completely buried. Subsequently, the oxide film is chemically polished (CMP) to form an isolation layer 7 in the trench 4.
도 1c를 참조하면, 패드질화막 상의 선형 질화막 부분과, 상기 패드질화막을 제거한다.Referring to FIG. 1C, the linear nitride film portion on the pad nitride film and the pad nitride film are removed.
상기에서, 선형 질화막(6)은 소자분리막(7)의 측벽에 침투한 O2가 측벽의 Si과 반응하여 SiO2의 실리콘산화막을 형성시키는 것에 의해 트랜지스터에 스트레스가 인가되고, 또한, 트랜지스터를 형성하기 위해 이온주입된 불순물이 소자분리막으로 외방 확산되는 등의 원치 않는 현상이 일어나는 것을 방지하기 위해 형성한 것이다.In the above, in the linear nitride film 6, stress is applied to the transistor by O2 penetrating into the sidewall of the device isolation film 7 reacting with Si of the sidewall to form a silicon oxide film of SiO2, and to form a transistor. It is formed to prevent unwanted phenomena such as the ion implanted impurities from diffusing outward into the device isolation film.
그러나, 상기와 같은 종래의 소자분리막 형성방법에 따르면, 패드질화막과 선형 질화막이 동일 물질인 것과 관련하여 상기 패드질화막의 식각시에 트렌치 측벽 상단의 선형 질화막 부분이 함께 식각되는 현상이 발생되며, 이에 따라, 상기선형 질화막이 식각되어 형성된 모트(Moat)에 의해 트랜지스터에 험프(Hump) 현상이 발생되어 트랜지스터 형성시에 문턱전압(Vt)을 조절하기 어렵고, 또한, 원치 않는 오프 커런트(off current)의 증가에 기인하는 전력 소비 증가 및 리플레시 시간(refresh time) 감소 등의 디램 동작시에 치명적인 악영향을 미치게 된다.However, according to the conventional method of forming a device isolation film as described above, in relation to the pad nitride film and the linear nitride film, the linear nitride film portion at the upper side of the trench sidewall is etched together when the pad nitride film is etched. Accordingly, a hump phenomenon occurs in the transistor due to a moat formed by etching the linear nitride film, and thus it is difficult to adjust the threshold voltage Vt at the time of transistor formation, and also to prevent unwanted off current. The increase in power consumption due to the increase and the reduction of the refresh time (refresh time) has a fatal adverse effect during DRAM operation.
결국, 종래 기술에 의해서는 소자분리막의 신뢰성 및 소자의 신뢰성을 확보할 수 없다.As a result, the conventional technology cannot secure the reliability of the device isolation film and the device reliability.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 패드질화막의 제거시에 트렌치 측벽 상단의 선형 질화막 부분이 함께 식각,제거되는 것을 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and provides a method of forming a device isolation film of a semiconductor device that can prevent the linear nitride film portion of the upper portion of the trench sidewalls to be etched and removed together when the pad nitride film is removed. Has its purpose.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정 단면도.1A to 1C are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the prior art.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정 단면도.2A to 2E are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11 : 반도체 기판 12 : 패드산화막11 semiconductor substrate 12 pad oxide film
13 : 감광막 패턴 14 : 감광막 패턴13: photosensitive film pattern 14: photosensitive film pattern
15 : 트렌치 16 : 산화막15 trench 16: oxide film
17 : 선형 질화막 18 : 소자분리막17: linear nitride film 18: device isolation film
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 소자분리막 형성방법은, 반도체 기판 상에 제1산화막과 제1질화막을 차례로 형성하는 단계; 상기 제1질화막과 제1산화막 및 반도체 기판을 선택적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치 표면에 제2산화막을 형성하는 단계; 상기 트렌치에 인접한 상기 제1질화막의 일부를 제거하는 단계; 상기 제2산화막을 포함하는 상기 반도체 기판 상에 제2질화막을 형성하는 단계; 상기 제2질화막을 이방성 식각하여 상기 트렌치의 측면에 질화막 스페이서를 형성하는 단계; 상기 트렌치 내부에 제3산화막을 매립하는 단계; 및 상기 제1질화막을 제거하는 단계를 포함하는 것을 특징으로 하며, 여기서, 상기 패드질화막은 150 내지 250Å 정도의 폭만큼을 식각 제거한다.Method for forming a device isolation film of a semiconductor device of the present invention for achieving the above object, the step of sequentially forming a first oxide film and a first nitride film on a semiconductor substrate; Selectively etching the first nitride film, the first oxide film, and the semiconductor substrate to form a trench; Forming a second oxide film on the trench surface; Removing a portion of the first nitride film adjacent the trench; Forming a second nitride film on the semiconductor substrate including the second oxide film; Anisotropically etching the second nitride film to form a nitride film spacer on a side surface of the trench; Burying a third oxide film in the trench; And removing the first nitride film, wherein the pad nitride film is etched away by a width of about 150 to 250 mm 3.
본 발명에 따르면, 트렌치 형성후에 상기 트렌치에 인접한 패드질화막 부분을 식각해 줌으로써, 후속하는 패드질화막의 제거시에 트렌치 측벽 상단의 선형 질화막 부분이 함께 식각되는 것을 방지할 수 있으며, 따라서, 상기 선형 질화막의 손상에 기인하는 트랜지스터의 특성 저하는 유발되지 않는다.According to the present invention, by etching the pad nitride film portion adjacent to the trench after the trench formation, it is possible to prevent the linear nitride film portion at the top of the trench sidewalls from being etched together when the subsequent pad nitride film is removed. Deterioration of the transistor due to the damage is not caused.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.2A to 2E are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to an embodiment of the present invention.
도 2a를 참조하면, 반도체 기판(11) 상에 패드산화막(12)과 패드질화막(13) 및 소자분리 영역을 한정하는 감광막 패턴(14)을 차례로 형성한다. 그런다음, 상기 감광막 패턴(14)을 식각 베리어로 이용해서 상기 감광막 패턴(14)에 의해 가려지지 않은 패드질화막 부분, 즉, 소자분리 영역 상의 패드질화막 부분과 그 하부의 패드산화막 및 기판 부분을 식각하여 트렌치(15)를 형성한다.Referring to FIG. 2A, a pad oxide film 12, a pad nitride film 13, and a photoresist pattern 14 defining an isolation region are sequentially formed on the semiconductor substrate 11. Then, using the photoresist pattern 14 as an etch barrier, the portion of the pad nitride layer that is not covered by the photoresist pattern 14, that is, the pad nitride layer portion on the device isolation region and the pad oxide layer and the substrate portion thereunder are etched. To form the trench 15.
도 2b를 참조하면, 감광막 패턴을 제거한 상태에서, 상기 결과물에 대해 산화 공정을 수행하여 트렌치 형성시의 식각 데미지를 회복시키고, 연이어, 상기 기판 결과물에 대한 추가 산화 공정을 수행하여 상기 트렌치(15)의 표면 상에 박막의 산화막(16)을 형성한다. 그런다음, 공지의 공정에 따라 트렌치(15)에 인접된 패드질화막 부분을 습식 식각하여 제거한다. 이때, 제거되는 폭은 150∼250Å, 바람직하게 200Å 정도로 한다. 이어서, 제조 완료된 소자분리막에 있어서, 트렌치 측벽에서의 Si과 O2와의 반응을 방지하고, 그리고, 문턱전압 조절용 불순물의 소자분리막으로의 확산을 방지하기 위해, 상기 결과물 상에 선형 질화막(17)을 증착한다.Referring to FIG. 2B, in a state in which the photoresist pattern is removed, an oxidation process is performed on the resultant to recover etching damage at the time of forming a trench, and subsequently, an additional oxidation process is performed on the resultant of the substrate to perform the trench 15. On the surface of the thin film oxide film 16 is formed. Then, the pad nitride film portion adjacent to the trench 15 is removed by wet etching according to a known process. At this time, the width to be removed is set to 150 to 250 kPa, preferably about 200 kPa. Subsequently, in the fabricated device isolation film, a linear nitride film 17 is deposited on the resultant to prevent reaction between Si and O 2 on the trench sidewalls and to prevent diffusion of a threshold voltage control impurity into the device isolation film. do.
도 2c를 참조하면, 선형 질화막(17)을 블랭킷 식각하고, 이를 통해, 부분 식각된 패드질화막(13) 및 패드산화막(12)의 상면, 그리고, 트렌치(15)의 저면 상에 증착된 선형 질화막 부분을 제거한다.Referring to FIG. 2C, the linear nitride film 17 is blanket-etched, and thus, the linear nitride film deposited on the top surface of the partially etched pad nitride film 13 and the pad oxide film 12 and the bottom surface of the trench 15 is formed. Remove the part.
도 2d를 참조하면, 트렌치가 완전 매립되도록 상기 결과물 상에 두껍게 산화막을 증착하고, 그런다음, 상기 산화막에 대한 CMP를 수행하여 트렌치형의 소자분리막(18)을 형성한다.Referring to FIG. 2D, a thick oxide film is deposited on the resultant material so that the trench is completely buried, and then CMP is performed on the oxide film to form a trench isolation device 18.
도 2e를 참조하면, 패드산화막을 식각,제거하여 본 발명에 따른 소자분리막 형성 공정을 완료한다. 이때, 상기 패드산화막의 제거시에는 소자분리막(18)의 표면 일부가 함께 식각,제거된다.Referring to FIG. 2E, the pad oxide film is etched and removed to complete the device isolation film forming process according to the present invention. At this time, when the pad oxide film is removed, part of the surface of the device isolation film 18 is etched and removed together.
상기와 같은 공정을 통해 형성되는 본 발명의 소자분리막은, 우선, 도 2b에 도시된 바와 같이, 트렌치(15)에 인접된 패드질화막 부분을 식각하고, 그런다음, 도 2c에 도시된 바와 같이, 선형 질화막(17)의 블랭킷 식각을 수행하여 상기 패드질화막(13)과 선형 질화막(17)이 끊어지도록 함으로써, 도 2e에 도시된 바와 같이, 패드질화막의 제거시에 트렌치 측벽 상단의 선형 질화막 부분이 식각되는 것을 방지할 수 있으며, 이에 따라, 모트(Moat)의 발생은 일어나지 않는다.In the device isolation film of the present invention formed through the above process, first, as shown in FIG. 2B, the portion of the pad nitride film adjacent to the trench 15 is etched, and then, as shown in FIG. 2C, By performing blanket etching of the linear nitride film 17 so that the pad nitride film 13 and the linear nitride film 17 are broken, as shown in FIG. 2E, when the pad nitride film is removed, the linear nitride film portion at the top of the trench sidewall is removed. Etching can be prevented, and accordingly, generation of a moat does not occur.
따라서, 본 발명은 선형 질화막의 본래 목적인 트렌치 측벽에서 발생하는 산화 현상을 억제하여 트랜지스터에 영향을 주는 스트레스를 감소시키고, 그리고, 트랜지스터를 형성하기 위해 적용한 불순물이 소자분리막으로 외방 확산되는 현상을방지하는 기능을 확보하면서, 모트에 의해 발생하는 험프 현상을 제거할 수 있게 됨으로써, 오프 커런트 증가 및 리플레쉬 시간이 감소되는 등의 종래 문제점을 해결할 수 있다.Therefore, the present invention reduces the stress affecting the transistor by suppressing the oxidation phenomenon occurring on the trench sidewall which is the original purpose of the linear nitride film, and preventing the impurities applied to form the transistor from diffusing outwardly into the device isolation film. By securing the function, it is possible to eliminate the hump phenomenon caused by the mort, thereby solving the conventional problems such as off current increase and the refresh time is reduced.
이상에서와 같이, 본 발명은 패드질화막의 부분 식각 및 선형 질화막의 블랭킷 식각을 행하여, 상기 패드질화막의 제거 이전에 상기 패드질화막과 선형 질화막이 분리되도록 함으로써, 상기 패드질화막의 제거시에 트렌치 측벽 상단에 증착된 선형 질화막 부분이 함께 식각되는 것을 방지할 수 있다.As described above, the present invention performs partial etching of the pad nitride film and blanket etching of the linear nitride film so that the pad nitride film and the linear nitride film are separated before the pad nitride film is removed, so that the top of the trench sidewalls is removed at the time of removing the pad nitride film. It is possible to prevent the linear nitride film portions deposited on the portions from being etched together.
따라서, 본 발명은 선형 질화막의 손상에 기인하는 트랜지스터의 특성 저하를 방지할 수 있는 바, 소자분리막 자체의 신뢰성은 물론, 소자의 신뢰성도 확보할 수 있다.Therefore, the present invention can prevent the deterioration of the characteristics of the transistor due to the damage of the linear nitride film, thereby securing the reliability of the device as well as the device isolation film itself.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0085873A KR100412138B1 (en) | 2001-12-27 | 2001-12-27 | Method for forming isolation layer of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0085873A KR100412138B1 (en) | 2001-12-27 | 2001-12-27 | Method for forming isolation layer of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030055792A true KR20030055792A (en) | 2003-07-04 |
| KR100412138B1 KR100412138B1 (en) | 2003-12-31 |
Family
ID=32214039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0085873A KR100412138B1 (en) | 2001-12-27 | 2001-12-27 | Method for forming isolation layer of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100412138B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101037510B1 (en) * | 2003-12-24 | 2011-05-26 | 주식회사 하이닉스반도체 | Method for Manufacturing Shallow Trench Isolation of Semiconductor Device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587607B1 (en) * | 2004-05-03 | 2006-06-08 | 매그나칩 반도체 유한회사 | Method for manufacturing semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000004748A (en) * | 1998-06-30 | 2000-01-25 | 김영환 | Method for forming an isolation oxide of semiconductor devices |
| KR100475048B1 (en) * | 1998-09-24 | 2005-05-27 | 삼성전자주식회사 | Trench device isolation method with double layer nitride liner |
| KR100305144B1 (en) * | 1999-08-02 | 2001-09-29 | 박종섭 | Method of forming shallow trench isolation layer in semiconductor device |
| KR100338767B1 (en) * | 1999-10-12 | 2002-05-30 | 윤종용 | Trench Isolation structure and semiconductor device having the same, trench isolation method |
-
2001
- 2001-12-27 KR KR10-2001-0085873A patent/KR100412138B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101037510B1 (en) * | 2003-12-24 | 2011-05-26 | 주식회사 하이닉스반도체 | Method for Manufacturing Shallow Trench Isolation of Semiconductor Device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100412138B1 (en) | 2003-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980085035A (en) | Trench Forming Method with Rounded Profile and Device Separation Method of Semiconductor Device Using the Same | |
| KR100412138B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR20010046153A (en) | Method of manufacturing trench type isolation layer in semiconductor device | |
| JP2003197734A (en) | Formation of isolation film of semiconductor device | |
| KR20030056602A (en) | Method of forming an isolation film in semiconductor device | |
| KR20050028618A (en) | Method for forming isolation layer of semiconductor device | |
| KR20030049783A (en) | Method of forming an isolation film in semiconductor device | |
| KR100195227B1 (en) | Isolation method in semiconductor device | |
| KR100429555B1 (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR100348307B1 (en) | Method for forming isolation layer in semiconductor device | |
| KR20050012584A (en) | Method for forming isolation layer of semiconductor device | |
| KR20030055793A (en) | Method for forming isolation layer of semiconductor device | |
| KR100575616B1 (en) | Method for forming borderless contact hole in a semiconductor device | |
| KR100561974B1 (en) | A Manufacturing Method of Semiconductor Element | |
| KR20030001875A (en) | Method for forming isolation layer in semiconductor device | |
| KR20010110007A (en) | Trench isolation method of semiconductor device | |
| KR20030055794A (en) | Method for forming isolation layer of semiconductor device | |
| KR20030049357A (en) | Method of forming an isolation film in semiconductor device | |
| KR19990055757A (en) | Device Separating Method of Semiconductor Device | |
| KR20000051041A (en) | Trench isolation method of semiconductor integrated circuit | |
| KR20050012581A (en) | Method for forming element isolation layer of semiconductor device | |
| KR20030002815A (en) | Method for fabricating semiconductor device | |
| KR20020002080A (en) | Method of manufacturing a flash memory device | |
| KR20030008053A (en) | Method for forming isolation layer in semiconductor device | |
| KR20020002079A (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |