KR20030054244A - 칩형 공진기 및 그 제조방법 - Google Patents
칩형 공진기 및 그 제조방법 Download PDFInfo
- Publication number
- KR20030054244A KR20030054244A KR1020010084380A KR20010084380A KR20030054244A KR 20030054244 A KR20030054244 A KR 20030054244A KR 1020010084380 A KR1020010084380 A KR 1020010084380A KR 20010084380 A KR20010084380 A KR 20010084380A KR 20030054244 A KR20030054244 A KR 20030054244A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- lead wire
- substrate
- lower electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 15
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 56
- 238000004519 manufacturing process Methods 0.000 claims description 41
- 238000007789 sealing Methods 0.000 claims description 38
- 238000005192 partition Methods 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000012858 packaging process Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 238000010897 surface acoustic wave method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 4
- 229920003002 synthetic resin Polymers 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009924 canning Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/25—Constructional features of resonators using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
- H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
- H03H9/173—Air-gaps
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
제조가 용이하고 대량 생산이 가능하며 소형 인쇄회로기판에 실장하는 것이 가능하도록, 소정 크기의 기판과, 기판위에 형성되는 음향학적 반사층과, 음향학적 반사층의 위에 형성되는 하부전극과, 기판 및 하부전극의 위에 형성되는 압전층과, 압전층의 위에 형성되는 상부전극과, 상부전극 및 하부전극과 각각 연결되는 한쌍의 상부리드선 및 하부리드선이 설치되고 하부전극과 상부전극 및 압전층을 감싸는 패키지부재를 포함하는 칩형 공진기를 제공한다.
또 소정 크기의 기판을 하나이상의 행과 열로 나누고 나뉘어진 각 구역에 소정의 패턴으로 음향학적 반사층을 형성하는 반사층형성공정과, 각각의 음향학적 반사층 위에 전도성 재료를 도포하여 하부전극을 형성하는 하부전극형성공정과, 기판 및 하부전극 위에 압전재료를 도포하여 압전층을 형성하는 압전층형성공정과, 압전층 위에 전도성 재료를 도포하여 상부전극을 형성하는 상부전극형성공정과, 구역을 서로 분리하여 공진기칩을 형성하는 절단공정과, 상부리드선 및 하부리드선을 설치하고 각 공진기칩의 하부전극과 상부전극 및 압전층을 감싸서 밀봉하는 패키징공정을 포함하는 칩형 공진기 제조방법을 제공한다.
Description
본 발명은 칩형 공진기 및 그 제조방법에 관한 것으로서, 보다 상세하게는 소형 인쇄회로기판에 실장할 수 있도록 칩형태로 패키지하여 제공하는 것이 가능한칩형 공진기 및 그 제조방법에 관한 것이다.
최근에는 통신산업의 발달로 무선통신용 제품은 점차 소형화, 고품질화, 다기능화가 요구되는 추세이다. 이러한 경향에 따라 무선통신용 제품에 사용되는 부품들은 소형화 및 고품질화가 절실히 요구되고 있으며, 칩형태로 제조되는 고품질의 소자들이 소형화가 가능하고 인쇄회로기판(PCB)에 실장하는 등의 사용이 편리하여 사용빈도가 증가하고 있다. 일반적으로 능동소자에 관련된 제품은 칩형태로 거의 상용화되어 있고, 수동소자 중에도 저항기, 캐패시터, 인덕터 등이 칩형태로 상용화되어 있다.
그러나 VCO, 필터, 듀플렉서 등의 많은 소자들을 제조하기 위하여 필요로 하는 부품인 공진기의 경우에는 유전체 공진기, 표면탄성파(SAW) 공진기, 박막형체적탄성 공진기(FBAR;Film Bulk Acoustic Resonator) 등 여러 종류가 있지만 모두 칩형태로 상용화 되어 있지 않은 실정이다.
상기에서 유전체 공진기는 우수한 특성을 얻기 위하여 주로 사용하였지만 크기가 매우 크다는 단점이 있으며, 최근에는 표면탄성파 공진기를 많이 사용하고 있다. 상기한 표면탄성파 공진기는 유전체 공진기에 비하여 크게 소형화 되었으나 압전 단결정 기판을 사용하므로 소형화에 한계가 있어 칩형태로 제조하는 데 어려움이 있다.
상기한 박막형체적탄성 공진기는 반도체 기판으로 사용되는 실리콘(Si)이나 갈륨비소(GaAs), 유리 기판상에 압전 유전체 물질인 아연산화막(ZnO) 또는 알루미늄나이트라이드(AlN) 박막을 증착하여 압전특성에 의한 공진을 유발시켜 박막형태의 소자로 제조한 것으로, RF(radio frequency) 필터 등의 집적화에 매우 유용한 기술로 평가되고 있으며, 품질계수값이 수천으로 유전체 공진기나 표면탄성파 공진기에 비하여 훨씬 우수한 특성을 특성을 나타낸다.
본 출원인이 출원한 대한민국 공개특허 제2001-29007호에는 박막형체적탄성 공진기의 제조방법의 일예가 기재되어 있다. 상기한 대한민국 공개특허 제2001-29007호에는 기판상에 서로 다른 탄성 임피던스를 갖는 실리콘산화막과 텅스텐막을 순차적으로 반복 적층하여 다층막으로 탄성반사층을 형성하고, 이 탄성반사층 위에 도전체 및 압전박막을 형성하여 박막형체적탄성 공진기를 제조하는 방법이 개시되어 있다.
종래의 대한민국 공개특허 제2001-29007호는 기판상에 박막형태로 박막형체적탄성 공진기를 형성하여 집적회로의 일부로서 제조하는 방법에 관한 것으로, 공진기를 칩형태로 형성하여 별도의 부품으로 제조하는 방법에 대하여는 전혀 기재가 되어 있지 않다.
그런데 상기와 같은 종래의 방법으로는 집적회로 칩에 공진기를 포함시켜 구성하는 것은 가능하지만, 인쇄회로기판에 실장하여 회로를 구성하는 경우에는 사용할 수 없다.
최근에는 칩형태로 제조하는 저항, 캐패시터, 인덕터 등의 소자 규격이 3216, 2012, 1608, 1005, 0806, 0603 등으로 점점 소형화되므로, 이들과 함께 인쇄회로기판에 실장되는 공진기의 경우에도 그 크기가 소형화되어야 할 필요가 있지만, 종래의 유전체 공진기나 표면탄성파 공진기의 경우에는 소형화에 한계가 있어 적절하게 대응하기가 어려우며, 상기한 종래의 박막형체적탄성 공진기의 경우에는 웨이퍼상에 다른 소자와 일체로 집적회로를 구성할 수 있을 뿐이어서, 새로운 방향에서의 접근과 개발이 요청된다.
본 발명의 목적은 상기와 같은 문제점에 착안하여 이를 해결하기 위한 것으로서, 제조가 용이하고 대량생산이 가능하며 초소형화가 가능하고 소형 인쇄회로기판에 실장할 수 있도록 칩형태로 패키지하여 제조하는 칩형 공진기 및 그 제조방법을 제공하기 위한 것이다.
도 1은 본 발명에 따른 칩형 공진기의 제1실시예를 나타내는 평면도.
도 2는 도 1의 A-A선 단면도.
도 3은 도 2의 B-B선 단면도.
도 4는 도 2의 C-C선 단면도.
도 5는 본 발명에 따른 칩형 공진기의 제2실시예를 나타내는 도 2에 대응하는 단면도.
도 6은 본 발명에 따른 기판의 일실시예를 나타내는 평면도.
도 7은 본 발명에 따른 칩형 공진기 제조방법의 제1실시예를 나타내는 공정 블럭도.
도 8은 본 발명에 따른 칩형 공진기 제조방법의 제1실시예를 도 2에 대응하는 단면도로 나타낸 공정도.
도 9는 본 발명에 따른 칩형 공진기 제조방법의 제1실시예를 도 1에 대응하는 평면도로 나타낸 공정도.
도 10은 본 발명에 따른 칩형 공진기 제조방법의 제2실시예를 나타내는 공정 블럭도.
도 11은 본 발명에 따른 칩형 공진기 제조방법의 제2실시예를 나타내는 도 8에 대응하는 공정도.
도 12는 본 발명에 따른 칩형 공진기의 제3실시예를 나타내는 도 2에 대응하는 단면도.
도 13은 본 발명에 따른 칩형 공진기 제조방법의 제3실시예에 있어서 조립공정과 밀봉공정을 나타내는 도 8에 대응하는 공정도.
도 14는 본 발명에 따른 칩형 공진기의 제4실시예를 나타내는 도 2에 대응하는 단면도.
도 15는 본 발명에 따른 칩형 공진기의 제5실시예를 나타내는 도 2에 대응하는 단면도.
도 16은 본 발명에 따른 칩형 공진기의 제6실시예를 나타내는 도 2에 대응하는 단면도.
도 17은 본 발명에 따른 칩형 공진기의 제7실시예를 나타내는 도 2에 대응하는 단면도.
도 18은 본 발명에 따른 칩형 공진기의 제8실시예를 나타내는 도 2에 대응하는 단면도.
본 발명이 제안하는 칩형 공진기는 소정 크기의 기판과, 상기한 기판위에 형성되는 음향학적 반사층과, 상기한 음향학적 반사층의 위에 형성되는 하부전극과, 상기한 기판 및 하부전극의 위에 형성되는 압전층과, 상기한 압전층의 위에 형성되는 상부전극과, 상기한 상부전극 및 하부전극과 각각 연결되는 한쌍의 상부리드선 및 하부리드선이 설치되고 상기한 하부전극과 상부전극 및 압전층을 감싸는 패키지부재를 포함하여 이루어진다.
또 본 발명이 제안하는 칩형 공진기 제조방법은 소정 크기의 기판을 하나이상의 행과 열로 나누고 나뉘어진 각 구역에 소정의 패턴으로 음향학적 반사층을 형성하는 반사층형성공정과, 각각의 음향학적 반사층 위에 전도성 재료를 도포하여 하부전극을 형성하는 하부전극형성공정과, 기판 및 하부전극 위에 압전재료를 도포하여 압전층을 형성하는 압전층형성공정과, 압전층 위에 전도성 재료를 도포하여상부전극을 형성하는 상부전극형성공정과, 하나이상의 행과 열로 나누어진 각 구역을 서로 분리하여 하나이상의 공진기칩을 형성하는 절단공정과, 상부전극 및 하부전극과 각각 전기적으로 연결되는 상부리드선 및 하부리드선을 설치하고 각 공진기칩의 하부전극과 상부전극 및 압전층을 감싸서 밀봉하는 패키징공정을 포함하여 이루어진다.
상기한 패키징공정은 상기한 하부전극 및 상부전극의 측면 모서리로부터 소정의 간격을 두고 기판위에 상부전극의 표면보다 높은 높이로 격벽을 형성하는 격벽형성공정과, 격벽 위에 판형상의 덮개를 덮어 밀봉하는 밀봉공정과, 전도성 재료를 격벽의 바깥쪽에 도포하여 각각 상부전극 및 하부전극과 전기적으로 연결되는 상부리드선 및 하부리드선을 형성하는 리드선형성공정을 포함한다.
또 상기한 패키징공정은 각각 상부전극 및 하부전극과 전기적으로 연결되는 상부리드선 및 하부리드선이 설치된 패키지부재를 각각의 공진기칩에 부착하는 조립공정과, 부착된 부위 및 공진기칩을 감싸도록 몰딩 및/또는 캔처리하는 밀봉공정을 포함하는 것도 가능하다.
다음으로 본 발명에 따른 칩형 공진기 및 그 제조방법의 바람직한 실시예를 도면을 참조하여 상세하게 설명한다.
먼저 본 발명에 따른 칩형 공진기의 제1실시예는 도 1∼도 4에 나타낸 바와 같이, 소정 크기의 기판(2)과, 상기한 기판(2)위에 형성되는 음향학적 반사층(4)과, 상기한 음향학적 반사층(4)의 위에 형성되는 하부전극(6)과, 상기한 기판(2) 및 하부전극(2)의 위에 형성되는 압전층(10)과, 상기한 압전층(10)의 위에 형성되는 상부전극(8)과, 상기한 상부전극(8) 및 하부전극(6)과 각각 연결되는 한쌍의 상부리드선(18) 및 하부리드선(16)이 설치되고 상기한 하부전극(6)과 상부전극(8) 및 압전층(10)을 감싸는 패키지부재(20)를 포함하여 이루어진다.
상기한 기판(2)은 실리콘(Si)이나 유리 등으로 이루어지며, 도 6에 나타낸 바와 같이 넓은 면적을 다수의 열과 행으로 구역(1)을 나누어 각각의 구역(1)이 하나의 칩을 형성하도록 구성한다.
상기한 하부전극(6)과 상부전극(8)은 NiCr, Au, Ti, Cr 등의 전도성 재료를 증발기(evaporator)를 사용하여 증착시켜 형성한다.
상기한 하부전극(6) 및 상부전극(8)에는 상기한 하부리드선(16) 및 상부리드선(18)과 연결되는 하부패드부(7) 및 상부패드부(9)를 일체로 연결 형성한다.
상기한 압전층(10)은 ZnO 또는 AlN 등의 압전재료를 스퍼터링(sputtering)법으로 증착하여 형성한다.
상기한 음향학적 반사층(4)은 도 8에 나타낸 바와 같이, 상기한 기판(2) 위에 소정의 패턴으로 포토레지스트(PR) 등의 재료를 도포하여 희생층(5)을 형성하고, 상기한 희생층(5) 위에 차례로 하부전극(6), 압전층(10), 상부전극(8)을 형성한 다음에, 상기한 희생층(5)을 제거하는 것으로 형성되는 빈 공간인 공기층으로 이루어진다.
상기한 패키지부재(20)는 상기한 하부전극(6) 및 상부전극(8)의 측면 모서리로부터 소정의 간격을 두고 둘레를 따라 상기한 기판(2), 압전층(10), 하부패드부(7) 및 상부패드부(9) 위에 상기한 상부전극(8)의 표면보다 높은 높이로형성하는 격벽(24)과, 상기한 격벽(24) 위에 덮여져 밀봉되는 판형상의 덮개(22)와, 상기한 하부패드부(7) 및 상부패드부(9) 위에 전도성 재료를 도포하여 형성하고 상기한 하부전극(6) 및 상부전극(8)과 전기적으로 연결되는 하부리드선(16) 및 상부리드선(18)을 포함한다.
상기한 격벽(24)은 포토레지스트(PR) 등의 절연물질을 사용하여 형성하며, 그 높이는 대략 수십㎛ 이상이 되도록 형성된다.
상기한 하부리드선(16) 및 상부리드선(18)은 인쇄회로기판에 실장할 때에 인쇄회로기판에 인쇄된 회로와 와이어본딩 등을 통하여 연결된다.
그리고 본 발명에 따른 칩형 공진기의 제2실시예는 도 5에 나타낸 바와 같이, 음향학적 반사층(3)을 서로 다른 음향학적 임피던스를 갖는 2종이상의 재료를 교대로 복수의 적층하여 형성한다.
상기한 음향학적 반사층(3)은 예를 들면 소정의 음향학적 임피던스를 갖는 실리콘산화(SiO2)막으로 이루어지는 제1반사층(14)과, 상기한 제1반사층(14)의 재료인 실리콘산화(SiO2)막의 음향학적 임피던스보다 큰 음향학적 임피던스를 갖는 텅스텐(W)막으로 이루어지는 제2반사층(15)을 교대로 적층하여 형성한다.
상기한 제2실시예에 있어서도 음향학적 반사층(3)을 제1실시예와 같이 빈 공간으로 이루어지는 음향학적 반사층(4)으로 형성하지 않고 소정의 음향학적 임피던스를 갖는 서로 다른 재료를 적층하여 형성하는 것 이외에는 상기한 제1실시예와 마찬가지의 구성으로 실시하므로 상세한 설명은 생략한다.
다음으로 상기와 같이 이루어지는 본 발명에 따른 칩형 공진기의 제1실시예 및 제2실시예를 제조하기 위한 본 발명에 따른 칩형 공진기 제조방법의 제1실시예 및 제2실시예를 도면을 참조하여 설명한다.
먼저 본 발명에 따른 칩형 공진기 제조방법의 제1실시예는 도 7∼도 9에 나타낸 바와 같이, 소정 크기의 기판(2)을 하나이상의 행과 열로 나누고 나뉘어진 각 구역(1)에 소정의 패턴으로 포토레지스트 등의 재료를 도포하여 음향학적 반사층(4)을 형성하기 위한 희생층(5)을 형성하는 희생층형성공정(P12)과, 각각의 희생층(5) 위에 전도성 재료를 도포하여 하부전극(6) 및 하부패드부(7)를 일체로 형성하는 하부전극형성공정(P20)과, 기판(2) 및 하부전극(6) 위에 압전재료를 도포하여 압전층(10)을 형성하는 압전층형성공정(P30)과, 압전층(10) 위에 전도성 재료를 도포하여 상부전극(8) 및 상부패드부(9)를 일체로 형성하는 상부전극형성공정(P40)과, 희생층(5)을 제거하여 빈 공간으로 이루어지는 음향학적 반사층(4)을 형성하는 희생층제거공정(P14)과, 하나이상의 행과 열로 나누어진 각 구역(1)을 서로 분리하여 하나이상의 공진기칩(30)을 형성하는 절단공정(P50)과, 상부전극(8) 및 하부전극(6)과 각각 전기적으로 연결되는 상부리드선(18) 및 하부리드선(16)을 설치하고 각 공진기칩(30)의 하부전극(6)과 상부전극(8) 및 압전층(10)을 감싸서 밀봉하는 패키징공정(P60)을 포함하여 이루어진다.
상기한 희생층형성공정(P12), 하부전극형성공정(P20), 압전층형성공정(P30), 상부전극형성공정(P40) 등은 모두 일반적으로 많이 사용되는 사진식각(photo etching)방법을 이용하여 소정의 패턴으로 형성하는 것이 가능하므로 상세한 설명은 생략한다.
상기에서 희생층형성공정(P12)과 희생층제거공정(P14)을 합하여 반사층형성공정이라 한다.
상기와 같이 희생층(5)을 이용하여 음향학적 반사층(4)을 형성하는 방법은, 기판(2)의 하부전극(6)이 형성된 반대쪽을 이방성 식각법으로 제거하여 음향학적 반사층을 형성하는 종래의 방법에 비하여, 하부전극(6) 등의 손상이나 파손이 발생하지 않고, 식각이 기판(2)보다 용이한 포토레지스트 등의 재료로 희생층(5)을 형성하므로 제조가 용이하다.
상기에서 각 구역(1)을 분리하여 공진기칩(30)을 형성하는 절단공정(P50)을 패키징공정(P60) 다음에 수행하도록 구성하는 것도 가능하다.
상기한 패키징공정(P60)은 상기한 하부전극(6) 및 상부전극(8)의 측면 모서리로부터 소정의 간격을 두고 둘레를 따라 기판(2) 및 압전층(10) 위에 상부전극(8)의 표면보다 높은 높이로 격벽(24)을 형성하는 격벽형성공정(P62)과, 격벽(24) 위에 판형상의 덮개(22)를 덮고 밀봉하는 밀봉공정(P64)과, 전도성 재료를 격벽(24)의 바깥쪽에 도포하여 각각 상부전극(8) 및 하부전극(6)과 전기적으로 연결되는 상부리드선(18) 및 하부리드선(16)을 형성하는 리드선형성공정(P66)을 포함한다.
상기에서 격벽형성공정(P62) 및 리드선형성공정(P66) 등은 일반적으로 많이 사용되는 사진식각(photo etching)방법을 이용하여 소정의 패턴으로 형성하는 것도 가능하므로 상세한 설명은 생략한다.
또 상기한 리드선형성공정(P66)은 인쇄 및 도금방법을 이용하여 상부리드선(18)과 하부리드선(16)을 형성하도록 이루어지는 것도 가능하다.
그리고 본 발명에 따른 칩형 공진기의 제2실시예를 제조하기 위한 본 발명에 따른 칩형 공진기 제조방법의 제2실시예는 도 10 및 도 11에 나타낸 바와 같이, 음향학적 반사층(3)을 형성하는 반사층형성공정(P10)이 소정의 음향학적 임피던스를 갖는 실리콘산화막을 기판(2) 위에 도포하여 제1반사층(14)을 형성하는 제1층형성공정(P15)과, 상기한 제1반사층(14)보다 음향학적 임피던스가 큰 텅스텐막을 제1반사층(14) 위에 도포하여 제2반사층(15)을 형성하는 제2층형성공정(P16)과, 실리콘산화막을 제2반사층(15) 위에 도포하여 두번째 제1반사층(14)을 형성하는 제3층형성공정(P17)과, 텅스텐막을 두번째 제1반사층(14) 위에 도포하여 두번째 제2반사층(15)을 형성하는 제4층형성공정(P18)과, 실리콘산화막을 두번째 제2반사층(15) 위에 도포하여 세번째 제1반사층(14)을 형성하는 제5층형성공정(P19)으로 이루어진다.
상기에서는 음향학적 반사층(3)을 5층으로 구성하는 것으로 설명하였지만, 7층, 9층, 11층 등으로 반복하여 형성하는 것도 가능하다.
본 발명에 따른 칩형 공진기 제조방법의 제2실시예에 있어서도 상기한 공정 이외에는 상기한 제1실시예와 마찬가지의 공정으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
즉 상기한 세번째 제1반사층(14) 위에 하부전극(6) 및 하부패드부(7)를 형성하고, 계속하여 압전층(10), 상부전극(8) 및 상부패드부(9)를 형성하는 하부전극형성공정(P20), 압전층형성공정(P30), 상부전극형성공정(P40)은 상기한 제1실시예와 마찬가지로 이루어진다.
다만 제1실시예에 있어서 희생층(5)을 형성하고 제거하는 희생층형성공정(P12) 및 희생층제거공정(P14) 대신에 반사층형성공정(P10)이 수행되는 점에 있어서만 서로 다르게 구성된다.
그리고 본 발명에 따른 칩형 공진기의 제3실시예는 도 12에 나타낸 바와 같이, 패키지부재(40)가 상기한 상부패드부(9) 및 하부패드부(7)에 각각 연결되는 상부리드선(48) 및 하부리드선(46)이 측면 모서리부분에 설치되고 절연재질로 이루어지는 판형상의 바닥판(42)과, 상기한 바닥판(42)에 하부전극(6), 압전층(10), 상부전극(8)을 사이에 두고 기판(2)을 위치시킨 상태로 기판(2)의 측면 모서리로부터 표면 전체를 감싸서 밀봉하는 밀봉부재(44)를 포함하여 이루어진다.
상기에서 상부패드부(9)와 하부패드부(7)는 각각 상부전극(8)의 표면보다 높은 높이로 형성하는 것이 상기한 바닥판(42)에 밀착시켜 밀봉하는 경우에 바닥판(42)과 상부전극(8) 및 압전층(10)과의 사이에 공간을 확보할 수 있으므로 바람직하다.
상기한 상부리드선(48)과 하부리드선(46)은 바닥판(42)의 양옆 모서리(상기한 상부패드부(9) 및 하부패드부(7)와 각각 대응되는 위치의 모서리)에 도금 등의 방법에 의하여 형성한다.
상기한 상부리드선(48) 및 하부리드선(46)은 대략 "⊂"형상으로 상기한 바닥판(42)의 측면 모서리를 감싸도록 인쇄 및/또는 도금 등의 방법으로 형성한다.
상기한 바닥판(42)은 세라믹 등의 절연성과 소정의 강도를 보유하는 재질로 이루어진다.
상기한 밀봉부재(44)는 에폭시나 실리콘 등의 고분자 합성수지로 이루어지고, 몰딩처리에 의하여 밀봉이 이루어진다.
또 상기한 밀봉부재(44)는 고분자 합성수지로 몰딩한 다음 캔처리를 하여 밀봉하도록 이루어지는 것도 가능하다.
상기한 본 발명에 따른 칩형 공진기의 제3실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예 및 제2실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
상기와 같이 이루어지는 본 발명에 따른 칩형 공진기의 제3실시예를 제조하기 위한 본 발명에 따른 칩형 공진기 제조방법의 제3실시예는 도 13에 나타낸 바와 같이, 상기한 패키징공정(P60)이 상부리드선(18) 및 하부리드선(16)이 측면 모서리부분에 설치되고 절연재질로 이루어지는 판형상의 바닥판(42)의 위에 상부리드선(18)과 상부패드부(9)가 맞닿고 하부리드선(16)과 하부패드부(7)가 맞닿도록 공진기칩(30)을 위치시켜 고정하는 조립공정(P72)과, 기판(2)의 측면 모서리로부터 표면 전체를 밀봉부재(44)로 감싸서 밀봉하는 밀봉공정(P74)을 포함한다.
상기한 조립공정(P72)은 공진기칩(30)과 바닥판(42)을 하부패드부(7)와 하부리드선(16) 및 상부패드부(9)와 상부리드선(18)을 솔더링(soldering) 등의 용접이나 초음파 압착법 등의 방법을 이용하여 부착 고정하는 것으로 이루어진다.
상기한 밀봉공정(P74)은 실리콘이나 에폭시 등의 고분자 합성수지를 이용하여 몰딩처리 또는 캔을 이용한 캔처리 공정으로 이루어진다.
상기한 본 발명에 따른 칩형 공진지의 제3실시예에 있어서도 상기한 공정 이외에는 상기한 제1실시예 및 제2실시예의 공정과 마찬가지의 공정으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
그리고 본 발명에 따른 칩형 공진기의 제4실시예는 도 14에 나타낸 바와 같이, 패키지부재(50)가 상기한 하부패드부(7) 및 상부패드부(9)에 각각 연결되는 하부리드판(56) 및 상부리드판(58)과, 상기한 하부리드판(56)과 상부리드판(58)이 맞닿은 부분에 삽입되어 설치되고 단락을 방지하는 절연재질로 이루어지는 절연부재(52)와, 상기한 하부패드부(7) 및 상부패드부(9)와 상기한 하부리드판(56) 및 상부리드판(58)이 서로 맞닿은 상태로 기판(2)의 측면 모서리로부터 표면 전체를 감싸서 밀봉하는 밀봉부재(54)를 포함하여 이루어진다.
상기에서 하부리드판(56) 및 상부리드판(58)에는 각각 상기한 하부패드부(7)와 상부패드부(9)와 맞닿은 경우에 상부전극(8) 및 압전층(10)이 하부리드판(56) 및 상부리드판(58)과 접촉하지 않도록 소정의 공간을 확보하기 위하여 소정의 높이로 접촉돌기(57), (59)를 각각 형성하는 것이 바람직하다.
상기한 접촉돌기(57), (59)와 상기한 하부패드부(7) 및 상부패드부(9)는 각각 서로 맞닿은 상태에서 초음파 압착법 등의 방법으로 일체로 부착 고정한다.
상기한 밀봉부재(54)는 상기한 제3실시예와 마찬가지로 몰딩처리 및/또는 캔처리하는 것에 의하여 공진기칩(30)을 보호하도록 이루어진다.
상기한 절연부재(52)는 유리 등의 절연물질로 이루어진다.
상기한 본 발명에 따른 칩형 공진기의 제4실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예∼제3실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
그리고 본 발명에 따른 칩형 공진기의 제5실시예는 도 15에 나타낸 바와 같이, 패키지부재(60)가 상기한 상부패드부(9) 및 하부패드부(7)에 각각 연결되는 상부리드선(68) 및 하부리드선(66)이 대략 계단형상으로 형성되어 측면 모서리의 윗면과 측면을 감싸면서 설치되고 절연재질로 이루어지는 판형상의 바닥판(62)과, 상기한 바닥판(62)에 하부전극(6), 압전층(10), 상부전극(8)을 사이에 두고 기판(2)을 위치시킨 상태로 기판(2)의 측면 모서리로부터 표면 전체를 감싸서 밀봉하는 밀봉부재(64)를 포함하여 이루어진다.
상기한 본 발명에 따른 칩형 공진기의 제5실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예∼제3실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
그리고 본 발명에 따른 칩형 공진기의 제6실시예는 도 16에 나타낸 바와 같이, 패키지부재(70)가 상기한 상부패드부(9) 및 하부패드부(7)에 각각 연결되는 상부리드선(78) 및 하부리드선(76)이 판형상으로 형성되어 양옆 모서리부분에 설치되고 절연재질로 이루어지는 판형상의 바닥판(72)과, 상기한 바닥판(72)에 하부전극(6), 압전층(10), 상부전극(8)을 사이에 두고 기판(2)을 위치시킨 상태로 기판(2)의 측면 모서리로부터 표면 전체를 감싸서 밀봉하는 밀봉부재(74)를 포함하여 이루어진다.
상기한 상부리드선(78) 및 하부리드선(76)은 세라믹 등의 재질로 이루어지는 상기한 바닥판(72)에 스크린 인쇄 및/또는 도금 등의 방법으로 형성한다.
상기한 본 발명에 따른 칩형 공진기의 제6실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예∼제3실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
그리고 본 발명에 따른 칩형 공진기의 제7실시예는 도 17에 나타낸 바와 같이, 패키지부재(80)가 상기한 상부패드부(9) 및 하부패드부(7)에 각각 연결되는 상부리드선(88) 및 하부리드선(86)이 모서리부분의 윗면과 밑면에 판형상으로 형성되어 쓰루홀(through hole)을 통하여 연결 설치되고 절연재질로 이루어지는 판형상의 바닥판(82)과, 상기한 바닥판(82)에 하부전극(6), 압전층(10), 상부전극(8)을 사이에 두고 기판(2)을 위치시킨 상태로 기판(2)의 측면 모서리로부터 표면 전체를 감싸서 밀봉하는 밀봉부재(84)를 포함하여 이루어진다.
상기한 상부패드부(9) 및 하부패드부(7)와 상기한 상부리드선(88) 및 하부리드선(86)은 쓰루홀(through hole)처리 및 초음파 압착법 등에 의하여 연결 고정된다.
상기한 본 발명에 따른 칩형 공진기의 제7실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예∼제3실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
그리고 본 발명에 따른 칩형 공진기의 제8실시예는 도 18에 나타낸 바와 같이, 패키지부재(90)가 상기한 상부패드부(9) 및 하부패드부(7)에 각각 연결되고 대략 계단형상으로 형성되어 기판(2)의 양측면 모서리에 각각 밀착되어 설치되는 상부리드선(98) 및 하부리드선(96)과, 상기한 하부전극(6) 및 상부전극(8)과 소정의 간격을 두고 위치하도록 조립홈(95)이 중앙부분에 형성되며 상기한 상부리드선(98) 및 하부리드선(96)과 기판(2) 및 압전층(10) 위에 하부전극(6)과 상부전극(8)을 감싸서 밀봉하도록 형성되는 밀봉부재(94)를 포함하여 이루어진다.
상기한 밀봉부재(94)는 실리콘이나 에폭시 등의 고분자 합성수지로 이루어지고, 상기한 상부리드선(98) 및 하부리드선(96)이 부착 설치된 상태로 제공된다.
상기와 같이 제공되는 밀봉부재(94)를 상기한 상부패드부(9)와 상부리드선(98) 및 상기한 하부패드부(7)와 하부리드선(96)이 서로 맞닿도록 기판(2) 위에 위치시켜 솔더링이나 초음파 압착법 등을 이용하여 고정 부착시키고, 밀봉하는 것으로 패키징이 이루어진다.
상기한 본 발명에 따른 칩형 공진기의 제8실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예∼제3실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
상기에서는 본 발명에 따른 칩형 공진기 및 그 제조방법의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고, 이 또한 본 발명의 범위에 속한다.
상기와 같이 이루어지는 본 발명에 따른 칩형 공진기 및 그 제조방법에 의하면, 무선통신용 제품에 절실히 요구되는 소형화 및 고품질화가 가능하므로 고품질의 칩형태의 공진기를 제공하는 것이 가능하다.
또 본 발명에 따른 칩형 공진기 및 그 제조방법에 의하면 반도체공정에서 주로 사용하는 포토에칭 및 증착법을 사용하여 하부전극, 압전층, 상부전극 등을 형성하므로, 공진영역의 한변의 길이를 수백㎛ 정도로 매우 작게 형성하는 것이 가능하고, 대량 생산이 가능하며, 생산원가를 크게 절감할 수 있다.
그리고 칩형태로 제조하여 인쇄회로기판 등에 실장하는 저항, 캐패시터, 인덕터 등의 소자 규격인 3216, 2012, 1608, 1005, 0806, 0603 등과 동일한 규격 또는 보다 작은 규격의 공진기를 제공하는 것도 가능하다.
또 본 발명에 따른 칩형 공진기 및 그 제조방법을 응용하면, 일반적으로 공진기를 응용하여 제조하는 발진기, VCO, PLL, 필터, 듀플렉서 등의 많은 소자를 모두 초소형 칩형태로 제공하는 것이 가능하다.
그리고 본 발명에 따른 칩형 공진기 및 그 제조방법에 의하면, 종래 유전체 공진기나 표면탄성파(SAW) 공진기 보다 품질계수값이 수천으로 훨씬 우수한 박막형체적탄성 공진기(FBAR)를 제조하므로, 고품질의 초소형 칩형태의 공진기를 제공하는 것이 가능하다.
Claims (15)
- 소정 크기의 기판과,상기한 기판위에 형성되는 음향학적 반사층과,상기한 음향학적 반사층의 위에 전도성 재료로 형성되는 하부전극과,상기한 기판 및 하부전극의 위에 압전재료로 형성되는 압전층과,상기한 압전층의 위에 전도성 재료로 형성되는 상부전극과,상기한 상부전극 및 하부전극과 각각 연결되는 한쌍의 상부리드선 및 하부리드선이 설치되고 상기한 하부전극과 상부전극 및 압전층을 감싸는 패키지부재를 포함하는 칩형 공진기.
- 제1항에 있어서, 상기한 음향학적 반사층은 상기한 기판 위에 소정의 패턴으로 포토레지스트를 도포하여 희생층을 형성하고, 상기한 희생층 위에 차례로 하부전극, 압전층, 상부전극을 형성한 다음에, 상기한 희생층을 제거하는 것으로 형성되는 빈 공간인 공기층으로 이루어지는 칩형 공진기.
- 제1항에 있어서, 상기한 음향학적 반사층은 소정의 음향학적 임피던스를 갖는 실리콘산화막으로 이루어지는 제1반사층과, 상기한 제1반사층의 재료인 실리콘산화막의 음향학적 임피던스보다 큰 음향학적 임피던스를 갖는 텅스텐막으로 이루어지는 제2반사층을 최상층인 상기한 하부전극 및 압전층에 접하는 부분이 제1반사층으로 되도록 홀수의 층으로 교대로 기판 위에 적층하여 형성하는 칩형 공진기.
- 제1항에 있어서, 상기한 하부전극 및 상부전극에는 상기한 하부리드선 및 상부리드선과 연결되는 하부패드부 및 상부패드부를 일체로 연결 형성하는 칩형 공진기.
- 제4항에 있어서, 상기한 패키지부재는 상기한 하부전극 및 상부전극의 측면 모서리로부터 소정의 간격을 두고 둘레를 따라 상기한 기판, 압전층, 하부패드부 및 상부패드부 위에 상기한 상부전극의 표면보다 높은 높이로 절연물질을 사용하여 형성하는 격벽과,상기한 격벽 위에 덮여져 밀봉되는 판형상의 덮개와,상기한 하부패드부 및 상부패드부 위에 전도성 재료를 도포하여 형성하고 상기한 하부전극 및 상부전극과 전기적으로 연결되는 하부리드선 및 상부리드선을 포함하는 칩형 공진기.
- 제4항에 있어서, 상기한 패키지부재는 상기한 상부패드부 및 하부패드부에 각각 전기적으로 연결되고 전도성 재료로 이루어지는 상부리드선 및 하부리드선이 측면 모서리부분에 인쇄 또는 도금하여 설치되고 절연재질로 이루어지는 판형상의 바닥판과,상기한 바닥판에 하부전극, 압전층, 상부전극을 사이에 두고 기판을 위치시킨 상태로 기판의 측면 모서리로부터 표면 전체를 감싸서 밀봉하는 밀봉부재를 포함하는 칩형 공진기.
- 제4항에 있어서, 상기한 패키지부재는 상기한 하부패드부 및 상부패드부에 각각 전기적으로 연결되고 접촉돌기가 형성되며 전도성 재료로 이루어지는 하부리드판 및 상부리드판과,상기한 하부리드판과 상부리드판이 맞닿은 부분에 삽입되어 설치되고 단락을 방지하는 절연재질로 이루어지는 절연부재와,상기한 하부패드부 및 상부패드부와 상기한 하부리드판 및 상부리드판이 서로 맞닿은 상태로 기판의 측면 모서리로부터 표면 전체를 감싸서 밀봉하는 밀봉부재를 포함하는 칩형 공진기.
- 제4항에 있어서, 상기한 패키지부재는 상기한 상부패드부 및 하부패드부에 각각 전기적으로 연결되고 기판의 양측면 모서리에 각각 밀착되어 설치되며 전도성 재료로 이루어지는 상부리드선 및 하부리드선과,상기한 하부전극 및 상부전극과 소정의 간격을 두고 위치하도록 조립홈이 중앙부분에 형성되며 상기한 상부리드선 및 하부리드선과 기판 및 압전층 위에 하부전극과 상부전극을 감싸서 밀봉하도록 형성되는 밀봉부재를 포함하는 칩형 공진기.
- 소정 크기의 기판을 하나이상의 행과 열로 나누고 나뉘어진 각 구역에 소정의 패턴으로 음향학적 반사층을 형성하는 반사층형성공정과,각각의 음향학적 반사층 위에 전도성 재료를 도포하여 하부전극을 형성하는 하부전극형성공정과,기판 및 하부전극 위에 압전재료를 도포하여 압전층을 형성하는 압전층형성공정과,압전층 위에 전도성 재료를 도포하여 상부전극을 형성하는 상부전극형성공정과,하나이상의 행과 열로 나누어진 각 구역을 서로 분리하여 하나이상의 공진기칩을 형성하는 절단공정과,상부전극 및 하부전극과 각각 전기적으로 연결되는 상부리드선 및 하부리드선을 설치하고 각 공진기칩의 하부전극과 상부전극 및 압전층을 감싸서 밀봉하는 패키징공정을 포함하는 칩형 공진기 제조방법.
- 제9항에 있어서, 상기한 반사층형성공정은 소정 크기의 기판을 하나이상의 행과 열로 나누고 나뉘어진 각 구역에 소정의 패턴으로 포토레지스트를 도포하여 음향학적 반사층을 형성하기 위한 희생층을 형성하는 희생층형성공정과,상기한 하부전극형성공정, 압전층형성공정, 상부전극형성공정에서 하부전극과 압전층 및 상부전극을 형성한 다음에 희생층을 제거하여 빈 공간으로 이루어지는 음향학적 반사층을 형성하는 희생층제거공정을 포함하는 칩형 공진기 제조방법.
- 제9항에 있어서, 상기한 반사층형성공정은 소정의 음향학적 임피던스를 갖는 실리콘산화막을 기판 위에 도포하여 제1반사층을 형성하는 제1층형성공정과,상기한 제1반사층보다 음향학적 임피던스가 큰 텅스텐막을 제1반사층 위에 도포하여 제2반사층을 형성하는 제2층형성공정과,최상층에 제1반사층이 형성되도록 상기한 제1층형성공정과 제2층형성공정을 교대로 1회이상 반복하는 반복공정을 포함하는 칩형 공진기 제조방법.
- 제9항에 있어서, 상기한 패키징공정은 상기한 하부전극 및 상부전극의 측면 모서리로부터 소정의 간격을 두고 둘레를 따라 기판 및 압전층 위에 상부전극의 표면보다 높은 높이로 격벽을 형성하는 격벽형성공정과,격벽 위에 판형상의 덮개를 덮고 밀봉하는 밀봉공정과,전도성 재료를 격벽의 바깥쪽에 도포하여 각각 상부전극 및 하부전극과 전기적으로 연결되는 상부리드선 및 하부리드선을 형성하는 리드선형성공정을 포함하는 칩형 공진기 제조방법.
- 제9항에 있어서, 상기한 패키징공정은 상부리드선 및 하부리드선이 측면 모서리부분에 설치되고 절연재질로 이루어지는 판형상의 바닥판 위에 상부리드선과 상부패드부가 맞닿고 하부리드선과 하부패드부가 맞닿도록 공진기칩을 위치시켜 고정하는 조립공정과,기판의 측면 모서리로부터 표면 전체를 밀봉부재로 감싸서 밀봉하는 밀봉공정을 포함하는 칩형 공진기 제조방법.
- 제9항에 있어서, 상기한 패키징공정은 마주하는 부분이 절연부재로 절연되는 하부리드판과 상부리드판의 접촉돌기를 각각 하부패드부 및 상부패드부에 접하도록 위치시켜 부착 고정하고, 기판의 측면 모서리로부터 표면 전체를 밀봉부재로 감싸서 밀봉하는 공정으로 이루어지는 칩형 공진기 제조방법.
- 제9항에 있어서, 상기한 패키징공정은 상부리드선 및 하부리드선이 부착 설치된 밀봉부재를 기판 위에 위치시키고, 상기한 상부패드부와 상부리드선 및 상기한 하부패드부와 하부리드선이 서로 맞닿은 상태로 연결되도록 부착 고정하고 밀봉하는 공정으로 이루어지는 칩형 공진기 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010084380A KR100585995B1 (ko) | 2001-12-24 | 2001-12-24 | 칩형 공진기 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010084380A KR100585995B1 (ko) | 2001-12-24 | 2001-12-24 | 칩형 공진기 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030054244A true KR20030054244A (ko) | 2003-07-02 |
| KR100585995B1 KR100585995B1 (ko) | 2006-06-07 |
Family
ID=32212892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010084380A KR100585995B1 (ko) | 2001-12-24 | 2001-12-24 | 칩형 공진기 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100585995B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965281B2 (en) | 2003-09-24 | 2005-11-15 | Samsung Electro-Mechanics Co., Ltd. | FBAR, FBAR based duplexer device and manufacturing method thereof |
| KR100714566B1 (ko) * | 2005-08-24 | 2007-05-07 | 삼성전기주식회사 | Ｆｂａｒ 소자의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102574417B1 (ko) | 2018-11-02 | 2023-09-04 | 삼성전기주식회사 | 박막형 패키지 |
-
2001
- 2001-12-24 KR KR1020010084380A patent/KR100585995B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965281B2 (en) | 2003-09-24 | 2005-11-15 | Samsung Electro-Mechanics Co., Ltd. | FBAR, FBAR based duplexer device and manufacturing method thereof |
| KR100714566B1 (ko) * | 2005-08-24 | 2007-05-07 | 삼성전기주식회사 | Ｆｂａｒ 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100585995B1 (ko) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872493A (en) | Bulk acoustic wave (BAW) filter having a top portion that includes a protective acoustic mirror | |
| US6885260B2 (en) | Filter using film bulk acoustic resonator and transmission/reception switch | |
| US6911708B2 (en) | Duplexer filter having film bulk acoustic resonator and semiconductor package thereof | |
| US7378922B2 (en) | Piezoelectric filter | |
| US7116187B2 (en) | Saw element and saw device | |
| EP1553700B1 (en) | Surface acoustic wave device | |
| US9793877B2 (en) | Encapsulated bulk acoustic wave (BAW) resonator device | |
| US20030009863A1 (en) | Thin film bulk acoustic resonator ( FBAR) and inductor on a monolithic substrate and method of fabricating the same | |
| US20050174193A1 (en) | FBAR based duplexer device and manufacturing method thereof | |
| US20040125970A1 (en) | Bulk acoustic wave device and method of manufacturing the same | |
| JP4377500B2 (ja) | 弾性表面波装置及び弾性表面波装置の製造方法 | |
| JP2005536958A (ja) | 気密のカプセル化部材を備えた共振器および素子 | |
| KR20170108383A (ko) | 소자 패키지 및 그 제조방법 | |
| EP1635456A2 (en) | Surface acoustic wave device and method for manufacturing the same | |
| US6949990B2 (en) | Filter device | |
| US7078984B2 (en) | Duplexer and method of manufacturing same | |
| JP2004173234A (ja) | 分波器および複合モジュール | |
| KR100488615B1 (ko) | 압전 공진기, 그 제조 방법, 압전 필터, 그 제조 방법,듀플렉서, 및 전자 통신 장치 | |
| JPH03220911A (ja) | 弾性表面波フィルタ | |
| US5912600A (en) | Piezoelectric resonator and electronic component containing same | |
| KR100585995B1 (ko) | 칩형 공진기 및 그 제조방법 | |
| US20110068880A1 (en) | Micromechanical network | |
| US6223406B1 (en) | Method of manufacturing piezoelectric resonator | |
| KR100585990B1 (ko) | 박막형체적탄성 공진기를 이용한 전압제어발진기 | |
| JP2005079694A (ja) | 分波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040820 Effective date: 20060329 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100525 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |