KR20030052445A - Plasma Display Panel Operating System and Operating Method for the Same - Google Patents

Plasma Display Panel Operating System and Operating Method for the Same Download PDF

Info

Publication number
KR20030052445A
KR20030052445A KR1020010082407A KR20010082407A KR20030052445A KR 20030052445 A KR20030052445 A KR 20030052445A KR 1020010082407 A KR1020010082407 A KR 1020010082407A KR 20010082407 A KR20010082407 A KR 20010082407A KR 20030052445 A KR20030052445 A KR 20030052445A
Authority
KR
South Korea
Prior art keywords
pdp
scan drive
scanning
signal
lower transistor
Prior art date
Application number
KR1020010082407A
Other languages
Korean (ko)
Other versions
KR100429638B1 (en
Inventor
김의혁
차승진
조희진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0082407A priority Critical patent/KR100429638B1/en
Publication of KR20030052445A publication Critical patent/KR20030052445A/en
Application granted granted Critical
Publication of KR100429638B1 publication Critical patent/KR100429638B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PURPOSE: A driving circuit of a PDP(Plasma Display Panel) and a driving method thereof are provided to simplify a structure of the PDP driving circuit and reduce a manufacturing cost by turning on or off a field effect transistor of a scan drive IC to control a discharging path. CONSTITUTION: A PDP driving circuit includes a scan drive IC(12), a sus-up portion(12), and a sustain portion(11). The scan drive IC is used for scanning a PDP by using an upper transistor and a lower transistor to receive input image data to each line. The sus-up portion supplies the power to the scan drive IC. The sustain portion inputs pulse waveform to the PDP. The PDP driving circuit portion further includes an on/off signal generation portion(14) generates and outputs an on/off signal to control an on/off state a lower transistor of the scan drive IC and controls a discharging path thereby.

Description

평면 플라즈마 디스플레이 장치 구동시스템 및 그 구동방법{Plasma Display Panel Operating System and Operating Method for the Same}Planar plasma display device driving system and driving method thereof {Plasma Display Panel Operating System and Operating Method for the Same}

본 발명은 평면 플라즈마 디스플레이 장치 구동시스템 및 그 구동방법에 관한 것으로서, 특히 평면 플라즈마 디스플레이 장치 구동 시 소용되는 부품 수를 줄여 플라즈마 디스플레이 장치 제작에 소요되는 비용을 감소시킬 수 있는 동시에 발열을 방지할 수 있는 평면 플라즈마 디스플레이 장치 구동시스템 및 그 구동방법에관한 것이다.The present invention relates to a flat plasma display device driving system and a method of driving the same, and in particular, by reducing the number of parts used when driving a flat plasma display device, it is possible to reduce the cost required to manufacture the plasma display device and to prevent heat generation. The present invention relates to a planar plasma display device driving system and a driving method thereof.

현재 제작되고 있는 평면 디스플레이 장치(Plasma Display Panel; 이하 PDP라 칭함)는 거의 AC롤 컨트롤할 수 있는 방식이 채택된 AC PDP이다. 도 1은 상기와 같은 PDP를 구동하기 위한 구동시스템 중 Y자형 서스테인부 등의 회로블록을 간단히 도시하고 있다.Currently manufactured flat panel display devices (Plasma Display Panels, hereinafter referred to as PDPs) are AC PDPs that adopt a method of controlling almost AC rolls. FIG. 1 simply shows a circuit block such as a Y-shaped sustain unit in a driving system for driving the PDP as described above.

도시된 바와 같이, PDP 구동시스템은 외부에서 입력된 데이터(SData)에 따라 PDP에 전력을 공급하여 빛을 낼 수 있도록 하는 펄스 형태의 신호를 발생하며 180V(Vs)의 전원을 공급받아 출력하는 서스테인부(1)와, 450V(Vsetup)의 전압을 입력받아 순간적으로 고전압을 발생하여 상기 PDP를 스캐닝하는 스캔 드라이브 집적회로(2; 이하 스캔 드라이브 IC라 칭함)로 전달하고 상기 전달된 고전압이 상기 PDP의 영상 데이터를 지우게 하여 상기 PDP가 다음 영상 데이터를 받을 준비를 하도록 하는 셋업부(F5;3)와, 상기 스캔 드라이브 IC(2)와 상기 셋업부(3)를 상기 서스테인부(1)와 연결하는 서스 다운(Sus-Down)부(F6;4)와, 상기 스캔 드라이브 IC(2)로 60V(Vsc)의 전원을 공급하는 서스 업(Sus-up)부(5) 등으로 구성된다.As shown in the drawing, the PDP driving system generates a pulse-shaped signal for emitting light by supplying power to the PDP according to externally input data (SData) and is sustained by being supplied with 180 V (Vs) power. And a voltage of 450 V (Vsetup) is input to the scan drive integrated circuit (hereinafter referred to as a scan drive IC) that scans the PDP by generating a high voltage instantaneously, and the transferred high voltage is transferred to the PDP. A setup unit (F5; 3) for erasing the image data of the PDP so that the PDP is ready to receive the next image data, and the scan drive IC (2) and the setup unit (3) with the sustain unit (1). A sus-down part F6; 4 to be connected, and a sus-up part 5 for supplying power of 60V (Vsc) to the scan drive IC 2 are formed.

여기서 상기 서스테인부(1)는 많은 전력을 상기 스캔 드라이브 IC(2)로 전달하여야 하기 때문에 전류용량과 내압이 큰 FET(Field Effect Transistor)가 여러 개 병렬 연결되어 사용된다. 또한 상기 서스 다운부(4)는 상기 셋업부(3)가 동작하는 동안 상기 서스테인부(1)를 전기적으로 상기 셋업부(3)와 스캔 드라이브 IC(2)로부터 분리하여 상기 서스테인부(1)에 셋업부(3)의 고전압(450V)이 전달되지 않도록 한다. 또한, 상기 스캔 드라이브 IC(2)는 스캐닝 동작 이외이 구간 동안에는 상기 서스테인부(1)의 전력과 상기 셋업부(3)의 전력을 상기 PDP에 전달하는 역할을 한다.In this case, since the sustain unit 1 needs to transfer a lot of power to the scan drive IC 2, a plurality of field effect transistors (FETs) having a large current capacity and breakdown voltage are connected in parallel. In addition, the sustain unit 4 electrically separates the sustain unit 1 from the setup unit 3 and the scan drive IC 2 while the setup unit 3 is operated. The high voltage 450V of the setup part 3 is not transmitted. In addition, the scan drive IC 2 serves to transfer the power of the sustain unit 1 and the power of the setup unit 3 to the PDP during a period other than a scanning operation.

상기와 같이 구성된 구동시스템에서 서스테인부(1)의 전력은 서스 다운라인(A2)을 따라 상기 스캔 드라이브 IC(2)의 출력단의 FET(F1,F2) 중 하단 FET(F2)의 기생 다이오드(D2)를 통해 상기 PDP로 공급된다. 또한 상기 PDP 방전 시 상기 하단 FET(F2)는 오프되고 상기 스캔 드라이브 IC(2) 출력단의 상단 FET(F1)의 기생 다이오드(D1)를 통해 서스 업라인(A1)을 따라 상기 서스 업부(5)의 하단 FET(F4)를 거쳐 방전된다.In the drive system configured as described above, the power of the sustain unit 1 is parasitic diode D2 of the lower FET F2 among the FETs F1 and F2 of the output terminal of the scan drive IC 2 along the sus downline A2. Is supplied to the PDP. In addition, when the PDP is discharged, the lower FET F2 is turned off and the suspend portion 5 along the sus up line A1 through the parasitic diode D1 of the upper FET F1 of the output stage of the scan drive IC 2. It discharges via the lower FET F4 of.

따라서, 상기 서스 업부(5)는 반드시 상단 FET(F3)과 하단 FET(F4)를 가져야 하는데 상기 FET(F3,F4)를 통해 많은 양의 전류가 흐르므로 복수개의 FET를 병렬로 사용하는 경우 그만큼 회로 제작시 소요되는 비용이 증가하게 된다는 문제점이 있다. 또한, 상기와 같이 2개의 FET(F1,F4)를 통해 방전이 이루어지게 되므로 FET가 온인 경우 그 저항에 의하여 불필요한 전력소모를 하게 되고 PDP의 휘도가 낮아지며 FET의 발열 현상도 증가한다는 문제점이 있다.Therefore, the suspend portion 5 must have an upper FET F3 and a lower FET F4. Since a large amount of current flows through the FETs F3 and F4, the plurality of FETs are used in parallel. There is a problem that the cost required for circuit fabrication increases. In addition, since the discharge is made through the two FETs (F1, F4) as described above, when the FET is on, there is a problem that unnecessary power consumption by the resistance, the luminance of the PDP is lowered, and the heat generation phenomenon of the FET also increases.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 PDP 구동시스템에서 PDP 방전 시의 방전 경로를 조정함으로써 사용되는 FET 수를 줄이고 그에 따라 PDP 제작 시 소요되는 비용을 감소시키는 동시에 FET사용에 따른 발열현상을 방지할 수 있어 에너지 효율 특성을 향상시킬 수 있는 PDP구동시스템 및 그 구동방법을 제공하는데 있다.The present invention has been made to solve the above problems of the prior art, the object of which is to reduce the number of FETs used by adjusting the discharge path during the PDP discharge in the PDP driving system, and thus the cost required to manufacture the PDP At the same time, the present invention provides a PDP driving system and a driving method thereof, which can prevent heat generation caused by the use of a FET and improve energy efficiency characteristics.

도 1은 종래 PDP 구동시스템이 도시된 블록도,1 is a block diagram showing a conventional PDP driving system;

도 2는 본 발명에 따른 PDP 구동시스템이 도시된 블록도,2 is a block diagram showing a PDP driving system according to the present invention;

도 3은 본 발명에 따른 PDP 구동시스템에서 발생하는 파형이 도시된 도이다.3 is a view showing a waveform generated in the PDP driving system according to the present invention.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

11 : 서스테인부12 : 스캔 드라이브 IC11: Sustain unit 12: Scan drive IC

13 : 서스 업부14 : 신호발생부13: Susup part 14: Signal generator

상기한 과제를 해결하기 위한 본 발명에 의한 PDP 구동시스템의 특징에 따르면, 평면 디스플레이 장치(Plasma Display Panel; 이하 PDP라 칭함)의 각 라인으로 영상 데이터가 입력될 수 있도록 소스단과 드레인단이 연결되는 상단 트랜지스터와 하단 트랜지스터를 통해 상기 PDP를 스캔닝하는 스캔 드라이브 IC와; 상기 스캔 드라이브 IC로 전원을 공급하는 서스 업(Sus-up)부와; 상기 스캔 드라이브 IC에서 스캐닝이 완료된 PDP의 화면 밝기가 조절되도록 상기 PDP로 펄스 파형의 신호를 입력하는 서스테인부로 구성되는 PDP 구동회로부에 있어서, 상기 PDP 구동회로부는 상기 스캔 드라이브 IC의 하단 트랜지스터의 온/오프를 제어하는 온/오프 신호를 생성 출력하여 상기 PDP 방전경로를 조정하는 온/오프 신호발생부를 더 포함하여 구성된다.According to a feature of the PDP driving system according to the present invention for solving the above problems, the source terminal and the drain terminal are connected so that the image data can be input to each line of the flat panel display panel (hereinafter referred to as PDP) A scan drive IC for scanning the PDP through an upper transistor and a lower transistor; Sus-up unit for supplying power to the scan drive IC; In the PDP driving circuit unit comprising a sustain unit for inputting a signal of the pulse waveform to the PDP so that the screen brightness of the scanning complete PDP in the scan drive IC, the PDP driving circuit unit is turned on / off of the lower transistor of the scan drive IC And an on / off signal generator for generating and outputting an on / off signal for controlling the off and adjusting the PDP discharge path.

또한, 본 발명에 의한 PDP 구동방법의 특징에 따르면, 소스단과 드레인단이 연결되는 상단 트랜지스터와 하단 트랜지스터를 통해 PDP를 스캔닝하는 스캔 드라이브 IC로 고전압을 출력하여 상기 PDP의 영상 데이터가 지워지고 다음 영상 데이터 입력이 준비되도록 하는 제1 단계와, 상기 제1 단계에서 고전압에 출력된 후 상기 PDP의 스캐닝을 수행하는 제2 단계와, 상기 제2 단계에서 스캐닝이 수행된 PDP의 화면 밝기가 조절되도록 상기 PDP로 펄스 파형의 신호를 입력하는 제3 단계로이루어지는 PDP 구동방법에 있어서, 상기 제2 단계에서 스캐닝이 수행되는 동안에는 상기 하단 트랜지스터를 오프시키고 그 외 제1,3 단계에서는 상기 하단 트랜지스터를 온시켜 상기 PDP 구동 시 상기 PDP가 상기 하단 트랜지스터를 통해 방전하도록 이루어진다.In addition, according to a feature of the PDP driving method according to the present invention, by outputting a high voltage to the scan drive IC for scanning the PDP through the upper transistor and the lower transistor connected to the source terminal and the drain terminal, the image data of the PDP is erased and the next image A first step of preparing data input, a second step of scanning the PDP after being output at a high voltage in the first step, and adjusting the screen brightness of the PDP on which the scanning is performed in the second step In the PDP driving method comprising the step of inputting the signal of the pulse waveform to the PDP, the lower transistor is turned off during the scanning in the second step, and the lower transistor is turned on in the other first and third steps The PDP is discharged through the lower transistor when the PDP is driven.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 의한 PDP 구동시스템은 도 2에 도시된 바와 같이 PDP의 화면 밝기가 조정되도록 펄스 파형의 신호를 생성 출력하는 서스테인부(11)와, 상기 PDP로 영상 데이터가 입력되도록 스캐닝 기능을 수행하는 스캔 드라이브 IC(12)와, 상기 스캔 드라이브 IC(12)로 전원을 공급하는 서스 업부(13)와, 상기 스캔 드라이브 IC(12)의 상·하단 FET(F11,F12) 중 하단 FET(F12)의 온/오프를 제어하는 온/오프 신호를 생성하여 출력하는 신호발생부(14)를 포함하여 구성된다.As shown in FIG. 2, the PDP driving system according to the present invention includes a sustain unit 11 generating and outputting a pulse waveform signal to adjust the screen brightness of the PDP, and performing a scanning function to input image data to the PDP. Scan drive IC 12, a suspend portion 13 for supplying power to the scan drive IC 12, and the lower FET F12 of the upper and lower FETs F11 and F12 of the scan drive IC 12. And a signal generator 14 for generating and outputting an on / off signal for controlling the on / off of the signal.

여기서 상기 서스 업부(13)는 상기 스캔 드라이브 IC(12)로 항상 전원이 공급되도록 60V(Vsc)의 전원을 상기 스캔 드라이브 IC(12)로 공급하는데, 그러기 위하여 상기 스캔 드라이브 IC(12)와 병렬 연결된 콘덴서(C13)와, 상기 콘덴서(C13)에 걸린 전압이 방전되지 않도록 상기 콘덴서(C13)와 연결된 다이오드(D13)로 구성된다.Here, the suspend unit 13 supplies 60 V (Vsc) of power to the scan drive IC 12 so that power is always supplied to the scan drive IC 12, in order to parallel the scan drive IC 12. And a diode D13 connected to the capacitor C13 so that the voltage applied to the capacitor C13 is not discharged.

또한, 상기 신호발생부(14)는 상기 하단 FET(F12)가 상기 스캔 드라이브 IC(12)가 스캐닝 하지 않는 구간 동안 상기 하단 FET(F12)가 온 되도록 온신호를생성하여 출력한다. 여기서 상기 하단 FET(F12)는 상기 신호발생부(14)에서 발생되는 하나의 신호에 의해서만 동작하는 것이 아니라 여러 신호의 조합에 의해서 동작하므로 스캐닝 동작 구간 동안 항상 오프되는 것은 아니다.In addition, the signal generator 14 generates and outputs an ON signal such that the lower FET F12 is turned on during the period in which the lower FET F12 is not scanned by the scan drive IC 12. Here, the lower FET F12 is not always turned off during the scanning operation period because the lower FET F12 is operated not only by one signal generated by the signal generator 14 but by a combination of several signals.

상기 서스테인부(11)의 전력은 전력 공급경로(A12)를 통해 상기 PDP로 공급된다. 한편, 상기 PDP 방전 시 상기 하단 FET(F12)가 온되므로 상기 PDP은 방전경로(A11)를 따라 상기 하단 FET(F12)를 통해 방전된다.Power of the sustain unit 11 is supplied to the PDP through a power supply path A12. Meanwhile, since the lower FET F12 is turned on during the PDP discharge, the PDP is discharged through the lower FET F12 along the discharge path A11.

따라서, 상기 서스 업부(13)는 종래와 달리 2개의 FET를 사용하여 구성되지 않아도 되며, 상기 스캔 드라이브 IC(12)의 소스단과 드레인단이 연결된 상단 트랜지스터(F11)와 하단 트랜지스터(F12)의 온/오프를 제어함으로써 방전경로의 조정이 가능하다.Accordingly, the suspend-up unit 13 does not have to be configured using two FETs unlike the prior art, and the upper and lower transistors F11 and F12 connected to the source and drain terminals of the scan drive IC 12 are turned on. The discharge path can be adjusted by controlling ON / OFF.

도 3은 본 발명에 따른 PDP 구동시스템을 통해 상기 PDP로 입력되는 파형과 그에 따라 상기 신호 발생부에서 생성 출력하는 파형이 도시된 도이다.3 is a diagram illustrating a waveform input to the PDP through the PDP driving system according to the present invention and a waveform generated by the signal generator according to the present invention.

먼저, A 구간에서 상기 PDP로 450V의 고전압이 순간적으로 인가됨에 따라 상기 PDP의 영상 데이터가 지워지고 다음 영상 데이터가 입력될 수 있도록 준비된다. 그 후 B 구간에서 상기 스캔 드라이브 IC가 스캐닝을 수행하며 C 구간에서 상기 PDP로 서스테인부의 펄스 파형의 신호가 출력됨에 따라 상기 PDP의 화면 밝기가 조정된다.First, as a high voltage of 450 V is momentarily applied to the PDP in section A, the image data of the PDP is erased and the next image data is prepared to be input. Thereafter, the scan drive IC performs scanning in section B, and the screen brightness of the PDP is adjusted as the pulse waveform signal of the sustain unit is output to the PDP in section C.

상기와 같은 A,B,C 구간에서 상기 신호발생부는 상기 스캔 드라이브 IC의 하단 트랜지스터의 온/오프 신호를 도시된 바와 같이 출력한다.The signal generator outputs the on / off signal of the lower transistor of the scan drive IC as shown in the section A, B, and C as shown above.

즉, A,C 구간에서 상기 신호발생부는 상기 하단 트랜지스터가 온되도록 하이파형의 신호를 상기 스캔 드라이브 IC로 출력한다. B 구간에서 상기 신호발생부는 상기 하단 트랜지스터가 오프되도록 로우 파형의 신호를 생성하여 상기 스캔 드라이브 IC로 출력한다. C 구간에서 상기 신호발생부는 상기 하단 트랜지스터가 다시 온되도록 하이 파형의 신호를 상기 스캔 드라이브 IC로 출력한다.That is, in the periods A and C, the signal generator outputs a high waveform signal to the scan drive IC so that the lower transistor is turned on. In the period B, the signal generator generates a low waveform signal to turn off the lower transistor and outputs the signal to the scan drive IC. In the C section, the signal generator outputs a high waveform signal to the scan drive IC so that the lower transistor is turned on again.

따라서, 신호발생부의 온/오프 신호에다라 전력 공급 및 방전경로가 변경되며 기존 서스 업부의 FET를 제거할 수 있다.Accordingly, the power supply and discharge paths are changed according to the on / off signal of the signal generator, and the FET of the existing sustain part can be removed.

상기와 같이 구성되는 본 발명의 PDP 구동시스템 및 그 구동방법은 기존 PDP 구동시스템에서 PDP를 스캐닝하는 스캔 드라이브 IC로 전원을 공급하는 서스 업부에 사용되는 FET들을 제거하고 방전경로를 상기 스캔 드라이브 IC의 FET를 온/오프하여 조정함으로써, 구동시스템 제작시 소요되는 비용을 줄일 수 있는 동시에 FET 제거에 따라 불필요하게 전류가 낭비되는 경로가 제거되어 PDP로의 전력 공급과 방전이 원활하게 이루어지게 되고 또한 PDP가 더 높은 휘도로 발광할 수 있도록 하는 동시에 열손실 등이 방지되어 에너지 효율 및 열특성을 향상시킬 수 있는 효과가 있다.The PDP driving system and the driving method thereof according to the present invention configured as described above remove the FETs used in the sustaining part supplying power to the scan drive IC scanning the PDP in the conventional PDP driving system, and discharge the discharge path of the scan drive IC. By adjusting the FETs on / off, the cost of manufacturing the driving system can be reduced, and the unnecessary waste of the path is eliminated by removing the FET, so that the power supply and discharge to the PDP can be smoothly performed. At the same time, it is possible to emit light with higher luminance, and heat loss is prevented, thereby improving energy efficiency and thermal characteristics.

Claims (4)

평면 디스플레이 장치(Plasma Display Panel; 이하 PDP라 칭함)의 각 라인으로 영상 데이터가 입력될 수 있도록 소스단과 드레인단이 연결되는 상단 트랜지스터와 하단 트랜지스터를 통해 상기 PDP를 스캔닝하는 스캔 드라이브 IC와; 상기 스캔 드라이브 IC로 전원을 공급하는 서스 업(Sus-up)부와; 상기 스캔 드라이브 IC에서 스캐닝이 완료된 PDP의 화면 밝기가 조절되도록 상기 PDP로 펄스 파형의 신호를 입력하는 서스테인부로 구성되는 PDP 구동회로부에 있어서,A scan drive IC for scanning the PDP through an upper transistor and a lower transistor connected to a source terminal and a drain terminal so that image data can be input to each line of a flat panel display panel (hereinafter referred to as a PDP); Sus-up unit for supplying power to the scan drive IC; In the PDP driving circuit unit comprising a sustain unit for inputting a signal of the pulse waveform to the PDP so that the screen brightness of the PDP after the scanning is completed in the scan drive IC, 상기 PDP 구동회로부는 상기 스캔 드라이브 IC의 하단 트랜지스터의 온/오프를 제어하는 온/오프 신호를 생성 출력하여 상기 PDP 방전경로를 조정하는 온/오프 신호발생부를 더 포함하여 구성되는 것을 특징으로 하는 PDP 구동회로부.The PDP driving circuit unit may further include an on / off signal generator for generating and outputting an on / off signal for controlling the on / off of the lower transistor of the scan drive IC to adjust the PDP discharge path. Drive circuit section. 제 1 항에 있어서,The method of claim 1, 상기 온/오프 신호발생부는 상기 스캔 드라이브 IC가 스캐닝을 수행하지 않는 구간동안 상기 하단용 크랜지스터를 온시키는 온신호를 생성하도록 구성되어,The on / off signal generator is configured to generate an on signal for turning on the lower transistor during a period in which the scan drive IC does not perform scanning. 상기 스캔 드라이브 IC가 스캐닝을 수행하지 않는 동안 상기 PDP는 상기 스캔 드라이브 IC의 상기 하단용 트랜지스터를 통해 방전하는 것을 특징으로 하는 PDP 구동회로부.And the PDP discharges through the lower transistor of the scan drive IC while the scan drive IC does not perform scanning. 제 1 항에 있어서,The method of claim 1, 상기 서스 업부는 상기 스캔 드라이브 IC로 전원이 항상 공급되도록 상기 스캔 드라이브 IC와 병렬 연결되는 콘덴서와; 상기 콘덴서에 걸린 전압이 방전되지 않도록 상기 콘덴서와 연결된 다이오드로 구성되며;The suspend section includes a condenser connected in parallel with the scan drive IC such that power is always supplied to the scan drive IC; A diode connected to the capacitor such that the voltage across the capacitor is not discharged; 소스단과 드레인단이 연결된 상단 트랜지스터와 하단 트랜지스터를 통해 PDP를 스캔닝하는 스캔 드라이브 IC로 고전압을 출력하여 상기 PDP의 영상 데이터가 지워지고 다음 영상 데이터 입력이 준비되도록 하는 제1 단계와, 상기 제1 단계에서 고전압에 출력된 후 상기 PDP의 스캐닝을 수행하는 제2 단계와, 상기 제2 단계에서 스캐닝이 수행된 PDP의 화면 밝기가 조절되도록 상기 PDP로 펄스 파형의 신호를 입력하는 제3 단계로 이루어지는 PDP 구동방법에 있어서,A first step of outputting a high voltage to a scan drive IC that scans the PDP through an upper transistor and a lower transistor having a source terminal and a drain terminal connected thereto so that image data of the PDP is erased and a next image data input is prepared; And a second step of scanning the PDP after being output at a high voltage and a third step of inputting a pulse waveform signal to the PDP so that the screen brightness of the PDP on which the scanning is performed in the second step is controlled. In the driving method, 상기 제1,3 단계에서는 상기 하단 트랜지스터를 온시켜 상기 PDP 구동 시 상기 PDP가 상기 하단 트랜지스터를 통해 방전하도록 이루어지는 것을 특징으로 하는 PDP 구동방법.In the first and third steps, the lower transistor is turned on so that the PDP is discharged through the lower transistor when the PDP is driven.
KR10-2001-0082407A 2001-12-21 2001-12-21 Plasma Display Panel Operating System and Operating Method for the Same KR100429638B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082407A KR100429638B1 (en) 2001-12-21 2001-12-21 Plasma Display Panel Operating System and Operating Method for the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082407A KR100429638B1 (en) 2001-12-21 2001-12-21 Plasma Display Panel Operating System and Operating Method for the Same

Publications (2)

Publication Number Publication Date
KR20030052445A true KR20030052445A (en) 2003-06-27
KR100429638B1 KR100429638B1 (en) 2004-05-03

Family

ID=29577210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0082407A KR100429638B1 (en) 2001-12-21 2001-12-21 Plasma Display Panel Operating System and Operating Method for the Same

Country Status (1)

Country Link
KR (1) KR100429638B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457620B1 (en) * 2002-03-28 2004-11-17 삼성에스디아이 주식회사 Apparatus of driving 3-electrodes plasma display panel which performs scan operation utilizing capacitor
KR100600711B1 (en) * 2001-12-21 2006-07-14 엘지전자 주식회사 Plasma Display Panel Operating Circuit Device and Operating Method for the Same
KR100625543B1 (en) * 2004-11-10 2006-09-20 엘지전자 주식회사 Driving Apparatus for Plasma Display Panel drive law reset voltage

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364066B2 (en) * 1995-10-02 2003-01-08 富士通株式会社 AC-type plasma display device and its driving circuit
JP2000293135A (en) * 1999-04-01 2000-10-20 Pioneer Electronic Corp Driving device for plasma display panel
KR100346261B1 (en) * 2000-05-10 2002-07-26 엘지전자주식회사 Energy recovery circuit for data drive in a Plasma Display Panel
KR100428617B1 (en) * 2001-08-06 2004-04-27 삼성에스디아이 주식회사 A scan electrode driving device of an ac plasma display panel which is reduced the number of a driving switch
KR100432891B1 (en) * 2001-08-22 2004-05-24 주식회사 유피디 Sustain driver in AC-type plasma display panel having energy recovery circuit
KR100467446B1 (en) * 2001-10-26 2005-01-24 삼성에스디아이 주식회사 A plasma display panel driving device and the driving method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600711B1 (en) * 2001-12-21 2006-07-14 엘지전자 주식회사 Plasma Display Panel Operating Circuit Device and Operating Method for the Same
KR100457620B1 (en) * 2002-03-28 2004-11-17 삼성에스디아이 주식회사 Apparatus of driving 3-electrodes plasma display panel which performs scan operation utilizing capacitor
US7173579B2 (en) 2002-03-28 2007-02-06 Samsung Sdi Co., Ltd. Apparatus for driving 3-electrode plasma display panels that performs scanning using capacitor
KR100625543B1 (en) * 2004-11-10 2006-09-20 엘지전자 주식회사 Driving Apparatus for Plasma Display Panel drive law reset voltage

Also Published As

Publication number Publication date
KR100429638B1 (en) 2004-05-03

Similar Documents

Publication Publication Date Title
KR101040855B1 (en) Emission Driver and Organic Light Emitting Display Using the same
US20070188416A1 (en) Apparatus for driving plasma display panel and plasma display
KR100390887B1 (en) Driving Circuit for AC-type Plasma Display Panel
KR100429638B1 (en) Plasma Display Panel Operating System and Operating Method for the Same
US7830336B2 (en) Driver device of plasma display panel
JP2005338842A (en) Plasma display apparatus
KR20060133462A (en) Drive circuit and display apparatus
KR100390886B1 (en) Driving Circuit for AC-type Plasma Display Panel
KR100600711B1 (en) Plasma Display Panel Operating Circuit Device and Operating Method for the Same
KR100346261B1 (en) Energy recovery circuit for data drive in a Plasma Display Panel
JP4172539B2 (en) Method and apparatus for driving plasma display panel
KR101143608B1 (en) Power module for energy recovery and sustain of plasma display panel
KR100517467B1 (en) Method and apparatus for driving electro-luminescence display device
KR20070105741A (en) Plasma display panel device
KR100658639B1 (en) Plasma display and device and method for driving gate
JP5011091B2 (en) Plasma display device
KR100649536B1 (en) Plasma display and device and method for driving gate
KR100659713B1 (en) Plasma display and device and method for driving gate
KR100400466B1 (en) Driving Device of Plasma Display Panel
JP2006072314A (en) Plasma display device and driving method thereof
KR20070044746A (en) Plasma display apparatus
KR100787462B1 (en) Apparatus for plasma display
KR100705272B1 (en) Apparatus and method for driving electro-luminescence display device
CN100485753C (en) Switching method of high-side switches of PDP scanning circuit
JP4529519B2 (en) Display panel drive device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080319

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee