KR100346261B1 - Energy recovery circuit for data drive in a Plasma Display Panel - Google Patents
Energy recovery circuit for data drive in a Plasma Display Panel Download PDFInfo
- Publication number
- KR100346261B1 KR100346261B1 KR1020000025110A KR20000025110A KR100346261B1 KR 100346261 B1 KR100346261 B1 KR 100346261B1 KR 1020000025110 A KR1020000025110 A KR 1020000025110A KR 20000025110 A KR20000025110 A KR 20000025110A KR 100346261 B1 KR100346261 B1 KR 100346261B1
- Authority
- KR
- South Korea
- Prior art keywords
- energy
- energy recovery
- capacitor
- data
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
Abstract
본 발명은 에너지 회수 회로에 관한 것으로서, 데이터 구동 회로에 전원을 공급하기 위한 전원 공급부; 상기 데이터 구동 회로를 통해 방전되는 에너지를 축적하는 캐패시터; 상기 캐패시터와 상기 데이터 구동 회로 사이에 연결되어 LC 공진 회로를 구성하는 인덕터; 상기 캐패시터와 상기 인덕터를 선택적으로 연결하기 위한 제 1 스위칭 소자; 상기 전원 공급부와 상기 데이터 구동 회로를 선택적으로 연결하기 위한 제 2 스위칭 소자; 및 상기 캐패시터에 축적되는 에너지량을 조절하기 위한 에너지량 조절 수단을 포함하여 구성하는 것을 특징으로 한다.The present invention relates to an energy recovery circuit, comprising: a power supply unit for supplying power to a data driving circuit; A capacitor accumulating energy discharged through the data driving circuit; An inductor coupled between the capacitor and the data driving circuit to form an LC resonant circuit; A first switching element for selectively connecting the capacitor and the inductor; A second switching element for selectively connecting the power supply unit and the data driving circuit; And an energy amount adjusting means for adjusting the amount of energy accumulated in the capacitor.
또한 상기와 같은 본 발명에 의하면, Sus_down 과정을 생략하여 스위칭 소자의 수를 줄임과 동시에 데이터 어드레싱 시간을 빠르게 할 수 있으며, 에너지 회수 회로의 에너지 회수 캐패시터에 회수되는 에너지 회수량을 조절할 수 있는 효과가 있다.In addition, according to the present invention as described above, it is possible to reduce the number of switching elements and to increase the data addressing time by eliminating the Sus_down process, and to control the amount of energy recovered by the energy recovery capacitor of the energy recovery circuit. have.
Description
본 발명은 PDP의 데이터 구동 에너지 회수 회로에 관한 것으로서, 특히 PDP(Plasma Display Panel)에 있어서 스위칭 소자의 수를 줄이면서도 동작상 영향을 미치지 않고 에너지 회수 회로에 충전되는 에너지량을 최적으로 조절할 수 있는 PDP의 데이터 구동 에너지 회수 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data driving energy recovery circuit of a PDP. In particular, in a plasma display panel (PDP), a PDP capable of optimally controlling the amount of energy charged in an energy recovery circuit without reducing the number of switching elements and without affecting operation. The data driving energy recovery circuit of the present invention.
일반적으로 플라즈마 디스플레이 패널은 각 방전 셀의 내부에서 일어나는 기체 방전 현상을 이용하여 화상을 표시하는 발광형 소자의 일종으로서, 제조공정이 간단하고 화면의 대형화가 용이하며 응답속도가 빨라 대형 화면을 가지는 직시형 화상 표시 장치 특히, HDTV(High Definition Television)시대를 지향한 화상 표시 장치의 표시 소자로 각광 받고 있다.In general, a plasma display panel is a light emitting device that displays an image by using a gas discharge phenomenon occurring in each discharge cell. The manufacturing process is simple, the screen is easy to be enlarged, and the response speed is fast. In particular, the image display device has been in the spotlight as a display element of an image display device for the HDTV (High Definition Television) era.
구성을 살펴보면, 플라즈마 디스플레이 패널은 하나의 화소셀이 주사/유지(서스테인) 전극(Y 전극) 및 공통 유지(서스테인) 전극(Z 전극)으로 이루어진 서스테인 전극쌍과 하나의 어드레스 전극(X 전극)으로 이루어지는 m ×n 화소 메트릭스로 이루어져 있다.Referring to the configuration, the plasma display panel includes a pair of sustain electrodes and one address electrode (X electrode), each pixel cell comprising a scan / hold (sustain) electrode (Y electrode) and a common sustain (sustain) electrode (Z electrode). M x n pixel matrix.
또한 플라즈마 디스플레이 패널은 전극, 유전체층, 방전가스 등을 구비하여 그 자체가 충전 및 방전 작용을 하는 용량성 즉, 캐패시터로 작용한다.In addition, the plasma display panel includes an electrode, a dielectric layer, a discharge gas, and the like, which acts as a capacitive, that is, a capacitor, which functions as a charge and a discharge.
한편, 상기 플라즈마 디스플레이 패널은 구동시, 즉 패널 캐패시터의 충전 및 방전시 많은 전력이 소모되고, 그와 같은 전력 소모는 패널의 인치가 클수록 증가하여 플라즈마 디스플레이 패널의 대중화에 큰 장애 요인으로 작용하였다.On the other hand, the plasma display panel consumes a lot of power during driving, that is, when the panel capacitor is charged and discharged, and such power consumption increases as the inch of the panel increases, which is a major obstacle to the popularization of the plasma display panel.
따라서, 플라즈마 디스플레이 패널을 구동시키는 구동회로의 저 소비 전력화를 추구하기 위하여 패널에 공급되었던 에너지를 회수하여 사용하는 것이 보편화되고 있는데, 에너지 회수 회로는 서스테인(Sustain) 파형에 적용되어 서스테인 전극에 보편적으로 사용되고 있으나 최근에는 데이터 전극에도 사용되고 있다.Therefore, in order to reduce the power consumption of the driving circuit for driving the plasma display panel, it is common to recover and use the energy supplied to the panel. The energy recovery circuit is applied to the sustain waveform to be universally applied to the sustain electrode. In recent years, it has been used for data electrodes.
도 1은 종래의 PDP의 데이터 구동 에너지 회수 회로의 구성을 개략적으로 보여주는 도면이다.1 is a diagram schematically illustrating a configuration of a data driving energy recovery circuit of a conventional PDP.
도 1을 참조하면, 종래의 PDP의 데이터 구동 에너지 회수 회로는 일측단이 그라운드(Ground)와 연결된 에너지 회수 캐패시터(101), 직, 병렬로 연결된 4개의 스위칭 소자(102, 103,104,105), 인덕터(106), 및 전원 공급부(미도시)로 구성된 에너지 회수부(100)와 소신호 처리를 위한 로직 처리부(201), FET(Field Effect Transistor) 스위칭 동작을 하기 위해 상기 로직 처리부(201)의 출력을 게이트의 입력으로 하는 직렬 연결된 두개의 FET(202,203) 및 상기 FET(202,203)의 기생 다이오드(204,205)로 구성된 고압 처리부(206)로 구성된다. 아울러 상기 로직 처리부(201)와 고압 처리부(206)는 동일한 그라운드에 연결된 데이터 드라이버 IC(200)으로 구성된다.Referring to FIG. 1, a data driving energy recovery circuit of a conventional PDP includes an energy recovery capacitor 101 having one end connected to ground, four switching elements 102, 103, 104, and 105 inductor connected in parallel and in parallel. And an energy recovery unit 100 including a power supply unit (not shown), a logic processing unit 201 for small signal processing, and a gate of an output of the logic processing unit 201 for a field effect transistor (FET) switching operation. It consists of a high voltage processing section 206 composed of two FETs 202 and 203 connected in series as inputs of the parasitic diodes 204 and 205 of the FETs 202 and 203. In addition, the logic processor 201 and the high voltage processor 206 are configured as a data driver IC 200 connected to the same ground.
먼저, 상기와 같은 구성을 갖는 종래의 PDP의 데이터 구동 에너지 회수 회로에 있어서 에너지 회수부의 동작을 상세히 설명하기로 한다.First, the operation of the energy recovery unit in the data drive energy recovery circuit of the conventional PDP having the above configuration will be described in detail.
종래의 에너지 회수부(100)의 동작 초기에 전체 시스템의 전원이 온(on)되어 데이터 전극(미도시)에서 여러 번의 방전이 계속 일어나면, 상기 데이터 전극의 방전 전류가 인덕터(106)를 통해 에너지 회수 캐패시터(101)에 충전되는데 이때 에너지 회수 캐패시터(101)에는 Vs/2 전압이 충전된다.When the power of the entire system is turned on at the initial operation of the conventional energy recovery unit 100 and a plurality of discharges continue to occur at the data electrode (not shown), the discharge current of the data electrode is transferred to the energy through the inductor 106. The recovery capacitor 101 is charged, at which time the energy recovery capacitor 101 is charged with the voltage Vs / 2.
이때 Vs/2의 전압이 충전되는 이유는 제 2스위칭 소자(103), 제 4스위칭 소자(104)의 균형적인 스위칭 동작에 의해 에너지 공급 및 회수가 되기 때문이다.The reason why the voltage of Vs / 2 is charged is because energy is supplied and recovered by the balanced switching operation of the second switching element 103 and the fourth switching element 104.
이후, 제 1스위칭 소자(102)를 온 시켜서 에너지 회수 캐패시터(101)에 충전된 전압을 인덕터(106)를 통해 데이터 드라이버 IC(200)에 공급하고, 제 2스위칭 소자(103)를 온 시켜서 전압(Vs)을 공급한다.Thereafter, the first switching device 102 is turned on to supply the voltage charged in the energy recovery capacitor 101 to the data driver IC 200 through the inductor 106, and the second switching device 103 is turned on to supply the voltage. Supply (Vs).
그런 다음 제 3스위칭 소자(104)를 온 시켜서 데이터 전극에 공급되었던 전압을 에너지 회수 캐패시터(101)에 회수(Recovery)하고, 최종적으로 제 4스위칭 소자(105)를 온 시켜서 그라운드(Ground) 레벨을 잡아 준다.Then, the third switching device 104 is turned on to recover the voltage supplied to the data electrode to the energy recovery capacitor 101, and finally, the fourth switching device 105 is turned on to set the ground level. Hold it.
다음으로 데이터 드라이버 IC(200)의 동작을 상기 에너지 회수부(100)와 연계하여 설명하기로 한다.Next, the operation of the data driver IC 200 will be described in connection with the energy recovery unit 100.
도 2는 종래의 PDP의 데이터 구동 에너지 회수 회로를 구성하고 있는 데이터 드라이버 IC(200)의 내부 FET(202,203)의 스위칭 동작과 출력 파형을 보여주는 도면이다.2 is a view showing the switching operation and output waveforms of the internal FETs 202 and 203 of the data driver IC 200 constituting the data driving energy recovery circuit of the conventional PDP.
도 1 및 도 2를 참조하면, 데이터가 공급될 때만 에너지 회수부(100)로부터 Vs 전압이 공급되며, 전압 공급 후 데이터 전극에 있던 전압을 회수함으로써 에너지 회수 동작을 수행한다. 즉, 스캔(Scan) 타임에 맞춰서 데이터 스위칭을 하는 것이다.1 and 2, the Vs voltage is supplied from the energy recovery unit 100 only when data is supplied, and the energy recovery operation is performed by recovering the voltage at the data electrode after the voltage supply. That is, data switching is performed according to the scan time.
보다 상세히 데이터 드라이버 IC(200)의 동작을 설명하면, 로직 처리부(201)의 하이(high) 신호를 입력으로 하여 제 1 FET(202)가 온 되어 에너지 회수 회로(100)로부터 공급되기 시작하고((a) 구간), 하이 데이터를 유지하는 (b) 구간까지 제 1 FET(202)가 온 되어 계속적으로 에너지 회수부(100)로부터 전압이 공급된다.In more detail, when the operation of the data driver IC 200 is described, the first FET 202 is turned on and started to be supplied from the energy recovery circuit 100 by inputting a high signal of the logic processing unit 201 ( The first FET 202 is turned on until a section (a) and a section (b) maintaining high data, and a voltage is continuously supplied from the energy recovery unit 100.
이때 제 2 FET(203)는 오프 되어 있다. 도 2의 (c)구간은 데이터가 하이에서 로우로 바뀔 때의 동작으로서 데이터 전극에 공급된 에너지를 제 1 FET(202) 및 기생 다이오드(204)를 통해 에너지 회수부(100)로 회수하는 기간이다.At this time, the second FET 203 is turned off. Section (c) of FIG. 2 is an operation when data is changed from high to low, and a period for recovering energy supplied to the data electrode to the energy recovery unit 100 through the first FET 202 and the parasitic diode 204. to be.
이를 에너지 회수부(100)의 측면에서 설명하면, (a)는 도 1의 에너지 회수부(100)의 제 1 스위칭 소자(102) 온(ON)에 해당하는 ER(Energy Recovery)_up 구간이고, (b)는 제 2 스위칭 소자(103) 온에 해당하는 Sus(Sustain)_up 구간이다.Referring to this from the side of the energy recovery unit 100, (a) is an ER (Energy Recovery) _up period corresponding to the ON of the first switching device 102 of the energy recovery unit 100 of FIG. (b) is a Sus (Sustain) _up period corresponding to the second switching element 103 turned on.
또한 (c)는 제 3 스위칭 소자(104) 온에 해당하는 ER_down구간이고, (d)는 제 4 스위칭 소자(105) 온에 해당하는 Sus_down 구간이다.In addition, (c) is an ER_down section corresponding to the third switching device 104 on, and (d) is a Sus_down section corresponding to the fourth switching device 105 on.
도 2를 보면 실제로 데이터 전압으로써 기능을 하는 구간은 (b)이고, 나머지 (a)(c)(d) 구간은 전압을 효율적으로 공급하기 위한 에너지 공급 및 회수 동작구간이다.Referring to FIG. 2, the section that actually functions as a data voltage is (b), and the remaining sections (a) (c) and (d) are energy supply and recovery operation sections for efficiently supplying voltage.
따라서 종래의 데이터 고속 어드레싱(Addressing)을 하기 위해서는 (b) 구간 이외의 구간은 최소가 되도록 줄여야 한다.Therefore, in order to perform data fast addressing, the sections other than the section (b) should be reduced to the minimum.
그러나 종래의 데이터 처리에 사용되는 에너지 회수부는 스위칭 소자의 수가 많으며, Sus_down 동작, 즉 그라운드 시키는 과정이 있기 때문에 시스템의 크기나 고속 데이터 어드레싱에 문제점이 있다..However, the energy recovery unit used in the conventional data processing has a large number of switching elements, and there is a problem in the size of the system and the high speed data addressing because of the Sus_down operation, that is, the grounding process.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 창출된 것으로서, PDP(Plasma Display Panel)에 있어서 스위칭 소자의 수를 줄이면서도 동작상 영향을 미치지 않고 에너지 회수 회로에 충전되는 에너지량을 최적으로 조절할 수 있는 PDP의 데이터 구동 에너지 회수 회로를 제공함에 그 목적이 있다.The present invention has been made to solve the above-mentioned problems, and can optimally control the amount of energy charged in the energy recovery circuit without reducing the number of switching elements in the plasma display panel (PDP) and without affecting the operation. The purpose is to provide a data driving energy recovery circuit of a PDP.
도 1은 종래의 PDP의 데이터 구동 에너지 회수 회로의 구성을 개략적으로 보여주는 도면.1 is a diagram schematically showing a configuration of a data driving energy recovery circuit of a conventional PDP.
도 2는 종래의 PDP의 데이터 구동 에너지 회수 회로를 구성하고 있는 데이터 드라이버 IC의 내부 FET의 스위칭 동작과 출력 파형을 보여주는 도면.Fig. 2 is a view showing the switching operation and the output waveform of the internal FET of the data driver IC constituting the data driving energy recovery circuit of the conventional PDP.
도 3은 본 발명의 PDP의 데이터 구동 에너지 회수 회로의 구성을 개략적으로 보여주는 도면.3 is a diagram schematically showing a configuration of a data driving energy recovery circuit of the PDP of the present invention.
도 4a 내지 4c는 본 발명의 PDP의 데이터 구동 에너지 회수 회로를 구동하기 위한 구동 파형을 보여주는 도면.4A to 4C show driving waveforms for driving the data driving energy recovery circuit of the PDP of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100,300 ... 에너지 회수부 101,301 ... 에너지 회수 캐패시터100,300 ... energy recovery unit 101,301 ... energy recovery capacitor
102,103,104,105,302,303,305 ... 스위칭 소자102,103,104,105,302,303,305 ... switching elements
106,304 ... 인덕터 200,400 ... 데이터 드라이버 IC106,304 ... Inductors 200,400 ... Data Driver ICs
201 ... 로직 처리부201 ... logic processing section
202,203,402,403 ... FET 204,205,404,405 ... 기생 다이오드202,203,402,403 ... FET 204,205,404,405 ... parasitic diode
206,406 ... 고압 처리부206,406 ... High Pressure Treatment
상기와 같은 목적을 달성하기 위한 본 발명의 PDP의 데이터 구동 에너지 회수 회로는,The data drive energy recovery circuit of the PDP of the present invention for achieving the above object,
데이터 구동 회로에 전원을 공급하기 위한 전원 공급부;A power supply for supplying power to the data driving circuit;
상기 데이터 구동 회로를 통해 방전되는 에너지를 축적하는 캐패시터;A capacitor accumulating energy discharged through the data driving circuit;
상기 캐패시터와 상기 데이터 구동 회로 사이에 연결되어 LC 공진 회로를 구성하는 인덕터;An inductor coupled between the capacitor and the data driving circuit to form an LC resonant circuit;
상기 캐패시터와 상기 인덕터를 선택적으로 연결하기 위한 제 1 스위칭 소자;A first switching element for selectively connecting the capacitor and the inductor;
상기 전원 공급부와 상기 데이터 구동 회로를 선택적으로 연결하기 위한 제 2 스위칭 소자; 및A second switching element for selectively connecting the power supply unit and the data driving circuit; And
상기 캐패시터에 축적되는 에너지량을 조절하기 위한 에너지량 조절 수단을 포함하여 구성하는 것을 특징으로 한다.And an energy amount adjusting means for adjusting the amount of energy accumulated in the capacitor.
도 3은 본 발명의 PDP의 데이터 구동 에너지 회수 회로의 구성을 개략적으로 보여주는 도면이다.3 is a diagram schematically showing a configuration of a data driving energy recovery circuit of the PDP of the present invention.
도 3을 참조하면, 본 발명의 PDP의 에너지 회수 회로는 에너지 회수 캐패시터(301), 제 1, 제 2, 제 3 스위칭 소자(302,303,305), 인덕터(304) 및 전원 공급부(미도시)로 구성된 에너지 회수부(300)와 소신호 처리를 위한 로직 처리부(401), FET(Field Effect Transistor) 스위칭 동작을 하기 위해 상기 로직 처리부(401)의 출력을 게이트의 입력으로 하는 직렬 연결된 두개의 FET(402,403) 및 상기 FET(402,403)의 기생 다이오드(404,405)로 구성된 고압 처리부(406)로 구성된다. 아울러 상기 로직 처리부(401)와 고압 처리부(406)는 동일한 그라운드에 연결된 데이터 드라이버 IC(400)로 구성된다.Referring to FIG. 3, the energy recovery circuit of the PDP of the present invention includes an energy recovery capacitor 301, first, second, and third switching elements 302, 303, 305, an inductor 304, and a power supply unit (not shown). The retrieval unit 300, the logic processor 401 for small signal processing, and two FETs 402 and 403 connected in series with an output of the logic processor 401 as a gate for a field effect transistor (FET) switching operation. And a high voltage processing unit 406 including parasitic diodes 404 and 405 of the FETs 402 and 403. In addition, the logic processor 401 and the high voltage processor 406 include a data driver IC 400 connected to the same ground.
또한 도 4a 내지 4c는 상기와 같은 구성을 갖는 본 발명의 PDP의 데이터 구동 에너지 회수 회로를 구동하기 위한 구동 파형을 보여주는 도면이다.4A to 4C are diagrams showing driving waveforms for driving the data driving energy recovery circuit of the PDP of the present invention having the above configuration.
이하 도 3 및 도 4a 내지 4c를 참조하여 본 발명의 PDP의 에너지 회수 회로의 동작에 대해 상세히 설명하기로 한다.Hereinafter, an operation of the energy recovery circuit of the PDP of the present invention will be described in detail with reference to FIGS. 3 and 4A to 4C.
상기 도 3의 구조에서 보는 바와 같이 본 발명의 PDP의 데이터 구동 에너지 회수 회로에서는 종래의 에너지 회수 회로와 비교하여 노드 Q를 그라운드 시키는 Sus_down 동작이 생략되어 있다. 따라서 에너지 회수 캐패시터(301)에는 변화하는 데이터량에 따라 충전값이 자동적으로 변화한다.As shown in the structure of FIG. 3, the data driving energy recovery circuit of the PDP of the present invention omits the Sus_down operation of grounding the node Q as compared with the conventional energy recovery circuit. Therefore, the charge recovery value is automatically changed in the energy recovery capacitor 301 in accordance with the changing data amount.
그러나 Sus_down 동작 없이 에너지 회수 회로를 구동할 경우 노드 Q 점이 그라운드로 내려가는 기간이 없기 때문에 에너지 회수 캐패시터(301)에 충전되는 에너지 레벨은 계속 올라가는 경향을 나타낸다.However, when the energy recovery circuit is driven without the Sus_down operation, the energy level charged in the energy recovery capacitor 301 tends to increase because there is no period in which the node Q point goes down to the ground.
데이터 드라이버 IC(400)에서 로우(Low) 데이터가 많으면 노드 Q 점의 포텐셜(Potential)이 낮아질 수는 있지만 노드 Q 점을 직접 그라운드화 하는 것보다 효율적이지 못하다.If the data driver IC 400 has a lot of low data, the potential of the node Q point may be low, but it is not more efficient than directly grounding the node Q point.
따라서 에너지 회수 캐패시터(301)에 충전되는 값의 초기화 내지는 에너지 회수 회로 구동 중에 에너지 회수 캐패시터(301)에 임의의 바이어스(Bias)를 유지할 수 있게 해주는 조절 기능이 필요하므로 이를 위해 에너지 회수 캐패시터(301)에 일측단이 그라운드에 연결된 제 3 스위칭 소자(305)를 구비하는 것이다.Therefore, the energy recovery capacitor 301 is required for an adjustment function for initializing the value charged in the energy recovery capacitor 301 or maintaining an arbitrary bias in the energy recovery capacitor 301 while driving the energy recovery circuit. One end is provided with a third switching element 305 connected to the ground.
종래의 문제점에서도 언급한 바와 같이 노드 Q점에서 직접 그라운드를 시키는 방법은 에너지 회수 회로 구동시간 중에 별도의 시간을 할애해야 하기 때문에 본 발명에서는 에너지 회수 캐패시터(301)의 충전값을 에너지 회수 회로 동작에서 필요하지 않은 기간동안 조절하도록 하였다.As mentioned in the conventional problem, the method of directly grounding at the node Q point requires a separate time during the energy recovery circuit driving time. Therefore, in the present invention, the charging value of the energy recovery capacitor 301 is changed from the energy recovery circuit operation. Adjustments were made for periods of no need.
보다 상세히 설명하면, 본 발명의 에너지 회수 회로에서는 제 3 스위칭 소자(305)를 통해 에너지 회수 캐패시터(301)에 충전된 에너지를 그라운드로 빼내도록 하는데, 이때 충전된 에너지를 그라운드로 빼내는 제 3 스위칭 소자(305) 동작은 도 3c에서 보는 바와 같이 제 2 스위칭 소자(303)가 온 되는 기간 안에 위치하도록 한다.In more detail, in the energy recovery circuit of the present invention, the energy charged in the energy recovery capacitor 301 is drawn out to the ground through the third switching element 305, and in this case, the third switching device extracts the charged energy into the ground. Operation 305 allows the second switching element 303 to be located within the on period, as shown in FIG. 3C.
상기에서 설명한 바와 같이 데이터 드라이버 IC(400)에 전압 Vs가 가해지고 있는 상황에서 제 1 스위칭 소자(302)가 오픈(Open)된 채 에너지 회수 캐패시터(301)의 충전된 에너지를 빼내기 때문에 정상적인 에너지 회수 회로의 동작은 유지하면서도 별도의 시간 할애 없이 에너지 회수 캐패시터(301)의 충전된 에너지량을 조절할 수가 있다.As described above, in the situation where the voltage Vs is applied to the data driver IC 400, since the charged energy of the energy recovery capacitor 301 is extracted while the first switching element 302 is open, normal energy recovery is performed. The amount of charged energy of the energy recovery capacitor 301 can be adjusted without any additional time while maintaining the operation of the circuit.
실제로 제 3 스위칭 소자(305)가 동작(온)되는 시간은 수십 ns 정도에 불과하기 때문에 에너지 회수 캐패시터(301)의 충전된 에너지량을 조절하는 데에는 충분한 시간 마진(Margin)을 가지고 있다.In fact, since the time when the third switching element 305 is operated (on) is only about several tens of ns, it has a sufficient time margin to adjust the amount of charged energy of the energy recovery capacitor 301.
또한 제 3 스위칭 소자(305)의 동작 시간은 데이터 변화량 등을 고려하여 결정되어야 한다. 따라서 데이터에 대응한 최적의 제 3 스위칭 소자(305)의 동작 시간은 시스템 구현 후 데이터 변화량 등을 고려하여 결정한다.In addition, the operating time of the third switching element 305 should be determined in consideration of the amount of change in data. Therefore, the optimal operation time of the third switching element 305 corresponding to the data is determined in consideration of the amount of change in data after system implementation.
본 발명에서는In the present invention
상기에서 설명한 바와 같은 본 발명의 PDP의 데이터 구동 에너지 회수 회로에 의하면,According to the data driving energy recovery circuit of the PDP of the present invention as described above,
Sus_down 과정을 생략하여 스위칭 소자의 수를 줄임과 동시에 데이터 어드레싱 시간을 빠르게 할 수 있으며, 에너지 회수 회로의 에너지 회수 캐패시터에 회수되는 에너지 회수량을 조절할 수 있는 효과가 있다.By eliminating the Sus_down process, the number of switching elements can be reduced, the data addressing time can be increased, and the amount of energy recovered in the energy recovery capacitor of the energy recovery circuit can be adjusted.
Claims (5)
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000025110A KR100346261B1 (en) | 2000-05-10 | 2000-05-10 | Energy recovery circuit for data drive in a Plasma Display Panel |
| US09/790,620 US7053869B2 (en) | 2000-02-24 | 2001-02-23 | PDP energy recovery apparatus and method and high speed addressing method using the same |
| JP2001050701A JP5015380B2 (en) | 2000-02-24 | 2001-02-26 | PDP energy recovery apparatus and method, and high-speed addressing method using the same |
| US10/947,534 US7046217B2 (en) | 2000-02-24 | 2004-09-23 | Energy recovery apparatus for plasma display panel |
| US11/314,239 US7511686B2 (en) | 2000-02-24 | 2005-12-22 | PDP energy recovery apparatus and method and high speed addressing method using the same |
| US11/979,216 US7525517B2 (en) | 2000-02-24 | 2007-10-31 | PDP energy recovery apparatus and method and high speed addressing method using the same |
| US11/979,215 US7525516B2 (en) | 2000-02-24 | 2007-10-31 | PDP energy recovery apparatus and method and high speed addressing method using the same |
| US11/979,214 US7525515B2 (en) | 2000-02-24 | 2007-10-31 | PDP energy recovery apparatus and method and high speed addressing method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000025110A KR100346261B1 (en) | 2000-05-10 | 2000-05-10 | Energy recovery circuit for data drive in a Plasma Display Panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010103510A KR20010103510A (en) | 2001-11-23 |
| KR100346261B1 true KR100346261B1 (en) | 2002-07-26 |
Family
ID=40561061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000025110A KR100346261B1 (en) | 2000-02-24 | 2000-05-10 | Energy recovery circuit for data drive in a Plasma Display Panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100346261B1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020036240A (en) * | 2000-11-09 | 2002-05-16 | 구자홍 | Energy Recovering Circuit With Boosting Voltage-Up and It's Driving Method |
| KR100429638B1 (en) * | 2001-12-21 | 2004-05-03 | 엘지전자 주식회사 | Plasma Display Panel Operating System and Operating Method for the Same |
| KR100474274B1 (en) * | 2002-09-30 | 2005-03-10 | 엘지전자 주식회사 | Low power driving apparatus for display device |
| JP4510423B2 (en) * | 2003-10-23 | 2010-07-21 | パナソニック株式会社 | Capacitive light emitting device driving apparatus |
| KR20080004085A (en) * | 2006-07-04 | 2008-01-09 | 엘지전자 주식회사 | Apparatus and method for driving address line of plasma display panel |
-
2000
- 2000-05-10 KR KR1020000025110A patent/KR100346261B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010103510A (en) | 2001-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339558B2 (en) | Driver circuit for plasma display panels | |
| US5945970A (en) | Liquid crystal display devices having improved screen clearing capability and methods of operating same | |
| JP2735014B2 (en) | Display panel drive circuit | |
| US6781322B2 (en) | Capacitive load drive circuit and plasma display apparatus | |
| US6657604B2 (en) | Energy recovery circuit for plasma display panel | |
| TWI278805B (en) | Display panel drive circuit and plasma display | |
| US6249279B1 (en) | Data line drive device | |
| JP2746792B2 (en) | AC Drive Type Plasma Display Panel Driver and Control Method Thereof | |
| JPH11344948A (en) | Driving device for display panel | |
| US7586486B2 (en) | Display panel driving apparatus | |
| JP2005115390A (en) | Energy recovery system and method for plasma display panel | |
| KR100346261B1 (en) | Energy recovery circuit for data drive in a Plasma Display Panel | |
| KR100739393B1 (en) | Device for driving capacitive light element | |
| KR100361496B1 (en) | Method for energy recovery of plasma display panel | |
| US7345662B2 (en) | Apparatus for driving capacitive light emitting elements | |
| KR100346260B1 (en) | Energy recovery circuit for data drive in a Plasma Display Panel | |
| KR20040090703A (en) | Display panel driving method | |
| JP2005538422A (en) | Matrix type display device with energy recovery circuit | |
| KR100445432B1 (en) | Circuit for driving of plasma display panel and method thereof | |
| KR100429638B1 (en) | Plasma Display Panel Operating System and Operating Method for the Same | |
| US20060164337A1 (en) | Device for driving capacitive light-emitting elements | |
| KR100502348B1 (en) | Energy recovery circuit for address driver of plasma display panel | |
| KR100907390B1 (en) | Plasma display device | |
| KR100533730B1 (en) | Energy Recovery Apparatus and Method of Plasma Display | |
| KR100804535B1 (en) | Apparatus of driving plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140624 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |