KR20030050959A - 균일한 셀 특성을 갖는 강유전체 메모리 소자 - Google Patents

균일한 셀 특성을 갖는 강유전체 메모리 소자 Download PDF

Info

Publication number
KR20030050959A
KR20030050959A KR1020010081681A KR20010081681A KR20030050959A KR 20030050959 A KR20030050959 A KR 20030050959A KR 1020010081681 A KR1020010081681 A KR 1020010081681A KR 20010081681 A KR20010081681 A KR 20010081681A KR 20030050959 A KR20030050959 A KR 20030050959A
Authority
KR
South Korea
Prior art keywords
line
cell
lines
ferroelectric
bit
Prior art date
Application number
KR1020010081681A
Other languages
English (en)
Inventor
강영민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010081681A priority Critical patent/KR20030050959A/ko
Publication of KR20030050959A publication Critical patent/KR20030050959A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 접지라인에 인접하는 비트라인에도 다른 셀과 동일한 비트라인 신호를 발생할 수 있는 강유전체 메모리 소자를 제공하는 것으로서, 첫 번째 방법으로서 접지라인에 인접한 셀들의 특성을 다른 셀들의 특성과 다르게 하는 방법, 즉 비트라인 신호를 결정하는 전하량은 캐패시터의 면적에 의해 결정되므로, 접지라인에 인접한 셀에 대해서만 캐패시터의 면적을 증가시켜 다른 셀들과 동일한 비트라인 신호를 발생시키는 방법과, 두 번째 방법으로서 접지라인과 인접한 비트라인과 접지라인 사이에 일정한 전압을 갖는 더미라인(dummy line)을 설치하여, 더미라인에 일정한 전압이 발생되도록 하여 첫 번째 비트라인에 연결된 셀들과 다른 셀들의 환경이 유사하게 하는 방법을 사용함으로써, 강유전체 메모리 소자의 제조에 있어서 셀의 특성이 균일해지고 안정적인 신호 마진(signal margin)을 확보할 수 있어, 결과적으로 셀 크기 및 칩의 크기를 줄일 수 있는 효과가 있다.

Description

균일한 셀 특성을 갖는 강유전체 메모리 소자 {FERROELECTRIC RANDOM ACCESS MEMORY HAVING UNIFORM CELL CHARACTERISTICS}
본 발명은 비휘발성 강유전체 메모리(Ferroelectric Random Access Memory, 이하 FeRAM라 한다) 장치에 관한 것으로서, 특히 메모리 셀 소자가 균일한 셀 특성을 갖는 강유전체 소자 제조방법에 관한 것이다.
FeRAM은 강유전체(Ferroelectric Material)의 분극반전과 히스테리시스 (Hysteresis) 특성을 이용한 비휘발성(Nonvolatile) 기억소자의 일종으로서 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 DRAM과 같은 고속, 대용량, 저전력을 가질 수 있는 이상적인 메모리이다. FeRAM 소자의 강유전체 유전물질로는 SrBi2Ta2O9(이하 SBT라 한다), (SrxBi2-y(TaiNbj)2O9-Z)(이하 SBTN라 한다), Pb(ZrxTi1-X)O3(이하 PZT라 한다), Bi4-xLaxTi3O12(이하 BLT라 한다)박막이 주로 사용된다. 강유전체는 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
도 1은 강유전체 캐패시터의 히스테리시스 곡선을 나타내는 도면이다.
강유전체 캐패시터는 양단의 전압이 "0"V일 때 유기된 전하량이 "1", "0" 두가지 상태로 존재하여 전원의 공급이 없어도 2진 형태의 데이터를 저장할 수 있다. 즉, 스위칭(switching) 전하(Q"1")를 이용하여 데이타 "1" 신호를 얻고, 비스위칭(nonswitching) 전하(Q"0")을 이용하여 데이타 "0"의 신호를 얻을 수 있어 비휘발성 메모리 소자의 기억수단으로 이용된다.
도 2는 강유전체 메모리 소자의 1트랜지스터와 1캐패시터로 이루어진 단위셀(200)을 나타내는 회로도이다.
다수의 비트라인(BL0, BL1,...), 다수의 워드라인(WL0, WL1,...), 다수의 셀플레이트선(CP0, CP1,...)이 있으며, 상기 비트라인과 워드라인 교차부에 캐패시터의 일측전극과 상기 비트라인 사이에 연결되어 워드라인에 인가되는 신호에 응답하는 스위칭 트랜지스터(205)와 상기 스위칭 트랜지스터에 연결되는 일측전극과 상기 플레이트선에 결합된 타측전극을 가지는 강유전체 캐패시터(210)를 구비한 복수의 메모리 셀로 메모리 소자가 구성된다.
한편, FeRAM의 구동방식에 있어서의 DRAM과의 차이점은, DRAM의 경우 정보저장용 캐패시터의 한쪽 전극인 셀플레이트(cell plate, CP)의 전압이 구동전압(Vcc)의 반(Vcc/2)으로 고정되어 있으나, FeRAM의 경우 각 메모리 셀을 구동시킬 때마다 셀플레이트의 전압도 0V에서 Vcc로 구동된다는 점이다. 셀플레이트를 구동하는데 걸리는 시간은 셀플레이트가 갖는 캐패시터가 커질수록 커지는데, 셀플레이트의 캐패시턴스를 줄이기 위하여 셀플레이트를 라인(line)형태로 하고, 메모리셀이 구동될 때마다 연결된 셀플레이트도 선택하여 구동시키는 방법을 취하고 있다.
또한 DRAM에서는 저장된 데이타 "1"과 "0"에 따라 비트라인(bit line, BL)의 전압이 Vcc/2에서 상승 또는 강하되고, 이러한 전압의 상승 또는 강하를 감지증폭기(sense amplifier)가 Vcc/2로 고정된 부비트라인(/BL)의 전압과 비교/증폭함으로써 저장된 데이타 "1"과 "0"을 구분한다. 그러나 FeRAM에서는 셀플레이트가 구동되면 저장된 데이타 "1"과 "0"의 구분없이 비트라인의 전압은 모두 상승하게 된다. 다만 "1"이 저장되어 있을 때의 비트라인 전압상승(이하 ΔVBL"1"라 한다)이 "0"이 저장되어 있을 때의 비트라인 전압상승(이하 ΔVBL"0"라 한다)보다 크다. FeRAM이 안정되게 동작하기 위해서는 ΔVBL"1"은 크면 클수록 유리하고, ΔVBL"0"은 작으면 작을수록 유리하다.
이와같이 FeRAM에서는 DRAM과는 다르게 비트라인 전압이 항상 상승하므로 ΔVBL"1"과ΔVBL"0"사이값의 전압을 발생시키는 별도의 기준전압 발생장치를 필요로 한다. 또는 별도의 기준전압 발생장치 없이 메모리 셀과 동일한 수의 기준셀을 설치하여 메모리 셀에 데이타 "1"을 쓸 경우에는 항상 기준셀에는 데이타 "0"을 쓰고, 반대로 메모리 셀에 데이타 "0"을 쓸 경우에는 항상 기준셀에는 데이타 "1"을 써서 메모리 셀 데이타만 실제 데이타로 사용하는 방법을 사용하기도 한다.
도 3은 종래기술에 의한 FeRAM의 셀 블록 구조를 나타낸다.
도 4는 도 3에서 도시된 도면부호 '300'부분을 셀 단위로 그린 도면이다.
설명의 편의를 위해 오픈 비트라인(open bit line) 구조를 나타내었다. 전부 M개의 X-어드레스와 N개의 Y-어드레스를 가진 FeRAM은 다른 메모리 소자와 마찬가지로 통상 m개의 X-어드레스(또는 워드라인)와 n개의 Y-어드레스(또는 비트라인)로 구성된 일정 크기의 셀 블록으로 나누어진다. 이러한 셀 블록은 P 웰에 형성되며, P 웰에 안정된 접지 전압을 공급하기 위하여 일정한 Y-어드레스(또는 비트라인) 간격으로 접지라인(ground line)을 배치하고, 이 접지라인과 P웰을 서로 연결한다.
그런데, 다른 메모리 소자도 마찬가지이지만 FeRAM도 공정을 수행하는 과정에서, 셀(cell) 구성요소(예컨대 트랜지스터, 캐패시터, 콘택 등)의 특성이 각각의 셀 사이에 차이가 발생하게 되며, 이 중 가장 열악한 셀에 의하여 FeRAM의 특성이 결정된다.
도 5는 종래기술에 의한 FeRAM의 셀에서 발생하는 데이타 "1"과 데이타 "0"을 읽을 때 발생하는 비트라인 전압, 즉 ΔVBL"1"과ΔVBL"0"의 분포를 나타내는 그래프이다. 굵은 선은 그래프의 왼쪽의 셀의 누적 수이며, 가는 선은 그래프의 오른쪽의 셀의 수를 나타낸다.
그래프에서 ΔVBL"1"은 약 1200mV 내지 1550mV의 분포를 가지며, ΔVBL"0"은 약 360mV 내지 480mV의 분포를 갖는다. 그러나, 앞에서 서술한 바와 같이 FeRAM의 특성은 가장 특성이 열악한 셀에 의하여 결정되므로, 크면 클수록 좋은 특성인 ΔVBL"0"은 약 1200mV이며, 작으면 작을수록 좋은 특성인 ΔVBL"0"은 약 480mV라고 할 수 있다.
이러한 ΔVBL"1"과ΔVBL"0"의 분포는 셀의 구성요소의 특성 분포에 의해서도 발생되지만, 구성요소의 특성 분포가 없다고 하더라도 셀들의 위치에 따라 주변 환경의 차이에 의해서도 발생한다. 예컨대, 도 3을 이용하여 설명하면, Y_0 비트라인에 연결되어 있는 셀들은 Y_1 비트라인에 연결되어 있는 셀들과 비교하여 P 웰에 접지전압을 공급하기 위한 접지라인과 인접해 있다는 환경의 차이가 어쩔 수 없이 존재한다.
즉, ΔVBL"1"신호를 예를 들어 설명하면 Y_0 비트라인에 연결된 셀에 쓰여 있는 데이타 "1"을 읽을 때 비트라인에 전압이 유기되는 과정에서, Y_0 비트라인과 접지라인 사이에 원하지 않은 기생 캐패시턴스(parastic capacitance)는 다른 비트라인의 캐패시턴스보다 크게 되어 상대적으로 작은 ΔVBL"1"신호를 발생하게 된다. 실험적으로도 도 5에서 가장 낮은 ΔVBL"1"신호를 발생시키는 셀은 주로 접지라인 근처에 배치된 셀들임을 알 수 있다.
결국, 셀 블록의 구조에 의한 셀들간의 환경의 차이가 셀의 특성 차이를 유발할 수 있으며, 환경에 가장 열악한 셀에 의하여 FeRAM의 특성이 결정된다. 다시 말하면, 도 3에서 접지라인에 가장 인접한 셀들에 의하여 FeRAM 특성이 결정된다. 이 경우 안정한 FeRAM의 특성을 얻기 위해서는 환경에 열악한 셀에 맞추어 설계를 해야하며, 이는 곧 칩 크기가 증가되고 생산비용의 증가하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 접지라인에 인접하는 비트라인에도 다른 셀과 동일한 비트라인 신호를 발생할 수 있는 강유전체 메모리 소자를 제공하는데 그 목적이 있다.
도 1은 강유전체 캐패시터의 히스테리시스 곡선을 나타내는 도면,
도 2는 강유전체 메모리 소자의 단위셀을 나타내는 회로도,
도 3은 종래기술에 의한 FeRAM의 셀 블록 구조,
도 4는 도 3에서 도시된 도면의 일부분을 셀 단위로 그린 도면,
도 5는 종래기술에 의한 FeRAM의 셀에서 데이타를 읽을 때의 비트라인 전압 분포를 나타내는 그래프,
도 6은 본 발명의 제1 실시예에 따른 강유전체 메모리 소자에서 접지라인을 포함하는 블록 회로도,
도 7은 본 발명의 제2 실시예에 따른 강유전체 메모리 소자에서 접지라인을 포함하는 블록 회로도.
*도면의 주요 부분에 대한 부호의 설명
600, 610 : 메모리 셀 605 : 강유전체 캐패시터
700 : 더미 셀
상기 목적을 달성하기 위한 본 발명의 메모리 소자는 복수의 비트라인들, 복수의 워드라인들, 복수의 셀플레이트선들, 상기 비트라인들 사이에 일정간격으로 배치되는 접지라인들, 및 상기 비트라인과 워드라인 교차부에 스위칭 트랜지스터와 강유전체 캐패시터를 구비한 복수의 메모리 셀들을 포함하는 강유전체 메모리 소자에 있어서, 상기 접지라인에 인접한 비트라인에 연결된 메모리 셀들의 강유전체 캐패시터의 면적이 다른 메모리 셀들의 강유전체 캐패시터 면적보다 큰 것을 특징으로 한다.
또한, 본 발명의 메모리 소자는, 복수의 비트라인들, 복수의 워드라인들, 복수의 셀플레이트선들, 상기 비트라인들 사이에 일정간격으로 배치되는 접지라인들, 및 상기 비트라인과 워드라인 교차부에 스위칭 트랜지스터와 강유전체 캐패시터를 구비한 복수의 메모리 셀들을 포함하는 강유전체 메모리 소자에 있어서, 상기 접지라인과 인접한 비트라인 사이에 더미라인을 설치하는 것을 특징으로 한다.
본 발명은 접지라인에 인접하는 비트라인에도 다른 셀과 동일한 비트라인 신호를 발생할 수 있는 강유전체 메모리 소자를 제공하기 위하여 두 가지의 방법을 제시한다.
첫 번째 방법은 접지라인에 인접한 셀들의 특성을 다른 셀들의 특성과 다르게 하는 방법이다. 즉, 비트라인 신호를 결정하는 전하량은 캐패시터의 면적에 의해 결정되므로, 접지라인에 인접한 셀에 대해서만 캐패시터의 면적을 증가시켜 다른 셀들과 동일한 비트라인 신호를 발생시키는 방법이다.
두 번째 방법은 접지라인과 인접한 비트라인과 접지라인 사이에 일정한 전압을 갖는 더미라인(dummy line)을 설치하는 방법이다. 이 더미라인에 ΔVBL"1"과ΔVBL"0"의 유사한 크기의 전압(예를들면 ΔVBL"1"과ΔVBL"0"의 중간값)이 발생되도록 하여 첫 번째 비트라인에 연결된 셀들과 다른 셀들의 환경이 유사하게 하는 방법이다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 6은 본 발명의 제1 실시예에 따른 강유전체 메모리 소자에서 접지라인을 포함하는 블록 회로도이다.
상술한 종래의 도 4의 블록 회로도와의 차이점은, 접지라인에 인접해 있는 비트라인인 BL0에 연결된 메모리 셀(600)과 그 외의 비트라인(BL1, BL2,..)에 연결된 메모리 셀(610)의 캐패시터 크기를 다르게 한 것이다. 즉, BL0에 연결된 메모리 셀의 강유전체 캐패시터(605)의 면적만 다른 비트라인, BL1, BL2,...등에 연결된 메모리 강유전체 캐패시터의 면적에 비해 크게 설정하고 다른 모든 동작은 동일하게 한 것이다.
접지라인에 인접한 비트라인, 즉 BL0은 다른 비트라인에 비해 큰 기생 캐패시턴스를 갖게 되므로, 이에 연결된 메모리 셀들의 강유전체 캐패시터의 면적을 증가시킴으로써 비트라인 캐패시턴스와의 비율을 일정하게 유지하면 결과적으로 다른 셀들과 유사한 신호 전압을 얻을 수 있다.
도 7은 본 발명의 제2 실시예에 따른 강유전체 메모리 소자에서 접지라인을 포함하는 블록 회로도이다.
제2 실시예에서는 접지라인 옆에 메모리 셀(710)과 별도로 메모리 셀과 동일한 구조를 갖는 더미 셀(700) 및 더미 비트라인을 설치하고, 이 셀에는 항상 일정한 데이타만 써 놓도록 함으로써 별도의 전압 발생장치 없이 더미라인을 설치할 수 있다.
이 경우 셀 블록 전체의 면적이 커지는 결과를 낳을 것으로 예상될 수 있으나, 셀들의 특성 즉 신호전압을 균일해지도록 함으로써, 각 메모리 셀의 캐패시터 크기를 줄일 수 있도록 해주며, 결과적으로 메모리 셀의 면적을 줄일 수 있는 효과가 있다.
일반적으로 메모리 셀 블록의 최외각에는 아무런 동작을 하지 않는 더미 셀들을 설치하는 경우가 많이 있으나, 본 발명에서는 접지라인 양쪽에 더미 셀들을 설치하는 것에 특징이 있다.
도 7에서는 메모리 셀과 동일한 더미 셀들을 설치하였으나, 별개의 더미라인만 설치하고 별도의 전압발생장치를 이용하여 더미라인에 일정한 전압을 인가하는 방법도 가능하다. 이 경우 더미라인에 인가하는 전압은 더미라인에 데이타 "0"을읽을 때 발생하는 전압의 50％ 이상, 데이타 "1"을 읽을 때 발생하는 전압의 150％ 이하의 전압을 인가한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어진 본 발명은, 강유전체 메모리 소자의 제조에 있어서 셀의 특성이 균일해지므로, 안정적인 신호 마진(signal margin)을 확보할 수 있어, 결과적으로 셀 크기 및 칩의 크기를 줄일 수 있는 효과가 있다.

Claims (5)

  1. 복수의 비트라인과, 복수의 워드라인과, 복수의 셀플레이트선과, 상기 비트라인들 사이에 일정간격으로 배치되는 접지라인, 및 상기 비트라인과 워드라인 교차부에 스위칭 트랜지스터와 강유전체 캐패시터를 구비한 복수의 메모리 셀들을 포함하는 강유전체 메모리 소자에 있어서,
    상기 접지라인에 인접한 비트라인에 연결된 메모리 셀들의 강유전체 캐패시터의 면적이 다른 메모리 셀들의 강유전체 캐패시터 면적보다 큰 것을 특징으로 하는 메모리 소자.
  2. 제 1 항에 있어서,
    상기 접지라인에 인접한 비트라인에 연결된 메모리 셀들의 강유전체 캐패시터의 면적이 다른 메모리 셀들의 강유전체 캐패시터 면적보다 1.1 내지 1.5배 큰 것을 특징으로 하는 메모리 소자.
  3. 복수의 비트라인과, 복수의 워드라인과, 복수의 셀플레이트선, 상기 비트라인들 사이에 일정간격으로 배치되는 접지라인들, 및 상기 비트라인과 워드라인 교차부에 스위칭 트랜지스터와 강유전체 캐패시터를 구비한 복수의 메모리 셀들을 포함하는 강유전체 메모리 소자에 있어서,
    상기 접지라인과 인접한 비트라인 사이에 더미라인을 설치된 것을 특징으로 하는 메모리 소자.
  4. 제 3 항에 있어서,
    상기 더미라인과 연결되는 더미셀을 더 포함하는 것을 특징으로 하는 메모리 소자.
  5. 제 3 항에 있어서,
    상기 더미라인에 데이타 "0"을 읽을 때 발생하는 전압의 50％ 이상, 데이타 "1"을 읽을 때 발생하는 전압의 150％ 이하의 전압을 인가되는 것을 특징으로 하는 메모리 소자.
KR1020010081681A 2001-12-20 2001-12-20 균일한 셀 특성을 갖는 강유전체 메모리 소자 KR20030050959A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010081681A KR20030050959A (ko) 2001-12-20 2001-12-20 균일한 셀 특성을 갖는 강유전체 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081681A KR20030050959A (ko) 2001-12-20 2001-12-20 균일한 셀 특성을 갖는 강유전체 메모리 소자

Publications (1)

Publication Number Publication Date
KR20030050959A true KR20030050959A (ko) 2003-06-25

Family

ID=29576742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081681A KR20030050959A (ko) 2001-12-20 2001-12-20 균일한 셀 특성을 갖는 강유전체 메모리 소자

Country Status (1)

Country Link
KR (1) KR20030050959A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773546B2 (en) 2015-05-20 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor devices including auxiliary bit lines

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773546B2 (en) 2015-05-20 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor devices including auxiliary bit lines
US10276237B2 (en) 2015-05-20 2019-04-30 Samsung Electronics Co., Ltd. Semiconductor devices including auxiliary bit lines
US10878901B2 (en) 2015-05-20 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor devices including auxiliary bit lines

Similar Documents

Publication Publication Date Title
US5959922A (en) Ferroelectric random access memory device with reference cell array blocks
US5517445A (en) Non-volatile semiconductor memory device capable of electrically performing read and write operation and method of reading information from the same
US6728128B2 (en) Dummy cell structure for 1T1C FeRAM cell array
US7173844B2 (en) Device and method for generating reference voltage in Ferroelectric Random Access Memory (FRAM)
US6717838B2 (en) Semiconductor storage device with ferroelectric capacitor and read transistor having gate communicating with bit line
US7426130B2 (en) Ferroelectric RAM device and driving method
US7193880B2 (en) Plateline voltage pulsing to reduce storage node disturbance in ferroelectric memory
US6970371B1 (en) Reference generator system and methods for reading ferroelectric memory cells using reduced bitline voltages
KR100428652B1 (ko) 인접 셀간에 셀 플레이트를 공유하는 강유전체 메모리 소자
KR100745938B1 (ko) 강유전체 메모리 및 그 동작 방법
US6906945B2 (en) Bitline precharge timing scheme to improve signal margin
US6856535B2 (en) Reference voltage generator for ferroelectric memory
US7009864B2 (en) Zero cancellation scheme to reduce plateline voltage in ferroelectric memory
US7057221B2 (en) Semiconductor memory device
KR19980087512A (ko) 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치
KR20030050959A (ko) 균일한 셀 특성을 갖는 강유전체 메모리 소자
JP3793021B2 (ja) 不揮発性多値記憶装置
KR100568866B1 (ko) 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법
KR100449940B1 (ko) 강유전성 메모리 장치
KR100427041B1 (ko) 강유전체 메모리 장치에서의 기준전압 발생 장치
KR100318435B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
KR100333650B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
KR100318423B1 (ko) 강유전체 메모리 장치
KR100713063B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
KR20020002549A (ko) 강유전체 메모리 소자의 기준 전압 발생 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination