KR20030050022A - 디지털 진폭 변조시스템 - Google Patents

Abstract

본 발명은 진폭 변조를 위한 독립된 시스템을 구성하여 정확한 재밍과 듀티 제어가 가능한 디지털 진폭 변조시스템을 개시한다. 개시된 본 발명은 다수개의 입력 데이터를 래치하는 제1 , 제2, 제3, 제4 및 제5 래치회로; 클럭 주파수 신호를 분주하는 제1 및 제2 주파수 분주기; 진폭 변조에 사용되는 주파수에 따라 클럭을 변화시키기 위하여 다수개의 분주기로 구성된 제1 및 제2 주파수 분주 선택기; AM 신호의 파형에 따라 진폭 변조방식을 선택하는 데이터 선택기; 랜덤 데이터를 발생하는 랜덤 데이터 발생기; 주파수 및 듀티의 한 구간 출력시간을 제어하는 증가 주기 제어기 및 주파수/듀티 증가 제어기; 듀티 값을 제어하기 위하여 상한 듀티 값에서 하한 듀티 값까지 카운팅하는 CD 제어회로; 앞단에서 계산된 데이터에서 기준 데이터를 감산하는 감산기들; 및 최종적으로 출력되는 AM 파형의 듀티를 제어하는 듀티 제어회로를 포함하는 것을 특징으로 한다.

Description

디지털 진폭 변조시스템{SYSTEM FOR MODULATING DIGITAL APLITUDE}

본 발명은 진폭 변조시스템에 관한 것으로, 보다 구체적으로는 신호를 디지털화하여 진폭 변조할 수 있는 독립된 하드웨어를 구성하여, 해상도 및 정확도를 향상시킬 뿐 아니라, 다른 장치로부터 독립하여 신호 재밍 범위를 확장할 수 있는 디지털 진폭 변조시스템에 관한 것이다.

오늘날 통신 기술의 발달로 인하여 인류의 정보 교환은 유무선 통신에 의하여 대부분 이루어지고 있다. 특히, 무선 통신의 발달은 전세계를 하나의 통신 네트워크화하였고, 그 응용 기술도 많은 진보를 거듭하고 있다.

하지만, 무선 통신에 의하여 정보를 교환할 경우 사용주파수만 알게되면, 타인이 감청할 수 있는 문제가 있고, 특정한 용도로 사용되고 있는 전자장비인 레이더, 추적 시스템, 유도물체 등은 전자기파적 신호처리에 의하여 임무를 수행하고 있다.

따라서, 자신이 무선 통신을 이용하여 전송하는 신호를 타인이 감지하지 못하도록 하거나, 레이더, 추적 시스템 및 유도물체에 의하여 탐지되지 않도록 하여는 자신을 보호하는 기술이 필요하게 되었는데 이를 재밍 기술이라 한다.

일반적으로 재밍 기술은 희망하는 신호 내용을 불분명하게 하기 위하여 별도의 전파를 발사하여 희망하는 신호의 수신을 고의로 방해하거나, 다른 신호의 수신을 교란하기 위하여 방해 무선 신호를 고의로 송신하는 것을 말한다.

도 1은 종래 기술에 따라 진폭 변조되는 과정을 도시한 흐름도이다.

도 1에 도시된 바와 같이, 종래에는 프로그램화한 단계에 의하여 신호를 재밍 하였는데, 본래의 신호처리를 위한 시스템에서 메인 프로그램이 작동하게되면, 이를 재밍하기 위한 진폭 변조 과정이 시작된다. 이때, 메인 프로그램은 일시적으로 중단되고, 재밍을 위한 진폭 변조가 별도의 재밍 프로그램에 의하여 실행된다. 상기 재밍 프로그램의 동작에 의하여 진폭 변조가 이루어지면, 중지되었던 상기 메인 프로그램이 작동된다. 상기 메인 프로그램이 작동되면, 상기 재밍 프로그램의 동작이 중지된다.

그러나, 상기와 같이 프로그램에 의하여 진폭 변조가 이루어지면, 재밍 시간이 수 [㎲]에서 수십[㎲]까지의 시간이 걸려 정확한 시간에 신호가 제어되기 곤란문제가 있다.

또한, 메인 프로그램의 생성과 함께 구현되므로 정확한 주파수 및 듀티 제어가 곤란하여 재밍 효과가 떨어진다.

아울러, 재밍을 위한 프로그램이 하나의 시스템 내에서 작동하므로, 메인 프로그램에 영향을 주어 전체적인 시스템 성능을 문제를 야기한다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 재밍을 위한 진폭 변조 회로를 하드웨어적으로 구성하여 재밍 가능한 주파수의 확대, 재밍의 해상도 및 정확도를 향상시킨 디지털 진폭 변조시스템을 제공함에 그목적이 있다.

도 1은 종래 기술에 따라 진폭 변조되는 과정을 도시한 흐름도.

도 2는 본 발명에 따른 디지털 진폭 변조시스템을 도시한 블럭도.

도 3은 본 발명에 따른 주파수 분주 선택회로의 구성을 도시한 도면.

도 4는 본 발명에 따른 랜덤 데이터 발생기의 구성을 도시한 도면.

도 5는 본 발명에 따른 주파수/듀티 증가 제어기에서 트라이앵글 형태로 증가된 그래프.

도 6은 본 발명에 따른 주파수/듀티 증가 제어기에서 쏘우 튜쓰 형태로 증가된 그래프.

도 7은 본 발명에 따른 데이터 선택회로이 구성을 도시한 도면.

도 8은 본 발명에 따른 감산회로의 구성을 도시한 도면.

*도면의 주요 부분에 대한 부호의 설명*

2: 제1 래치회로 3: 제2 래치회로

4: 제3 래치회로 7: 제4 래치회로

12: 제1 주파수 분주 선택기 9: 제2 주파수 분주 선택기

11: 랜덤 데이터 발생기 14: 증가 주기 제어기

15: 주파수/듀티 증가 제어기 22: 데이터 선택기

23: CD 제어회로 24: 듀티 제어회로

상기한 목적을 달성하기 위한, 본 발명에 따른 디지털 진폭 변조시스템은,

다수개의 입력 데이터를 래치하는 제1 , 제2, 제3, 제4 및 제5 래치회로;

클럭 주파수 신호를 분주하는 제1 및 제2 주파수 분주기;

진폭 변조에 사용되는 주파수에 따라 클럭을 변화시키기 위하여 다수개의 분주기로 구성된 제1 및 제2 주파수 분주 선택기;

AM 신호의 파형에 따라 진폭 변조방식을 선택하는 데이터 선택기;

랜덤 데이터를 발생하는 랜덤 데이터 발생기;

주파수 및 듀티의 한 구간 출력시간을 제어하는 증가 주기 제어기 및 주파수/듀티 증가 제어기;

듀티 값을 제어하기 위하여 상한 듀티 값에서 하한 듀티 값까지 카운팅하는 CD 제어회로;

앞단에서 계산된 데이터에서 기준 데이터를 감산하는 감산기들; 및

최종적으로 출력되는 AM 파형의 듀티를 제어하는 듀티 제어회로를 포함하는 것을 특징으로 한다.

여기서, 상기 제1 및 제2 주파수 분주 선택기는 병렬로 연결되어 있는 바이패스 라인, 2 분주회로, 4 분주회로 및 8 분주회로; 선택된 데이터를 디코딩하는 디코더; 및 상기 바이 패스 라인, 2 분주회로, 4 분주회로, 8 분주회로 및 디코더로부터 발생하는 디지털 신호를 앤드 처리하는 5개의 AND 게이트를 포함하고, 상기랜덤 데이터 발생기는 랜덤한 펄스를 발생하는 랜덤 펄스 발생기; 분주 선택 값을 기억하는 제1 레지스터; 랜덤 데이터의 상한 값을 기억하는 제2 레지스터; 랜덤 데이터의 하한 값을 기억하는 제3 레지스터; 일정 주파수의 클럭 신호를 발생하는 클럭 발생기; 상기 클럭 발생기에서 발생하는 클럭 신호와 상기 제1 레지스터에서 저장된 선택된 분주 값을 인가 받아 클럭 신호를 분주하는 클럭 분주기; 상기 랜덤 펄스 발생기에서 발생하는 펄스 신호와 클럭 신호를 인가 받아 카운팅하는 카운터; 상기 카운터에서 카운팅되는 신화와 상기 제3 레지스터의 랜덤 데이터 하한 값을 합산하는 합산기; 상기 합산기에서 출력되는 합산된 값과 상기 제2 레지스터의 랜덤 데이터 상한 값을 비교하는 비교기; 및 상기 합산기에서 출력되는 합산된 값과 상기 클럭 분주기에서 분주된 클럭 신호를 인가 받아 랜덤 데이터를 출력하는 제4 레지스터를 포함하는 것을 특징으로 한다.

또한, 상기 데이터 선택기는 AM 파형의 종류에 따라 각각의 경로에서 발생되는 데이터를 입력하는 SSW 데이터, LFN 데이터 및 CD 데이터 단자; 상기 데이터 단자들의 어느 하나를 선택하는 디코더; 및 상기 데이터 단자들에서 입력되는 신호와 상기 디코더 단자에서 입력되는 신호를 처리하기 위하여 사용되는 다수개의 AND 게이트와 OR 게이트를 포함하는 것을 특징으로 한다.

본 발명에 의하면, AM의 종류에 따라 SSW, CD 및 LFN 방식으로 디지털 진폭 변조할 수 있도록 하드웨어적으로 구성하여 다른 장치 및 소프트웨어와 독립적이고, 해상도 및 정확도를 높일 수 있는 이점이 있다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.

도 2는 본 발명에 따른 디지털 진폭 변조 시스템을 도시한 블럭도이다.

도 2에 도시된 바와 같이, 각각의 데이터 신호 파라미터를 저장하는 제1, 제2, 제3 및 제4 래치 회로(2, 3, 4, 7)와, 클럭 신호와 비트 제어신호를 받아 주파수 분주를 실시하는 제 1 및 제 2 주파수 분주 선택기(1, 21)와, 불규칙한 데이터 신호를 발생하는 랜덤 데이터 발생기(11)와, 주파수 및 듀티 값을 제어하는 주파수/듀티 증가 제어기(15)와, 각각의 AM 종류를 선택하는 데이터 선택기(22) 와, 상한 듀티 값에서 하한 듀티 값까지 카운팅하여 제어하는 CD 제어회로(23)와, 구간별 데이터 신호를 감산하는 감산기(17, 18, 19)와, 최종적으로 진폭 변조 듀티를 제어하는 듀티 제어회로(24)로 구성되어 있다.

상기와 같은 구조를 갖는 디지털 진폭 변조 시스템은 상기 데이터 선택기(22)에서는 AM의 종류에 따라 SSW(Swept Square Wave) 동작, LFN(Low Frequency Noise) 및 CD(Count Down)중 어느 하나를 선택하고, 각각의 선택된 AM의 종류에 따라 각 경로에서 발생된 데이터를 선택하여 출력하게 된다.

첫째, 상기 데이터 선택기(22)에서 AM이 CD로 선택되어진 경우에는 D-플리플롭으로 구성되어 주파수 하한 값을 래치하는 상기 제1 래치회로(2)에 하한 주파수를 시간 변환한 값[15:0]를 클럭 신호와 함께 입력한다. 시간 변환한 값은 진폭변조 주파수에 따라 사용되는 클럭이 달라야함으로 상기 주파수 분주 선택기(12)에 있는 분주 회로들(도 3에 도시된 33, 34, 35)의 선택에 따라 출력 값이 달라진다.

또한, 주파수/듀티 변화 값을 래치하는 상기 제2 래치회로(D-플립플롭)(3)는상기 주파수/듀티 증가 제어기(15)에서 최종적으로 제어되는 해상도는 0.5%이므로 상한 듀티값과 하한 듀티값의 차에 해당하는 값의 2배가 입력되어 래치된다. 그리고, 증가 주기값을 래치하는 상기 제3 래치회로(4)는 출력되는한 스텝의 운용 AM 신호의 주기값이 래치되는 이 값은 진폭 변조 총 주기에서 변화 값을 나눈 값이며, 상기 제2 주파수 분주기(1)의 출력 값에 따라 변화하게 된다.

상기 제4 래치회로(7)에서는 상기 주파수/듀티 증가제어기(15)에서 최종적으로 출력되는 AM 파형의 해상도가 0.5%로 제어되므로, 상한 듀티 값의 2배수의 값이 입력되어 진다. 또한, 상기 주파수/듀티 증가 제어기(15)로 입력되는 1비트(bit)는 듀티 출력 형태가 쏘우 튜쓰(saw tooth) 혹은 트라이앵글(triangle) 중에서 어느 하나를 선택하는 신호로 사용되어진다.

이러한, CD 기법에 의한 진폭 변조 방식은 일정 주기동안에 출력되는 파형의 듀티가 하위 듀티와 상위 듀티 사이에서 톱니파 형태로 변화하여 재밍을 실시하게된다.

둘째, 상기 데이터 선택기(22)에서 AM이 LFN으로 선택되어진 경우에는 D-플리플롭으로 구성되어 주파수 하한 값을 래치하는 상기 제1 래치회로(2)에 하한 주파수를 시간 변환한 값[15:0]를 클럭 신호와 함께 입력한다. 시간 변환한 값은 진폭변조 주파수에 따라 사용되는 클럭이 달라야함으로 상기 주파수 분주 선택기(9, 12)에 있는 분주기들(도 3에 도시한 33, 34, 35)의 선택에 따라 출력 값이 달라진다.

또한, 주파수/듀티 변화 값을 래치하는 상기 제2 래치회로(D-플립플롭)(3)는상한 듀티 값과 하한 듀티 값의 차에 해당하는 값이 입력되어 래치된다. 그리고, 증가 주기 값을 래치하는 상기 제3 래치회로(4)는 출력되는 한 스텝의 운용 AM 신호의 주기 값이 래치되는 이 값은 진폭 변조 총 주기에서 변화 값을 나눈 값이며, 상기 제2 주파수 분주기(9)의 출력 값에 따라 변화하게 된다.

아울러, 상기 랜덤 데이터 발생기(11)는 상기 제2 래치회로(3)에서 출력되는 값과 클럭 신호에 의하여 상한 주파수와 하한 주파수사이 값 중에서 임의의 주파수를 갖는 신호를 랜덤하게 출력하게된다.

상기 데이터 선택기(22)에서 LFN의 AM 신호가 선택되어진 디지털 진폭 변조 시스템은 일정 주기 동안에 출력되는 파형의 주파수가 하위 주파수와 상위 주파수 사이에서 일정 패턴을 가지는 것이 아니라 랜덤하게 변화하고, 출력 파형의 듀티 값은 고정되어 있다.

세째, 상기 데이터 선택기(22)에서 AM이 SSW로 선택된 경우에는 D-플리플롭으로 구성되어 주파수 하한 값을 래치하는 상기 1 래치회로(2)에 하한 주파수를 시간 변환 값[15:0]를 클럭 신호와 함께 입력한다. 시간 변환한 값은 진폭 변조 주파수에 따라 사용되는 클럭이 달라야함으로 상기 주파수 분주 선택기(9, 12)에 있는 분주기들(도 3에 도시한 33, 34, 35)의 선택에 따라 출력값이 달라진다.

또한, 주파수/듀티 변화 값을 래치하는 상기 제2 래치회로(D-플리플롭)(3)는 상한 듀티 값과 하한 듀티 값의 차에 해당하는 값이 입력되어 래치된다. 그리고, 증가 주기 값을 래치하는 상기 제3 래치회로(4)는 출력되는 한 스텝의 운용 AM 신호의 주기 값이 래치되는 이 값은 진폭 변조 총주기에서 변화 값을 나눈 값이며,상기 제2 주파수 분주기(1)의 출력 값에 따라 변화하게 된다.

상기 제4 래치회로에서는 상기 주파수/듀티 증가 제어기(15)에서 최종적으로 출력되는 AM 파형의 해상도가 0.5%로 제어되므로, 상한 듀티 값의 2배수의 값이 입력되어 진다. 또한, 상기 주파수/듀티 증가 제어기(15)로 입력되는 1비트(bit)는 듀티 출력 형태가 쏘우 튜쓰(saw tooth) 혹은 트라이앵글(triangle) 중에서 어느 하나를 선택하는 신호로 사용되어진다.

상기 데이터 선택기(22)에서 SSW의 AM 신호가 선택되어진 디지털 진폭 변조 시스템은 일정 주기동안에 출력되는 파형의 주파수가 하위 주파수와 상위 주파수 사이에서 일정 패턴을 가지며 변화한다. 이때, 출력 파형의 듀티는 고정 값으로 일정하다.

도 3은 본 발명에 따른 주파수 분주 선택기의 구성을 도시한 도면이다.

도 3에 도시된 바와 같이, 상기 제1 및 제2 주파수 분주 선택기(9, 12)의 내부는 바이 패스라인과, 2 분주회로(33), 4 분주회로(34), 8 분주회로(35), 디코더(36) 및 5개의 앤드 게이트(37a, 37b, 37c, 37d, 37e)로 이루어져 있다. 상기 주파수 분주 선택기(9, 12)는 진폭 변조되는 주파수에 따라 클럭 신호도 달라야하는데, 이러한 각각의 진폭 변조 주파수 신호에 대응되는 클럭 신호들을 발생시킨다.

먼저, 신호가 분주회로를 통과하지 않고, 바이 패스(by pass)되는 경우는 상기 주파수 분주 선택기(9)의 하한 주파수 기준으로 50[Hz]~409[Hz]의 클럭 신호가 입력되면, 클럭 입력 신호는 바이 패스되어, 50[ns]의 주기를 갖는 신호를 출력하고, 49[Hz]~25[Hz]의 클럭 신호가 입력되면, 상기 2 분주회로(33)가 선택되어 100[ns]의 주기를 갖는 신호가 출력되고, 24[Hz]~15[Hz]의 클럭 신호가 입력되면, 상기 4 분주회로(34)가 선택되어 200[ns]의 주기를 갖는 신호가 출력되고, 14[Hz]~10[Hz]의 클럭 신호가 입력되면, 상기 8 분주회로(35)가 선택되어 400[ns]의 주기를 갖는 신호가 출력된다.

또한, 본 발명의 디지털 진폭 변조 시스템의 상기 주파수 분주 선택기(9, 12)는 총 12비트(bit)로 제어되는데, 예를 들어 50[ns]×4096 = 204.5[㎲]이며 듀티 제어를 위해 204.8×100 = 20.48[ms]이다. 따라서, 20.48[ms] 주기는 48.82[Hz]가 된다. 그러므로, 상기 바이 패스에서는 50[Hz]까지 제어 할 수 있고, 상기 2 분주회로(33)에서는 약 24.41[Hz], 상기 4 분주회로(34)에서는 12.2[Hz], 상기 8 분주회로(35)에서는 6.1[Hz]까지 발생할 수 있게 된다.

그리고, 상기 제1 래치회로(2)로 입력되는 주파수 하한 입력 값을 구하는 식은 주파수 하한 값(12bit) = 1/(하한 주파수×100×주파수 분주 선택회로 출력주기)로 나타내어진다. 따라서, 예를 들면 하한 주파수가 20[Hz]일 때 입력 값은 먼저, 20[Hz]일 때 상기 4 분주회로(34)가 적용되어 출력주기는 200[ns]가 적용되므로 1/(20×100×200[ns])에 의하여 2500[Hz]값을 구할 수 있다.

아울러, 상기 제2 래치회로(3)로 입력되는 주파수/듀티 변화 입력 값을 구하는 식은 주파수/듀티 변화값(12bit) = 하한주파수 계산 값 - 1/(상한주파수×100×주파수 분주 선택회로 출력주기)로 나타내어진다. 따라서, 예를 들면 상한 주파수가 25[Hz]이고, 하한 주파수가 20[Hz]일 때 상한 입력 값은 2500 -1(25×100×200[ns]) = 500[Hz]값을 구할 수 있다.

상기 제2 주파수 분주기(1)의 클럭 값 선택은 증가 주기 값이 0~16[ms]일 때, 4[㎲] 주기가 선택되고, 증가 주기 값이 16~32[ms]일 때, 8[㎲] 주기가 선택되고, 증가 주기 값이 32~64[ms]일 때, 16[㎲] 주기가 선택되고, 증가 주기 값이 64~128[ms]일 때, 32[㎲] 주기가 선택되고, 증가 주기 값이 128~256[ms]일 때, 64[㎲] 주기가 선택되고, 증가 주기 값이 256~512[ms]일 때, 128[㎲] 주기가 선택되고, 증가 주기 값이 512~1[s]일 때, 256[㎲] 주기가 선택되고, 증가 주기 값이 1~2[s]일 때, 512[㎲] 주기가 선택되어 진다.

따라서, 상기 제3 래치회로(4)로 입력되는 증가 주기 값을 구하는 식은 증가 주기 입력값 = AM주기/(주파수/듀티(duty) 변화 값×주파수 분주기 클럭 값)으로 나타내어진다.

증가 주기 입력 값은 AM 형태에 따라서 달라지는데, 쏘우 듀쓰 형태일 경우에는 증가 주기 입력 값이 위에서 나타난 식을 따르지만, 트라이앵글 형태일 경우에는 증가 주기 입력 값은 위의 계산 값에서 1/2로 감소한다. 이것은, AM 형태가 트라이앵글일 때는 AM 주기에 상한 주파수에 도달한 후, 다시 하한 주파수에 도달하여야 하기 때문이다.

상기 제2 주파수 분주기의 3비트(bit) 입력에 따라 4[㎲], 8[㎲], 16[㎲], 32[㎲], 64[㎲], 128[㎲], 256[㎲], 512[㎲]등 총 8가지 클럭 신호가 출력된다.

상기 제4 래치회로(7)로 입력되는 듀티/AM 형태 입력 값 구하는 식은 듀티 입력값 = 출력하고자하는 듀티 값×2로 나타내어진다. 즉, 출력하고자하는 듀티 값이 50[%]이면 듀티 입력 값은 50×2 = 100이 된다. 이때, 100은 듀티 제어 신호 값이 8비트(bit)이므로 64H이다.

AM 형태 값은 1비트(bit)로 '0'일 때 트라이앨글, '1'일 때 쏘우 듀쓰가 된다.

도 4는 본 발명에 따른 랜덤 데이터 발생기의 구성을 도시한 도면이다.

도 4에 도시된 바와 같이, 상기 랜덤 데이터 발생기(11)는 펄스를 발생하는 랜덤 펄스 발생기(41)와, 분주 선택 값을 저장하는 제1 레지스터(42)와, 10MHz의 클럭 신호를 발생하는 클럭 발생기(43)와, 상한 주파수와 하한 주파수의 변화 값을 입력받아 랜덤 상한치를 저장하는 제2 레지스터(44)와, 랜덤 하한치를 저장하는 제3 레지스터(45)와, 상기 랜덤 펄스 발생기(41)에서 발생되는 랜덤 펄스를 인가 받아 데이터 신호를 발생하는 카운터(46)와, 상기 제1 레지스터(41)로부터 발생하는 분주 선택 값과 상기 클럭 발생기(43)로부터 발생하는 10MHz의 클럭 신호를 분주하는 클럭 분주기(47)와, 상기 제3 레지스터(45)와 상기 카운터(46)에서 발생하는 신호를 합산하는 합산기(51)와, 상기 제2 레지스터(44)에서 발생하는 신호와 상기 합산기(51)에서 합산된 신호를 비교하여 다시 상기 카운터(46)로 궤환하는 비교기(48)와, 상기 합산기(51)의 합산된 신호와 상기 클럭 분주기(47)의 분주 값을 인가 받아 출력 신호를 발생하는 제4 레지스터(49)로 구성되어 있다.

상기와 같은 구성을 갖는 랜덤 데이터 발생기는 상기 디지털 진폭 변조 시스템의 데이터 선택기(22)에서 선택된 AM의 종류가 LFN일 경우 상기 랜덤 데이터 발생기(11)가 동작하여 상기 제2 래치회로(3)에서 입력되는 상한 주파수 값과 하한주파수 값의 범위에서 임의의 주파수를 갖는 랜덤 신호를 발생하게 된다.

도 5는 본 발명에 따른 주파수/듀티 증가 제어기에서 트라이앵글 형태로 증가된 그래프로서, 트라이앵글 형태로 증가하므로, 신호는 '로우' 영역에서 '하이' 영역으로 변화하고, 다시 '하이' 영역에서 '로우' 영역으로 변화하게된다. 이것은 상기 데이터 선택기(22)에서 AM의 종류가 CD 또는 SSW가 선택될 때 이러한 형태를 사용한다.

도 6은 본 발명에 따른 주파수/듀티 증가 제어기에서 쏘우 튜쓰 형태로 증가된 그래프로서, 쏘우 듀쓰 형태로 증가하므로, 신호는 '로우' 영역에서 '하이' 영역으로 변화하고, 다시 '로우' 영역에서 '하이' 영역으로 변화하게 된다. 상기의 도 5에서 설명한 트라이 앵글 형태와 마찬가지로, 상기 데이터 선택기에서 AM의 종류가 CD 또는 SSW가 선택될 때 이러한 형태를 사용한다.

도 7은 본 발명에 따른 데이터 선택회로의 구성을 도시한 도면이다.

도 7에 도시된 바와 같이, AM의 종류에 따라 SSW 데이터(51) 단자, LFN 데이터(52) 단자 및 CD 데이터(53) 단자가 배치되어 있고, 1비트(bit)의 신호를 인가 받아 AM의 종류 중 어느 하나를 선택하는 데이터 선택(54) 단자와, 선택을 위한 비트를 디코더하기 위한 디코더(55)와, 3개의 앤드(AND) 게이트(57a, 57b, 57c) 및 하나의 OR 게이트(58)로 구성되어 있다. 따라서, 상기 도 2에서 설명한 바와 같이 상기 데이터 선택기(22)에서 선택되는 AM의 종류에 따라 동작 형태가 바뀌어진다.

도 8은 본 발명에 따른 감산 회로의 구성을 도시한 도면이다.

도 8에 도시된 바와 같이, 상기 도 2에서 사용되는 3개의 감산기의 구조는두게의 데이터 입력단자(61, 62)와 하나의 데이터 출력단자(64)를 갖는 감산기(63)이다. 즉, 두개의 서로 다른 데이터 신호를 입력받아, 감산기에서 차를 구한 값을 출력한다.

이상에서 자세히 설명된 바와 같이, 본 발명은 종래에 프로그램에 의하여 신호 재밍을 하던 것을 하드웨어적으로 구성하여 메인 시스템의 프로그램에 영향을 주지 않고, 정확하고 해상도가 높은 재밍을 구현할 수 있는 효과가 있다.

또한, 독립된 시스템으로서 구성되어 있기 때문에 종래의 재밍 범위보다 넓은 주파수 대역 신호를 재밍할 수 있는 이점이 있다.

아울러, 본 발명의 시스템으로 다양한 조건에 맞도록 재밍 방식을 바꾸어주고, 디지털화 된 신호를 변조하므로 신호처리가 빠른 이점이 있다.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

1. 다수개의 입력 데이터를 래치하는 제1 , 제2, 제3, 제4 및 제5 래치회로;

   클럭 주파수 신호를 분주하는 제1 및 제2 주파수 분주기;

   진폭 변조에 사용되는 주파수에 따라 클럭을 변화시키기 위하여 다수개의 분주기로 구성된 제1 및 제2 주파수 분주 선택기;

   AM 신호의 파형에 따라 진폭 변조방식을 선택하는 데이터 선택기;

   랜덤 데이터를 발생하는 랜덤 데이터 발생기;

   주파수 및 듀티의 한 구간 출력시간을 제어하는 증가 주기 제어기 및 주파수/듀티 증가 제어기;

   듀티 값을 제어하기 위하여 상한 듀티 값에서 하한 듀티 값까지 카운팅하는 CD 제어회로;

   앞단에서 계산된 데이터에서 기준 데이터를 감산하는 감산기들; 및

   최종적으로 출력되는 AM 파형의 듀티를 제어하는 듀티 제어회로를 포함하는 것을 특징으로 하는 디지털 진폭 변조시스템.
2. 제 1 항에 있어서,

   상기 제1 및 제2 주파수 분주 선택기는 병렬로 연결되어 있는 바이 패스 라인, 2 분주회로, 4 분주회로 및 8 분주회로;

   선택된 데이터를 디코딩하는 디코더; 및

   상기 바이 패스 라인, 2 분주회로, 4 분주회로, 8 분주회로 및 디코더로부터 발생하는 디지털 신호를 앤드 처리하는 5개의 AND 게이트를 포함하는 것을 특징으로 하는 디지털 진폭 변조시스템.
3. 제 1 항에 있어서,

   상기 랜덤 데이터 발생기는 랜덤한 펄스를 발생하는 랜덤 펄스 발생기;

   분주 선택 값을 기억하는 제1 레지스터;

   랜덤 데이터의 상한 값을 기억하는 제2 레지스터;

   랜덤 데이터의 하한 값을 기억하는 제3 레지스터;

   일정 주파수의 클럭 신호를 발생하는 클럭 발생기;

   상기 클럭 발생기에서 발생하는 클럭 신호와 상기 제1 레지스터에서 저장된 선택된 분주 값을 인가 받아 클럭 신호를 분주하는 클럭 분주기;

   상기 랜덤 펄스 발생기에서 발생하는 펄스 신호와 클럭 신호를 인가 받아 카운팅하는 카운터;

   상기 카운터에서 카운팅되는 신화와 상기 제3 레지스터의 랜덤 데이터 하한 값을 합산하는 합산기;

   상기 합산기에서 출력되는 합산된 값과 상기 제2 레지스터의 랜덤 데이터 상한 값을 비교하는 비교기; 및

   상기 합산기에서 출력되는 합산된 값과 상기 클럭 분주기에서 분주된 클럭 신호를 인가 받아 랜덤 데이터를 출력하는 제4 레지스터를 포함하는 것을 특징으로하는 디지털 진폭 변조시스템.
4. 제 1 항에 있어서,

   상기 데이터 선택기는 AM 파형의 종류에 따라 각각의 경로에서 발생되는 데이터를 입력하는 SSW 데이터, LFN 데이터 및 CD 데이터 단자;

   상기 데이터 단자들의 어느 하나를 선택하는 디코더; 및

   상기 데이터 단자들에서 입력되는 신호와 상기 디코더 단자에서 입력되는 신호를 처리하기 위하여 사용되는 다수개의 AND 게이트와 OR 게이트를 포함하는 것을 특징으로 하는 디지털 진폭 변조시스템.