CN111162762A - Pwm信号的生成电路及其方法、芯片 - Google Patents
Pwm信号的生成电路及其方法、芯片 Download PDFInfo
- Publication number
- CN111162762A CN111162762A CN202010054876.XA CN202010054876A CN111162762A CN 111162762 A CN111162762 A CN 111162762A CN 202010054876 A CN202010054876 A CN 202010054876A CN 111162762 A CN111162762 A CN 111162762A
- Authority
- CN
- China
- Prior art keywords
- offset data
- duty ratio
- control signal
- periodic
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000000737 periodic effect Effects 0.000 claims description 35
- 230000009191 jumping Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本申请公开了一种PWM信号的生成电路及其方法、芯片，所述PWM信号的生成电路包括寄存器、第一移位器、第一加法器、计数器、第一比较器以及输出电路；寄存器寄存偏移量数据、占空比移位比特数以及占空比控制信号；第一移位器根据占空比移位比特数对偏移量数据进行移位，得到占空比偏移量数据；第一加法器将占空比偏移量数据与占空比控制信号进行相加；计数器对时钟信号进行计数；第一比较器将相加后的占空比控制信号与时钟信号的计数值进行比较，输出第一比较值；输出电路，用于根据第一比较值输出PWM信号。本申请采用硬件逻辑电路实现脉宽调制，降低了PWM电路对外干扰，不会增加电路的开关损耗和系统成本。
Description
技术领域
本申请涉及控制技术领域，尤其涉及一种PWM信号的生成电路及其方法、包含该PWM信号的生成电路的芯片。
背景技术
PWM(Pulse width modulation，脉冲宽度调制)技术广泛应用于开关电源、电机驱动、能源转换等技术领域，通过按一定规律改变方波脉冲的宽度、占空比、频率等参数，从而改变功率器件的开关时间，从而获得所需的电流、电压或者功率。
然而PWM电路产生的方波脉冲用于驱动功率器件，在功率器件开通或者关断过程中，会产生大量的高频信号，这些高频信号会对周围的电路、电器形成干扰，影响其正常工作。
针对该问题，现有的降低PWM电路对外干扰的解决方法包括：降低脉冲上升沿和下降沿的斜率、增加干扰吸收和滤波元件或者屏蔽等等。但是这些解决方法存在增加电路的开关损耗和系统成本的问题。
发明内容
本申请的主要目的在于提出一种PWM信号的生成电路及其方法、包含该PWM信号的生成电路的芯片，旨在解决如何降低PWM电路对外干扰的问题。
为实现上述目的，本申请实施例第一方面提供一种PWM信号的生成电路，所述PWM信号的生成电路包括寄存器、第一移位器、第一加法器、计数器、第一比较器以及输出电路；
所述寄存器，用于寄存偏移量数据、占空比移位比特数以及占空比控制信号；
所述第一移位器，用于根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
所述第一加法器，用于将所述占空比偏移量数据与所述占空比控制信号进行相加，得到相加后的占空比控制信号；
所述计数器，用于对时钟信号进行计数，输出所述时钟信号的计数值；
所述第一比较器，用于将相加后的占空比控制信号与所述时钟信号的计数值进行比较，输出第一比较值；
所述输出电路，用于根据所述第一比较值输出PWM信号。
此外，为实现上述目的，本申请实施例第二方面提供一种PWM信号的生成方法，所述方法包括：
读取寄存的偏移量数据、占空比移位比特数以及占空比控制信号；
根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
将所述占空比偏移量数据与所述占空比控制信号进行相加，得到相加后的占空比控制信号；
将相加后的占空比控制信号与时钟信号的计数值进行比较，输出第一比较值；
根据所述第一比较值输出PWM信号。
再者，为实现上述目的，本申请实施例第三方面提供一种芯片，所述芯片包括所述的PWM信号的生成电路。
本申请实施例提供的PWM信号的生成电路及其方法、包含该PWM信号的生成电路的芯片，采用硬件逻辑电路实现脉宽调制，降低了PWM电路对外干扰，不会增加电路的开关损耗和系统成本。
附图说明
图1为本申请实施例提供的PWM信号的生成电路框图；
图2为本申请实施例提供的方波脉冲示意图；
图3为本申请实施例提供的方波脉冲的频谱示意图；
图4为本申请实施例提供的方波脉冲的幅密度频谱示意图；
图5为本申请实施例提供的PWM信号的生成电路示意图；
图6为本申请实施例的PWM信号的生成方法示意图。
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
现在将参考附图描述实现本申请各个实施例的。在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本申请的说明，其本身并没有特定的意义。
在本申请中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
第一实施例：
如图1所示，本申请第一实施例提供一种PWM信号的生成电路，该PWM信号的生成电路包括寄存器11、第一移位器12、第一加法器13、计数器14、第一比较器15以及输出电路16；
所述寄存器11，用于寄存偏移量数据、占空比移位比特数以及占空比控制信号；
所述第一移位器12，用于根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
所述第一加法器13，用于将所述占空比偏移量数据与所述占空比控制信号进行相加，得到相加后的占空比控制信号；
所述计数器14，用于对时钟信号进行计数，输出所述时钟信号的计数值；
所述第一比较器15，用于将相加后的占空比控制信号与所述时钟信号的计数值进行比较，输出第一比较值；
所述输出电路16，用于根据所述第一比较值输出PWM信号。
进一步地，所述PWM信号的生成电路还包括第二移位器、第二加法器以及第二比较器(附图未示出)；
所述寄存器11，还用于寄存周期移位比特数、周期控制信号；
所述第二移位器，用于根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据；
所述第二加法器，用于将所述周期偏移量数据与所述周期控制信号进行相加，得到相加后的周期控制信号；
所述第二比较器，还用于将相加后的周期控制信号与所述时钟信号的计数值进行比较，输出第二比较值；
所述输出电路16，还用于根据所述第二比较值输出PWM信号。
进一步地，所述寄存器11，还用于寄存偏移量数据的有效个数；
所述第一移位器12，还用于在所述偏移量数据的有效个数不为零的情况下，根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
所述第二移位器，还用于在所述偏移量数据的有效个数不为零的情况下，根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据。
进一步地，所述寄存器11，还用于寄存工作模式标志位；所述工作模式标志位用于指示当前的工作模式为默认模式、占空比跳动模式、频率跳动模式、关联跳动模式；
所述第一移位器12，还用于在当前的工作模式为占空比跳动模式或者关联跳动模式的情况下，根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
所述第二移位器，还用于在当前的工作模式为频率跳动模式或者关联跳动模式的情况下，根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据。
为了更好地阐述本实施例，以下结合图2-图5进行说明：
如图2所示，脉冲宽度调制电路产生方波脉冲，图2所示为频率ω0的方波脉冲。其傅里叶级数展开式为：
可见该信号中基波分量最大，此外还含有三、五、……等奇次谐波分量，频谱如图3所示，这些谐波分量容易对外围电路形成干扰。
对脉冲宽度调制产生的方波信号进行谐波分析，可得出波形中各次谐波的幅值和相角。在电磁兼容性技术中，将谐波幅值限制在规定的限度内是最重要的。各次谐波幅值随频率的分布称为幅密度频谱。在频率f1处，频带宽为Δf的谐波幅度为F(f1)Δf，如图4所示。
周期脉冲宽度调制信号的频谱为离散型，各谱线高度为二次谐波、三次谐波……的幅值，谱线间的距离为基波频率的整数倍。采用频率抖动技术后，基波频率变化幅值为±delta，二次谐波为±2*delta……，n次谐波为±n*delta，即谐波次数越高，频率分散越大。这样，谐波频率的分散使各次谐波的能量叠加降低，从而使谐波能量尖峰得以分散和减小，这样，就在整个频带上保证了幅值裕量，满足了电磁兼容性的要求。
基于上述的分析，如图5所示提供的一种PWM信号的生成电路。图中PWM_CONF1寄存器的Mod[1:0]比特可以通过软件配置进行电路的工作模式选择，本电路设计有4种工作模式，即默认模式、占空比跳动模式、频率跳动模式和关联跳动模式。
在默认模式下，脉冲宽度调制电路按典型的方式进行工作，不进行额外的脉宽调整。周期和占空比信息写入到PERIOD_BASE和DUTY_CYCLE_BASE寄存器中，在下一个脉宽调整周期开始时生效。
在占空比跳动模式，占空比跳动偏移量保存在OFFSET_REGISTER_BANK寄存器中，在电路生成波形时，这些数据会连续被读入、移位，并和DUTY_CYCLE_BASE寄存器中的数相加，然后用于更新DUTY_CYCLE寄存器，以便在下一个周期生效。在这个过程中，PWM_CONF2寄存器中的OFFSET_LEN[4:0]比特用于指示占空比跳动量数据的有效个数，PWM_CONF1寄存器中的PreDC[2:0]比特给出移位的比特数。
频率跳动模式的工作过程与占空比跳动模式类似，主要区别是使用PrePeri[2:0]比特指示左移的位数，移位相加的结果用于更新PERIOD寄存器。
在关联跳动模式，OFFSET_REGISTER_BANK寄存器中的偏移量数据交替地用于产生占空比和频率跳动，因此可以提高脉宽幅度分辨率的同时，实现频率跳动以降低对外的干扰。
实际使用中，跳动参数预先在计算和仿真模拟，然后配置到FPGA或芯片中进行测试。
本申请实施例提供的PWM信号的生成电路，采用硬件逻辑电路实现脉宽调制，降低了PWM电路对外干扰，不会增加电路的开关损耗和系统成本。
第二实施例：
如图6所示，本申请第二实施例提供一种PWM信号的生成方法，所述方法包括：
步骤S21、读取寄存的偏移量数据、占空比移位比特数以及占空比控制信号；
步骤S22、根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
步骤S23、将所述占空比偏移量数据与所述占空比控制信号进行相加，得到相加后的占空比控制信号；
步骤S24、将相加后的占空比控制信号与时钟信号的计数值进行比较，输出第一比较值；
步骤S25、根据所述第一比较值输出PWM信号。
进一步地，所述方法还包括：
读取寄存器寄存周期移位比特数、周期控制信号；
根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据；
将所述周期偏移量数据与所述周期控制信号进行相加，得到相加后的周期控制信号；
将相加后的周期控制信号与所述时钟信号的计数值进行比较，输出第二比较值；
根据所述第二比较值输出PWM信号。
进一步地，所述方法还包括：
读取寄存偏移量数据的有效个数；
所述根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据，包括：
在所述偏移量数据的有效个数不为零的情况下，根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
所述根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据，包括：
在所述偏移量数据的有效个数不为零的情况下，根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据。
进一步地，所述方法还包括：
读取寄存的工作模式标志位；所述工作模式标志位用于指示当前的工作模式为占空比跳动模式、频率跳动模式、关联跳动模式；
所述根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据，包括：
在当前的工作模式为占空比跳动模式或者关联跳动模式的情况下，根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
所述根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据，包括：
在当前的工作模式为频率跳动模式或者关联跳动模式的情况下，根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据。
本申请实施例提供的PWM信号的生成方法，降低了PWM电路对外干扰，不会增加电路的开关损耗和系统成本。
第三实施例：
本申请第三实施例提供一种芯片，所述芯片包括第一实施例所述的PWM信号的生成电路。
其中，PWM信号的生成电路可参考前述内容，在此不作赘述。
在本示例中，所述芯片为FPGA或者专用集成芯片。
本申请实施例提供的芯片，采用硬件逻辑电路实现脉宽调制，降低了PWM电路对外干扰，不会增加电路的开关损耗和系统成本。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种PWM信号的生成电路，其特征在于，所述PWM信号的生成电路包括寄存器、第一移位器、第一加法器、计数器、第一比较器以及输出电路；
所述寄存器，用于寄存偏移量数据、占空比移位比特数以及占空比控制信号；
所述第一移位器，用于根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
所述第一加法器，用于将所述占空比偏移量数据与所述占空比控制信号进行相加，得到相加后的占空比控制信号；
所述计数器，用于对时钟信号进行计数，输出所述时钟信号的计数值；
所述第一比较器，用于将相加后的占空比控制信号与所述时钟信号的计数值进行比较，输出第一比较值；
所述输出电路，用于根据所述第一比较值输出PWM信号。
2.根据权利要求1所述的PWM信号的生成电路，其特征在于，所述PWM信号的生成电路还包括第二移位器、第二加法器以及第二比较器；
所述寄存器，还用于寄存周期移位比特数、周期控制信号；
所述第二移位器，用于根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据；
所述第二加法器，用于将所述周期偏移量数据与所述周期控制信号进行相加，得到相加后的周期控制信号；
所述第二比较器，还用于将相加后的周期控制信号与所述时钟信号的计数值进行比较，输出第二比较值；
所述输出电路，还用于根据所述第二比较值输出PWM信号。
3.根据权利要求2所述的PWM信号的生成电路，其特征在于，
所述寄存器，还用于寄存偏移量数据的有效个数；
所述第一移位器，还用于在所述偏移量数据的有效个数不为零的情况下，根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
所述第二移位器，还用于在所述偏移量数据的有效个数不为零的情况下，根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据。
4.根据权利要求2所述的PWM信号的生成电路，其特征在于，
所述寄存器，还用于寄存工作模式标志位；所述工作模式标志位用于指示当前的工作模式为占空比跳动模式、频率跳动模式、关联跳动模式；
所述第一移位器，还用于在当前的工作模式为占空比跳动模式或者关联跳动模式的情况下，根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
所述第二移位器，还用于在当前的工作模式为频率跳动模式或者关联跳动模式的情况下，根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据。
5.一种PWM信号的生成方法，其特征在于，所述方法包括：
读取寄存的偏移量数据、占空比移位比特数以及占空比控制信号；
根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
将所述占空比偏移量数据与所述占空比控制信号进行相加，得到相加后的占空比控制信号；
将相加后的占空比控制信号与时钟信号的计数值进行比较，输出第一比较值；
根据所述第一比较值输出PWM信号。
6.根据权利要求5所述的PWM信号的生成方法，其特征在于，所述方法还包括：
读取寄存器寄存周期移位比特数、周期控制信号；
根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据；
将所述周期偏移量数据与所述周期控制信号进行相加，得到相加后的周期控制信号；
将相加后的周期控制信号与所述时钟信号的计数值进行比较，输出第二比较值；
根据所述第二比较值输出PWM信号。
7.根据权利要求6所述的PWM信号的生成方法，其特征在于，所述方法还包括：
读取寄存偏移量数据的有效个数；
所述根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据，包括：
在所述偏移量数据的有效个数不为零的情况下，根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
所述根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据，包括：
在所述偏移量数据的有效个数不为零的情况下，根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据。
8.根据权利要求6所述的PWM信号的生成方法，其特征在于，所述方法还包括：
读取寄存的工作模式标志位；所述工作模式标志位用于指示当前的工作模式为占空比跳动模式、频率跳动模式、关联跳动模式；
所述根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据，包括：
在当前的工作模式为占空比跳动模式或者关联跳动模式的情况下，根据所述占空比移位比特数对所述偏移量数据进行移位，得到占空比偏移量数据；
所述根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据，包括：
在当前的工作模式为频率跳动模式或者关联跳动模式的情况下，根据所述周期移位比特数对所述偏移量数据进行移位，得到周期偏移量数据。
9.一种芯片，其特征在于，所述芯片包括权利要求1-4任一所述的PWM信号的生成电路。
10.根据权利要求9所述的芯片，其特征在于，所述芯片为FPGA或者专用集成芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010054876.XA CN111162762A (zh) | 2020-01-17 | 2020-01-17 | Pwm信号的生成电路及其方法、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010054876.XA CN111162762A (zh) | 2020-01-17 | 2020-01-17 | Pwm信号的生成电路及其方法、芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111162762A true CN111162762A (zh) | 2020-05-15 |
Family
ID=70563802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010054876.XA Pending CN111162762A (zh) | 2020-01-17 | 2020-01-17 | Pwm信号的生成电路及其方法、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111162762A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114221642A (zh) * | 2022-02-22 | 2022-03-22 | 浙江地芯引力科技有限公司 | Pwm波生成及占空比控制方法、装置、定时器及设备 |
| CN115642905A (zh) * | 2022-12-22 | 2023-01-24 | 无锡麟聚半导体科技有限公司 | 一种pwm信号抗干扰电路及芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101106371A (zh) * | 2007-06-19 | 2008-01-16 | 河南科技大学 | 对称pwm控制信号发生器 |
| CN103219971A (zh) * | 2013-04-19 | 2013-07-24 | 上海大学 | 基于调制波周期归一化的spwm脉冲波产生系统 |
| CN205038478U (zh) * | 2015-09-25 | 2016-02-17 | 安徽师范大学 | 一种基于uart接口的波形发生应用ip核 |
| CN109361381A (zh) * | 2018-12-10 | 2019-02-19 | 珠海市微半导体有限公司 | 一种pwm生成电路、处理电路及芯片 |
| CN211127756U (zh) * | 2020-01-17 | 2020-07-28 | 深圳市驰能创展技术有限公司 | Pwm信号的生成电路、芯片 |
-
2020
- 2020-01-17 CN CN202010054876.XA patent/CN111162762A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101106371A (zh) * | 2007-06-19 | 2008-01-16 | 河南科技大学 | 对称pwm控制信号发生器 |
| CN103219971A (zh) * | 2013-04-19 | 2013-07-24 | 上海大学 | 基于调制波周期归一化的spwm脉冲波产生系统 |
| CN205038478U (zh) * | 2015-09-25 | 2016-02-17 | 安徽师范大学 | 一种基于uart接口的波形发生应用ip核 |
| CN109361381A (zh) * | 2018-12-10 | 2019-02-19 | 珠海市微半导体有限公司 | 一种pwm生成电路、处理电路及芯片 |
| CN211127756U (zh) * | 2020-01-17 | 2020-07-28 | 深圳市驰能创展技术有限公司 | Pwm信号的生成电路、芯片 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114221642A (zh) * | 2022-02-22 | 2022-03-22 | 浙江地芯引力科技有限公司 | Pwm波生成及占空比控制方法、装置、定时器及设备 |
| CN115642905A (zh) * | 2022-12-22 | 2023-01-24 | 无锡麟聚半导体科技有限公司 | 一种pwm信号抗干扰电路及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220300028A1 (en) | Variable Phase and Frequency Pulse-Width Modulation Technique | |
| CN211127756U (zh) | Pwm信号的生成电路、芯片 | |
| CN101093955B (zh) | 减少电磁干扰的电路和方法 | |
| Cordesses | Direct digital synthesis: a tool for periodic wave generation (part 2) | |
| EP1563591B1 (en) | System and method for providing digital pulse width modulation | |
| US9531367B2 (en) | Pulse width modulation signal generation circuit and method | |
| EP1672800B1 (en) | Jitter generation circuit | |
| CN111162762A (zh) | Pwm信号的生成电路及其方法、芯片 | |
| CN107222189B (zh) | 一种数字脉冲宽度调制器 | |
| EP4254751A1 (en) | Digital signal modulation method and apparatus, switched-mode power supply control method, and switched-mode power supply | |
| US7313161B2 (en) | Spread spectrum clock generator and method of generating spread spectrum clock | |
| US20130300460A1 (en) | Method and system for signal synthesis | |
| US7737752B2 (en) | Techniques for integrated circuit clock management | |
| EP2020629B1 (en) | Flexible waveform generator with extended range capability | |
| CN115361005A (zh) | 脉宽调制模块、电子设备和芯片 | |
| US20040061538A1 (en) | Random number generator | |
| US5332975A (en) | Sine wave generator utilizing variable encoding for different frequency signals | |
| JP2008090774A (ja) | スペクトラム拡散クロック発生装置 | |
| US7317359B2 (en) | Circuits and methods for phase locked loop lock window detection | |
| US7804927B2 (en) | Method for locking a synthesised output signal of a synthesised waveform synthesiser in a phase relationship with an input signal, and a digital waveform synthesiser for producing a synthesised output signal in a phase relationship with an input signal | |
| US7619549B2 (en) | Methods and systems for reducing a sign-bit pulse at a voltage output of a sigma-delta digital-to-analog converter | |
| JPH0763125B2 (ja) | 周波数シンセサイザ | |
| US20080263116A1 (en) | Balanced pseudo-random binary sequence generator | |
| US6442381B1 (en) | Method and apparatus for defining and generating local oscillator signals for down converter | |
| Liu et al. | Design and implementation of DSP based high-frequency SPWM generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |