KR20030049446A - 동기 전송 시스템에서 망동기 블록 이중화 장치 및 그제어 방법 - Google Patents

동기 전송 시스템에서 망동기 블록 이중화 장치 및 그제어 방법 Download PDF

Info

Publication number
KR20030049446A
KR20030049446A KR1020010079651A KR20010079651A KR20030049446A KR 20030049446 A KR20030049446 A KR 20030049446A KR 1020010079651 A KR1020010079651 A KR 1020010079651A KR 20010079651 A KR20010079651 A KR 20010079651A KR 20030049446 A KR20030049446 A KR 20030049446A
Authority
KR
South Korea
Prior art keywords
board
network
manipulator
clock
reference clock
Prior art date
Application number
KR1020010079651A
Other languages
English (en)
Other versions
KR100487561B1 (ko
Inventor
배성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0079651A priority Critical patent/KR100487561B1/ko
Publication of KR20030049446A publication Critical patent/KR20030049446A/ko
Application granted granted Critical
Publication of KR100487561B1 publication Critical patent/KR100487561B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

본 발명은 동기 전송 시스템에서 이중화된 망동기 블록의 안정적이고 향상된 절체 방식을 지원하는 망동기 블록 이중화 장치 및 그 제어 방법에 관한 것이다.
그러므로, 본 발명은 동기 전송 시스템에서 제1, 2망동기 보드로부터 각기 인서비스 신호와 보드 삽입 신호를 인가받아 제1, 2망동기 보드의 상태를 파악하여 정상 동작하는 망동기 보드의 기준 클럭을 선택하도록 제어하는 제어기와; 상기 제어기로부터 기준 클럭 선택 신호를 인가받아 제1, 2망동기 보드로부터 인가되는 제1, 2기준 클럭중 하나를 시스템 클럭으로 선택하는 기준 클럭 선택기를 적어도 구비한다.
따라서, 본 발명은 동기 전송 시스템에서 실제 사용할 클럭을 선택하기 위하여 각각의 라인 카드에 분산되어 있던 클럭 모니터링 기능을 하나의 집중화된 보드로 통합함으로써, 시스템에서 기능이 중복되는 부분을 줄여서 상대적으로 비용 절감의 효과가 있다.

Description

동기 전송 시스템에서 망동기 블록 이중화 장치 및 그 제어 방법{Apparatus and Therefor Controlling Method for Duplicating Network Block In Synchronous Transmission System}
본 발명은 동기 전송 시스템에서 망동기 블록을 이중화하는 장치 및 방법에 관한 것으로, 특히 이중화된 망동기 블록의 안정적이고 향상된 절체 방식을 지원하는 망동기 블록 이중화 장치 및 그 제어 방법에 관한 것이다.
통상적으로 동기망(Synchronous Network)은 각각의 네트웍 노드(Network Node)가 동기를 맞추어 운용되는 망으로서, 각각의 노드에 전송된 전송 장비는 그 노드가 속하는 클럭 계위(clock hierarchy)의 규격을 만족하는 클럭 품질을 유지하여야 한다.
도 1은 동기망에서 클럭 계위의 예를 나타낸 것이다.
통상적으로 동기 전송 시스템은 클럭 품질을 유지하기 위해 네트웍을 형성하는 각각의 장비 사이의 동기를 맞추기 위한 망동기 블록을 포함하고 있다.
도 2는 동기망에서 적용되는 타이밍 모드들을 나타낸다.
동기를 맞추는 방식은 도 2에 도시된 것과 같이 기준 클럭으로 사용하는 클럭원에 따라 외부 타이밍(External timing), 라인 타이밍(Line timing), 루프 타이밍(Loop timing), 쓰로우 타이밍(Through timing)등이 있으며, 각각의 장비는 이 중 사용자 요구에 맞는 타이밍 모드를 제공하기 위한 블록을 가지고 있다.
도 2를 참조하여 각 타이밍의 특성을 설명하면 다음과 같다.
먼저, 도 2의 (A)에 도시된 외부 타이밍(External timing)은 외부의 타이밍 소스로부터 E1 또는 T1 신호를 받아서 추출한 클럭을 기준 클럭으로 정하고, 전송 장비의 각각의 전송 포트들을 이 기준 클럭에 맞추어 운용하는 것이다.
다음으로 도 2의 (B)에 도시된 라인 타이밍(Line timing)은 상대편 전송 장비로부터 받은 데이터에서 클럭을 추출하여 기준 클럭으로 정하고, 이 기준 클럭에 맞추어 장비내의 전송 포트들을 운용하는 것이다. 그리고, 도 2의 (C)에 루프 타이밍(loop timing)은 라인 타이밍의 특수한 케이스이다.
그 다음으로 도 2의 (D)에 도시된 쓰로우 타이밍(Through timing)은 각각의 전송 포트별로 받은 데이터(RX Data)에서 추출한 클럭원으로 각각의 전송(TX) 포트를 운용하는 것이다.
이러한 망동기 부분은 기본적으로 선택된 모드에 따라 기준 클럭을 선택할 수 있는 클럭 선택 부분(clock select part)과 선택된 클럭에 시스템 클럭을 동기시키기 위한 DP-PLL 부분과 동기된 클럭을 원하는 주파수로 바꾸기 위한 주파수 다중화/분배 부분(frequency multiply/divider)과 각각의 전송 포트로 기준 클럭을 분배하기 위한 클럭 분배 부분 등으로 이루어진다.
이러한 동기 시스템에서 기준 클럭의 불일치(예를 들어 위상 차이, 주파수 차이)는 전송 데이터의 심각한 에러를 유발하므로 이러한 망동기 블록은 안정적인 클럭의 품질을 보장하기 위하여 이중화를 기본으로 설계가 된다.
도 3은 종래 망동기 블록의 이중화 장치의 구성을 나타내는 것으로, 각각의 전송 보드들은 두 개의 망동기 블록으로부터 2개의 클럭을 받아서 이 중 하나를 선택하는 이중화 구조를 가지는 것이다.
도 3을 참조하면, 종래 망동기 블록은 기본적으로 이중화되어 있으며, 각각의 라인 보드(340-1~304-N)로부터 클럭 소스를 받아서 그 중에 기준 클럭으로 사용할 클럭을 선택하게 되어 있다. 여기서, 각각의 라인 보드(340-1~304-N)는 전송받은 신호로부터 클럭을 추출하여 백플레인(330)을 통하여 망동기 보드(310, 320)로 공급한다. 외부 타이밍 모드일 경우 위와 비슷한 원리로 외부 BITS(BuildingIntegrated Timing Supply)로부터 E1 또는 T1 신호를 받아 망동기 보드(310, 320)로 기준 클럭을 공급한다.
망동기 보드(310, 320)에서는 이렇게 받은 클럭들 중에 정해진 모드 설정(mode setting)과 각 클럭의 품질 정보를 이용하여 기준 클럭을 선택한다. 이러한 선택은 망동기 보드내의 제어부(311, 321)에 의해 이루어진다. 클럭이 선택되면, 선택된 클럭과 장비의 시스템 클럭 사이의 위상차를 감지하고, 이 위상차를 이용한 피드백 메카니즘(feedback mechanism)을 통하여 장비의 시스템 클럭(system clock)과 기준 클럭(reference clock)의 위상과 주파수를 맞추게 된다. 여기서, 시스템 클럭이 기준 클럭과 위상과 주파수가 맞추어진 것을 동기되었다고 말한다. 이중화된 두 개의 망동기 보드(310, 320)에서 각각 동기된 시스템 클럭은 백플레인(330)을 통하여 각각의 라인 보드(340-1~304-N)로 다시 전달된다. 각각의 라인 보드(340-1~304-N)는 이중화된 두 개의 망동기 보드(310, 320)로부터 각각 1개씩의 클럭을 받아 이중 하나를 선택하여 데이터 전송을 위한 클럭으로 사용한다. 이러한 선택은 기본적으로 두 개의 신호중 클럭의 품질에 따라 또는 사용자의 설정에 따라 선택되는데 각각의 라인 보드(340-1~304-N)별로 독립적으로 이루어진다.
이러한 종래 이중화 장치는 기본적으로 망동기 보드의 마스터/슬레이브(master/slave) 선택을 각각의 라인 보드(340-1~304-N)에서 두 개의 망동기 보드(310, 320)에서 전송된 클럭의 품질을 가지고 선택한다. 각각의 도우터 보드(daughter board)에서 독립적으로 마스터/슬레이브 선택을 하게 되는 구조이므로 시스템의 동작 상태에 따라 각각의 도우터 보드 중의 일부는 제1망동기보드(310)가 클럭을 공급하고, 나머지 도우터 보드들의 클럭은 제2망동기 보드(320)가 공급하는 경우가 생길 수 있으므로 이러한 상황은 이중화된 보드의 절체에 있어서 문제점을 야기시킬 수 있다.
따라서 본 발명의 목적은 동기 전송 시스템에서 이중화된 망동기 블록의 안정적인 절체 방식을 지원하는 망동기 블록 이중화 장치 및 그 제어 방법을 제공함에 있다.
본 발명의 다른 목적은 동기 전송 시스템에서 실제 사용할 클럭을 선택하기 위하여 각각의 라인 카드에 분산되어 있던 클럭 모니터링 기능을 하나로 집중화된 보드로 통합함으로서 시스템의 중복 기능을 줄여서 상대적으로 비용을 절감하기 위한 망동기 블록 이중화 장치 및 그 제어 방법을 제공함에 있다.
본 발명의 또 다른 목적은 동기 전송 시스템에서 마스터/슬레이브 선택 후 실제 사용할 클럭만을 각각의 라인 보드로 전달하여 상대적으로 백플레인 구조를 간단하게 하기 위한 망동기 블록 이중화 장치 및 그 제어 방법을 제공함에 있다.
본 발명의 또 다른 목적은 동기 전송 시스템의 이중화된 구조에서 실제 사용하는 보드를 선택함에 있어서 선택 방법이 집중화되어 있으므로 모든 라인 보드의 클럭을 하나의 망동기 보드가 제공하여 절체 방식을 간단하게 하는 망동기 블록 이중화 장치 및 그 제어 방법을 제공함에 있다.
본 발명의 또 다른 목적은 동기 전송 시스템의 이중화된 구조에서 이상 발생시 리셋 기능을 추가함으로써 망동기 보드의 소프트웨어 동작 실패시를 대비하기 위한 망동기 블록 이중화 장치 및 그 제어 방법을 제공함에 있다.
이러한 목적들을 달성하기 위한 본 발명은 동기 전송 시스템에서 제1, 2망동기 보드로부터 각기 인서비스 신호와 보드 삽입 신호를 인가받아 제1, 2망동기 보드의 상태의 파악하여 정상 동작하는 망동기 보드의 기준 클럭을 선택하도록 제어하는 제어기와; 상기 제어기로부터 기준 클럭 선택 신호를 인가받아 제1, 2망동기 보드로부터 인가되는 제1, 2기준 클럭중 하나를 시스템 클럭으로 선택하는 기준 클럭 선택기를 적어도 구비하는 것을 특징으로 한다. 그리고, 본 발명에 따른 제어기는 상기 제1망동기 보드로부터 인가되는 제1인서비스 신호로서 상기 제1망동기 보드가 정상적으로 동작하는 것으로 판단되면, 상기 제1기준 클럭을 시스템 클럭으로 선택하도록 상기 기준 클럭 선택 신호를 상기 기준 클럭 선택기로 인가한다. 또한, 본 발명에 따른 제어기는 상기 제1망동기 보드로부터 인가되는 상기 제1인서비스 신호로서 상기 제1망동기 보드가 비정상적으로 동작하는 것으로 판단되면, 상기 제1보드 삽입 신호로서 상기 제1망동기 보드가 장착되었는지의 여부를 판단하여 상기 제1망동기 보드가 삽입되어 있는 것으로 판단되면, 상기 제1망동기 보드로 제1리셋신호를 인가한다. 게다가, 본 발명에 따른 제어기는 상기 제1망동기 보드가 비정상적으로 동작하면, 상기 제2망동기 보드로부터 인가되는 제2인서비스 신호로서 상기 제2망동기 보드가 정상적으로 동작하면, 상기 제2망동기 보드로부터 인가되는 제2기준 클럭을 시스템 클럭으로 선택하도록 기준 클럭 선택 신호를 상기 기준 클럭 선택기로 인가한다. 아울러, 본 발명에 따른 제어기는 상기 제2망동기 보드가비정상적으로 동작하면, 상기 제2보드 삽입 신호로서 상기 제2망동기 보드가 장착되어 있는 것으로 판단되면, 상기 제2망동기 보드를 리셋시키도록 제2리셋 신호를 상기 제2망동기 보드로 인가한다.
한편, 본 발명은 제1망동기 보드가 정상적으로 동작하는지의 여부를 판단하는 과정과; 상기 제1망동기 보드가 정상적으로 동작하는 것으로 판단되면, 상기 제1망동기 보드로부터 공급되는 제1기준 클럭을 시스템 클럭으로 선택하는 과정과; 상기 제1망동기 보드가 정상적으로 동작하지 않은 것으로 판단되면, 상기 제1망동기 보드가 장착되어 있는지의 여부를 판단하는 과정과; 상기 제1망동기 보드가 장착되어 있지 않은 것으로 판단되면, 제2망동기 보드가 정상적으로 동작하는지의 여부를 판단하는 과정과; 상기 제2망동기 보드가 정상적으로 동작하는 것을 판단되면, 상기 제2망동기 보드로부터 공급되는 제2기준 클럭을 시스템 클럭으로 선택하는 과정을 이루어지는 것을 특징으로 한다. 그리고, 본 발명은 상기 제1망동기 보드가 장착되어 있으나 정상적으로 동작하지 않는다고 판단되면, 상기 제1망동기 보드를 리셋시키는 과정을 더 포함한다. 아울러, 본 발명은 상기 제2망동기 보드가 장착되어 있으나 정상적으로 동작하지 않는다고 판단되면, 상기 제2망동기 보드를 리셋시키는 과정을 더 포함한다.
도 1은 동기망에서의 클럭 계위의 예를 나타내는 도면.
도 2는 각 타이밍 모드를 나타내는 도면.
도 3은 종래 망동기 블록 이중화 장치의 구성을 나타내는 도면.
도 4는 본 발명에 따른 망동기 블록 이중화 장치의 구성을 나타내는 도면.
도 5는 본 발명의 실시예에 따른 제어부의 상세도.
도 6은 본 발명의 실시예에 따른 망동기 블록의 이중화를 위한 제어 흐름을 나타내는 도면.
이하 본 발명을 첨부된 도면들을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 망동기 블록의 이중화 장치의 구성을 나타낸다.
도 3 및 4를 비교하면, 본 발명은 종래의 구조에서 각각의 라인 보드별로 나누어져 있던 마스터/슬레이브 선택부를 분리해내어 새로운 보드에 통합하여 실제 상용되는 클럭을 선택함에 있어서 일관성을 유지하는 구조이다.
도 4를 참조하면, 새롭게 구성된 보드(430)는 보드간 연결(Board to Board connection) 및 보드와 백플레인간 연결(board to back-plane connection)을 수행하며, 마스터/슬레이브 선택 보드에 연결된다. 여기서, 보드와 백플레인간 커넥터(board to back-plane connector)와 보드간 커넥터(board to board connector)의 차이는 단순히 물리적인 구조의 차이로서 보드가 장착된 상태에서 두 개의 보드가 서로 수직 구조인 경우 보드와 백플레인 커넥터(board to back-plane connector)이고, 수평 구조인 경우 보드간 커넥터(board to board connector)로 구분한다.
이와 같이, 본 발명에 따른 이중화 장치는 종래의 구조에서 각각의 라인 보드에 분산되어 있던 마스터/슬레이브 선택 기능을 하나의 보드(430)로 통합하여 시스템에 장착함으로서 기존의 구조에서는 불가능한 망동기 보드의 관리 기능인 폴트(fault) 시 리셋(reset) 기능을 추가할 수 있으며, 상대적으로 백플레인의 구조도 간소화할 수 있다.
도 5는 본 발명의 실시예에 따른 제어부의 상세도를 나타낸다.
도 4 및 도 5를 참조하면, 마스터/슬레이브 선택 보드(430)는 제어기(431)와 기준 클럭 선택기(432)와 전력 분배기(433)로 구성되고, 각각의 라인 보드(450-1~450-N)로부터 전송 신호로부터 추출된 클럭을 받는다.
제어기(431)는 제1, 2망동기 보드(410, 420)로부터 각각 서비스 신호와 보드 삽입 신호를 인가받고, 제1, 2리셋 신호를 생성하여 각각 제1, 2 망동기 보드(410, 420)로 인가한다. 즉, 제어기(431)는 제1망동기 보드(410)로부터 제1인서비스 신호(inserve_A)와 제1보드 삽입 신호(board_insertion_A)를 공급받고, 제1리셋 신호(reset_A)를 발생하여 제1망동기 보드(410)로 인가한다. 또한, 제어기(431)는 제2망동기 보드(420)로부터 제2인서비스 신호(inserve_B)와 제2보드 삽입 신호(board_insertion_B)를 공급받고, 제2리셋 신호(reset_B)를 발생하여 제2망동기 보드(420)로 인가한다. 여기서, 인서비스 신호(inserve_A, inserve_B)는 각기 제1, 2망동기 보드(410, 420)가 정식적으로 동작하는지를 알려주기 위한 신호로서, '0'인 경우 정상적으로 서비스함을 나타내고, '1'인 경우 폴트(fault)상황임을 나타낸다. 그리고, 보드 삽입 신호(board_insertion_A, board_insertion_B)는 각기 제1, 2망동기 보드(410, 420)가 시스템에 장착되어 있는지의 여부를 알려주기 위한 신호로서, '0'인 경우 보드가 장착되어 있는 상태를 나타내고, '1'인 경우 보드가 분리되어 있는 상태를 나타낸다. 그리고, 리셋 신호(reset_A, reset_B)는 각기 제1, 2망동기 보드(410, 420)에 폴트(fault)가 발생했을 경우 해당 보드를 초기화시키는데 사용되는 신호로서, '0'인 경우 초기화 상태를 나타내고, '1'인 경우 정상상태를 나타낸다.
그리고, 제어기(431)는 기준 클럭을 선택하기 위한 제어 신호(Ref_selection)를 기준 클럭 선택기(432)로 인가한다.
그러면, 기준 클럭 선택기(432)는 제1망동기 보드(410)로부터 제1기준클럭(Ref_A)과 제2망동기 보드(420)로부터 제2기준 클럭(Ref_B)을 입력받고 제어기(431)로부터 기준 클럭을 선택하기 위한 제어 신호(Ref_selection)를 인가받아 기준 클럭을 선택한다.
전력 분배기(433)는 백플레인(440)을 통해 각각의 라인 보드(450-1~450-N)로부터 수신된 클럭 신호를 두 배의 신호로 나누어 각각의 망동기 보드(410, 420)로 전송한다.
한편, 망동기 보드(410, 420)에서는 기존의 구조에서와 마찬가지로 셋팅된 타이밍 모드(Timing mode)와 클럭의 질(clock quality)에 따라 기준 클럭을 선택하고, 선택된 기준 클럭에 시스템 클럭을 주파수 및 위상의 동기를 일치시킨다. 각각의 망동기 보드(410, 420)에서 동기된 시스템 클럭은 다시 마스터/슬레이브 선택 보드(430)로 보내어진다.
도 6은 본 발명의 실시예에 따른 제어부의 논리 흐름도가 나타낸다.
도 4 내지 도 6을 참조하여 본 발명의 실시예에 따른 동기 전송 시스템에서 망동기 보드의 이중화 제어 방법을 설명한다.
시작 상태에서는 시스템에 전원이 처음으로 부가되어 초기화된다.
제(610)단계에서 제어기(431)는 제1인서비스 신호(inservice_A)로서 제1망동기 보드(410)가 정상적으로 동작하는지 판단한다.
제1망동기 보드(410)가 정상 동작하는 것으로 판단되면, 제(620)단계에서 제어기(431)는 제1망동기 보드(410)로부터 전송되는 제1기준 클럭(ref_A)을 시스템의 클럭으로 선택하도록 기준 클럭 선택기(432)를 제어한다. 그리고, 제어기(431)는제1망동기 board(410)가 정상 동작하는 동안 즉, 제1인서비스 신호(Inservice_A)의 변화가 없을 때에 계속 제1기준 클럭(ref_A)을 시스템의 클럭으로 사용하도록 제어다.
이와 달리, 제1망동기 보드(410)가 정상 동작하지 않은 것으로 판단되면, 제(630)단계에서 제어기(431)는 제1보드 삽입 신호(board_insertion_A)로서, 제1망기 보드(410)가 장착되었는가를 판단한다.
제1망동기 보드(410)가 장착된 것으로 판단되면, 제(640)단계에서 제어기(431)는 제1리셋 신호(reset_A)를 제1망동기 보드(410)로 인가하여 제1망동기 보드(410)를 리셋시킨다.
이와 달리, 제1망동기 보드(410)가 장착되지 않은 것으로 판단되면, 제(650)단계에서 제어기(431)는 제2인서비스 신호(Inservice_B)로서 제2망동기 보드(420)가 정상적으로 동작하는지 판단한다.
제2망동기 보드(420)가 정상적으로 동작하는 것으로 판단되면, 제(660)단계에서 제어기(431)는 기준 클럭 선택기(432)를 제어하여 제2망동기 보드(420)에서 나오는 기준 클럭(ref_B)을 시스템의 클럭으로 사용한다. 그리고, 제어기(431)는 제2인서비스 신호(Inservice_B)에 변화가 없을 때 즉, 제2망동기 보드(420)가 정상 동작하는 동안에 제2망동기 보드의 기준 클럭(ref_B)을 계속하여 시스템의 클럭으로 선택하도록 기준 클럭 선택기(432)를 제어한다.
이와 달리, 제2망동기 보드(420)가 정상적으로 동작하지 않는 것으로 판단되면, 제(670)단계에서 제어기(431)는 제2보드 삽입 신호(board_insertion_B)로서제2망동기 보드(420)의 장착 유무를 판단한다.
제2망동기 보드(420)가 장착되어 있는 것으로 판단되면, 제(680)단계에서 제어기(431)는 제2망동기 보드(420)로 제2리셋 신호(Reset_B)를 인가하여 제2망동기 보드(420)를 리셋시킨다.
상술한 바와 같이 본 발명은 동기 전송 시스템에서 실제 사용할 클럭을 선택하기 위하여 각각의 라인 카드에 분산되어 있던 클럭 모니터링 기능을 하나의 집중화된 보드로 통합함으로써, 시스템에서 기능이 중복되는 부분을 줄여서 상대적으로 비용 절감의 효과가 있다.
또한, 본 발명은 동기 전송 시스템에서 마스터/슬레이브를 선택한 후 실제 사용할 클럭들만 각각의 라인 보드로 전달하므로, 상대적으로 백프레인 구조를 간단하게 구현할 수 있는 이점이 있다.
게다가, 본 발명은 동기 전송 시스템의 이중화된 구조에서 실제 사용하는 보드를 선택함에 있어서, 선택 방법이 집중화되어 있으므로 모든 라인 보드의 클럭을 하나의 망동기 보드가 제공하여 절체 방식을 간단하게 할 수 있는 이점이 있다.
아울러, 본 발명은 동기 전송 시스템의 이중화 구조에서 폴트시 리셋 기능을 추가함으로써 망동기 보드의 소프트웨어의 이상이 발생한 경우에 대비할 수 있는 이점이 있다.

Claims (8)

  1. 동기 전송 시스템에서 망동기 블록 이중화 장치에 있어서,
    제1, 2망동기 보드로부터 각기 제1, 2인서비스 신호와 제1, 2보드 삽입 신호를 인가받아 제1, 2망동기 보드의 상태를 파악하여 정상 동작하는 망동기 보드의 기준 클럭을 선택하도록 제어하는 제어기와;
    상기 제어기로부터 기준 클럭 선택 신호를 인가받아 제1, 2망동기 보드로부터 인가되는 제1, 2기준 클럭중 하나를 시스템 클럭으로 선택하는 기준 클럭 선택기를 적어도 구비하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 제어기는;
    상기 제1망동기 보드로부터 인가되는 제1인서비스 신호로서 상기 제1망동기 보드가 정상적으로 동작하는 것으로 판단되면, 상기 제1기준 클럭을 시스템 클럭으로 선택하도록 상기 기준 클럭 선택 신호를 상기 기준 클럭 선택기로 인가하는 것을 특징으로 하는 장치.
  3. 제2항에 있어서, 상기 제어기는;
    상기 제1망동기 보드로부터 인가되는 상기 제1인서비스 신호로서 상기 제1망동기 보드가 비정상적으로 동작하는 것으로 판단되면, 상기 제1보드 삽입 신호로서 상기 제1망동기 보드가 장착되었는지의 여부를 판단하여 상기 제1망동기 보드가 삽입되지 않은 것으로 판단되면, 상기 제1망동기 보드로 제1리셋신호를 인가하는 것을 특징으로 하는 장치.
  4. 제3항에 있어서, 상기 제어기는;
    상기 제1망동기 보드가 비정상적으로 동작하면, 상기 제2망동기 보드로부터 인가되는 제2인서비스 신호로서 상기 제2망동기 보드가 정상적으로 동작하면, 상기 제2망동기 보드로부터 인가되는 제2기준 클럭을 시스템 클럭으로 선택하도록 기준 클럭 선택 신호를 상기 기준 클럭 선택기로 인가하는 것을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 제어기는;
    상기 제2망동기 보드가 비정상적으로 동작하면, 상기 제2보드 삽입 신호로서 상기 제2망동기 보드가 장착되어 있는 것으로 판단되면, 상기 제2망동기 보드를 리셋시키도록 제2리셋 신호를 상기 제2망동기 보드로 인가하는 것을 특징으로 하는 장치.
  6. 동기 전송 시스템에서 망동기 블록 이중화 제어 방법에 있어서,
    제1망동기 보드가 정상적으로 동작하는지의 여부를 판단하는 과정과;
    상기 제1망동기 보드가 정상적으로 동작하는 것으로 판단되면, 상기 제1망동기 보드로부터 공급되는 제1기준 클럭을 시스템 클럭으로 선택하는 과정과;
    상기 제1망동기 보드가 정상적으로 동작하지 않은 것으로 판단되면, 상기 제1망동기 보드가 장착되어 있는지의 여부를 판단하는 과정과;
    상기 제1망동기 보드가 장착되어 있는 것으로 판단되면, 제2망동기 보드가 정상적으로 동작하는지의 여부를 판단하는 과정과;
    상기 제2망동기 보드가 정상적으로 동작한다고 판단되면, 상기 제2망동기 보드로부터 공급되는 제2기준 클럭을 시스템 클럭으로 선택하는 과정으로 이루어지는 것을 특징으로 하는 이중화된 블록 제어 방법.
  7. 제6항에 있어서,
    상기 제1망동기 보드가 장착되어 있는 것으로 판단되면, 상기 제1망동기 보드를 리셋시키는 과정을 더 포함하는 것을 특징으로 하는 이중화 블록 제어 방법.
  8. 제6항에 있어서,
    상기 제2망동기 보드가 장착되어 있는 것으로 판단되면, 상기 제2망동기 보드를 리셋시키는 과정을 더 포함하는 것을 특징으로 하는 이중화 블록 제어 방법.
KR10-2001-0079651A 2001-12-15 2001-12-15 동기 전송 시스템에서 망동기 블록 이중화 장치 및 그제어 방법 KR100487561B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079651A KR100487561B1 (ko) 2001-12-15 2001-12-15 동기 전송 시스템에서 망동기 블록 이중화 장치 및 그제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079651A KR100487561B1 (ko) 2001-12-15 2001-12-15 동기 전송 시스템에서 망동기 블록 이중화 장치 및 그제어 방법

Publications (2)

Publication Number Publication Date
KR20030049446A true KR20030049446A (ko) 2003-06-25
KR100487561B1 KR100487561B1 (ko) 2005-05-03

Family

ID=29575255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0079651A KR100487561B1 (ko) 2001-12-15 2001-12-15 동기 전송 시스템에서 망동기 블록 이중화 장치 및 그제어 방법

Country Status (1)

Country Link
KR (1) KR100487561B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298806B1 (ko) * 2009-12-21 2013-08-22 한국전자통신연구원 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치
WO2015126336A1 (en) 2014-02-24 2015-08-27 Çam Caner A panel based on the waste remaining from the waste paper recycling process and the method for the manufacture of the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0457536A (ja) * 1990-06-27 1992-02-25 Fujitsu Ltd クロック供給方式
JP3193239B2 (ja) * 1994-08-30 2001-07-30 富士通株式会社 クロック供給装置
KR19980069484A (ko) * 1997-02-28 1998-10-26 김광호 비동기 전송모드 교환시스템의 망동기 삼중화 상태관리장치
KR20000032961A (ko) * 1998-11-18 2000-06-15 윤종용 이중화 보드의 클럭 이중화 방법
KR20000044399A (ko) * 1998-12-30 2000-07-15 윤종용 교환 시스템에서 망동기 장치의 관리 장치 및 상태천이 방법
KR100290660B1 (ko) * 1999-03-31 2001-05-15 박종섭 비대칭 디지털가입자망 접속시스템의 동기원클럭선택장치 및 그운용방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298806B1 (ko) * 2009-12-21 2013-08-22 한국전자통신연구원 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치
WO2015126336A1 (en) 2014-02-24 2015-08-27 Çam Caner A panel based on the waste remaining from the waste paper recycling process and the method for the manufacture of the same

Also Published As

Publication number Publication date
KR100487561B1 (ko) 2005-05-03

Similar Documents

Publication Publication Date Title
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
EP2820783B1 (en) Frequency distribution using precision time protocol
JPH11127128A (ja) 同期装置
KR19980025791A (ko) 피엘씨 리모트 시스템의 가동시간 동기화 및 비상상태 출력 제어방법
CN106549724A (zh) 一种时间同步报文的处理方法及装置
CN111082888B (zh) 一种船用分布式光纤授时系统
KR101266041B1 (ko) 로직 게이트 기반의 스위칭 칩을 이용한 고속 자동 고장복구 이더넷 다중화 네트워크 장치
KR101081990B1 (ko) 빌딩자동제어장치의 제어방법
KR100487561B1 (ko) 동기 전송 시스템에서 망동기 블록 이중화 장치 및 그제어 방법
WO2001028144A1 (fr) Dispositif et procede de synchronisation
US8661106B2 (en) Method of correction of network synchronisation
US9705823B2 (en) Port status synchronization method, related device, and system
CN111416681B (zh) 一种适应多场景应用的高可靠时频同步组网方法
WO2020052298A1 (zh) 时钟、时间同步方法、装置以及多路由器系统
CN114650113B (zh) 选择时钟源的方法及装置
JPH09261210A (ja) 同期伝送システムの同期クロック分配方式
JP2002094492A (ja) 時刻同期方法及び通信装置
KR20030034421A (ko) 피시아이 시스템 이중화 장치
JP2000106565A (ja) バス接続拡張方式におけるネットワーク同期および無瞬断クロック切替方式
KR100326296B1 (ko) 망동기장치의클럭분배부에서운용자요구에의한기준클럭및마스터클럭변경방법
JP2978623B2 (ja) 網同期システム
US20220337384A1 (en) Clock Port Attribute Recovery Method, Device, and System
CN112346905B (zh) 数据备援系统
KR19990056020A (ko) 사설 교환시스템에서 망 동기 클럭 제어 방법
CN101159525B (zh) 单板主备倒换方法、系统及应用于主备倒换系统的单板

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090331

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee