KR20030049141A - A forming method of titanium nitride layer and fabricating method of semiconductor device - Google Patents
A forming method of titanium nitride layer and fabricating method of semiconductor device Download PDFInfo
- Publication number
- KR20030049141A KR20030049141A KR1020010079278A KR20010079278A KR20030049141A KR 20030049141 A KR20030049141 A KR 20030049141A KR 1020010079278 A KR1020010079278 A KR 1020010079278A KR 20010079278 A KR20010079278 A KR 20010079278A KR 20030049141 A KR20030049141 A KR 20030049141A
- Authority
- KR
- South Korea
- Prior art keywords
- cvd
- film
- forming
- tin
- tin film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Abstract
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, TiN막 및 그를 이용한 반도체 소자 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a TiN film and a method for manufacturing a semiconductor device using the same.
반도체 소자에서 실리콘 기판과 금속배선이 연결되는 콘택 부분에는 콘택 저항을 낮추기 위해 일반적으로 TiSi2와 같은 금속실리사이드를 형성하고 그 위에 TiN과 같은 배리어막을 증착하게 된다.In the semiconductor device, a metal silicide such as TiSi 2 is generally formed on the contact portion where the silicon substrate and the metal wiring are connected, and a barrier layer such as TiN is deposited thereon.
TiSi2를 형성하는 방법으로는 물리기상증착(Physical Vapor Deposition; 이하 PVD라 함)법으로 Ti를 증착한 후 고온에서 열처리하여 TiSi2를 만드는 방법과, TiCl4소스를 이용한 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 함)법으로 TiSi2를 형성하는 방법이 주로 사용되고 있다.TiSi 2 is formed by depositing Ti by physical vapor deposition (PVD), followed by heat treatment at high temperature to form TiSi 2 , and chemical vapor deposition using TiCl 4 source. A method of forming TiSi 2 by Deposition (hereinafter, referred to as CVD) is mainly used.
CVD법에 의한 TiSi2의 증착은 고온 열처리를 별도로 하지 않아도 증착과 동시에 기판의 실리콘과 Ti가 반응하여 TiSi2를 형성하므로 공정단순화 측면에서 유리하다.The deposition of TiSi 2 by the CVD method is advantageous in terms of process simplicity since the silicon and Ti of the substrate react to form TiSi 2 at the same time as the deposition without separate high temperature heat treatment.
한편, 전술한 특성에 기인하여 콘택 영역 하부에 금속실리사이드를 많이 사용하는 바, 금속실리사이드를 형성한 다음 그 상부에 TiN 배리어막을 증착한다. 이 때 콘택홀 크기가 작아질수록 PVD법에 의한 TiN 증착보다는 단차피복성(Step coverage)가 우수한 TiCl4 소스를 이용한 CVD법에 의한 TiN의 증착이 유리하며, CVD법에 의해 증착된 TiN 배리어막 위에는 CVD법에 의한 W을 증착하여 콘택홀을 메우게 된다.On the other hand, due to the above-described characteristics, a large amount of metal silicide is used under the contact region, thereby forming a metal silicide and then depositing a TiN barrier layer thereon. At this time, as the contact hole size decreases, the deposition of TiN by the CVD method using the TiCl4 source, which has superior step coverage, is more advantageous than the TiN deposition by the PVD method, and on the TiN barrier layer deposited by the CVD method, W is deposited by CVD to fill the contact holes.
전술한 바와 같은 종래기술에 따른 배리어막 형성 공정을 도시한 도 1a 내지 도 1d의 단면도를 참조하여 상세하게 설명한다.It will be described in detail with reference to the cross-sectional view of Figure 1a to 1d showing a barrier film forming process according to the prior art as described above.
먼저, 도 1a에 도시된 바와 같이 소스/드레인 등의 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(11) 상에 층간절연막(12)을 형성한 다음, 층간절연막(12)을 선택적으로 식각하여 금속배선 등과 연결될 콘택홀(13)을 형성한다.First, as shown in FIG. 1A, an interlayer insulating film 12 is formed on a substrate 11 on which various elements for forming a semiconductor device such as a source / drain are formed, and then the interlayer insulating film 12 is selectively etched to form a metal. The contact hole 13 to be connected to the wiring and the like is formed.
다음으로, 도 1b에 도시된 바와 같이, 콘택홀(13)의 내벽 및 상부 표면을 따라 일정 두께의 금속막(14)과 콘택홀(13) 저면의 기판(10)과 접하는 계면에 금속실리사이드(15)를 형성하는 바, 전술한 바와 같이 PVD법에 의해 금속막(14)을 증착한 다음, 후속 열처리에 의해 금속실리사이드(15)를 형성하거나, CVD법에 의해 금속막(14)을 증착하면서 금속실리사이드(15)를 형성할 수 있다.Next, as shown in FIG. 1B, a metal silicide (Silicon) is formed at an interface between the inner wall and the upper surface of the contact hole 13 and the substrate 10 on the bottom surface of the contact hole 13. 15), as described above, the metal film 14 is deposited by PVD, and then the metal silicide 15 is formed by subsequent heat treatment, or the metal film 14 is deposited by CVD. The metal silicide 15 may be formed.
여기서, 금속막(14)은 실리사이드를 형성할 금속 예컨대, Co 또는 Ti 등을 이용하며, PVD법에 의해 금속실리사이드(15)를 형성하는 경우 실리사이드를 형성하기 위한 금속 증착 후 PVD법에 의해 TiN 배리어막을 증착한 다음 열처리에 의해 금속실리사이드(15)를 형성할 수도 있다.Here, the metal film 14 uses a metal to form silicide, for example, Co or Ti, and when the metal silicide 15 is formed by PVD method, the TiN barrier is formed by the PVD method after metal deposition to form the silicide. The metal silicide 15 may be formed by depositing a film and then heat treatment.
다음으로, 도 1c에 도시된 바와 같이 금속막(14)을 포함한 전체 구조의 표면을 따라 TiCl4/NH3소스를 이용한 CVD법에 의해 TiN 배리어막(16)을 형성한다.Next, as shown in FIG. 1C, the TiN barrier film 16 is formed by the CVD method using the TiCl 4 / NH 3 source along the surface of the entire structure including the metal film 14.
계속해서, 도 1d에 도시된 바와 같이 TiN 배리어막(16) 내의 염소(Cl)계 불순물을 제거하기 위해 TiCl4가스의 유입을 중단하고 기판(11) 전면에 NH3또는 N2/H2가스를 일정 시간 플로우시킨다.Subsequently, in order to remove the chlorine (Cl) -based impurities in the TiN barrier layer 16 as shown in FIG. 1D, the inflow of TiCl 4 gas is stopped, and NH 3 or N 2 / H 2 gas is disposed on the entire surface of the substrate 11. Flows for a certain time.
그러나, 전술한 종래기술의 문제점은 배리어막으로 사용되는 CVD-TiN의 배리어 특성이 우수하지 못하다는 것이다. CVD-TiN은 증착 중 박막 내에 포함되는 다량의 염소계 불순물을 제거하기 위해 원하는 두께만큼 증착한 후 인시튜(In-situ)로 동일 챔버 내에서 NH3또는 N2/H2기체를 플로우시키면서 열처리하여 주는 것이 필수적이다. 이 때 입계에 포함되어 있던 Cl이 빠져나오게 되므로 대기중에 노출되었을 때 산소가 침투하기 쉽다. 즉, 질소를 포함한 가스 분위기에서 열처리하는 시간이 길수록 박막 내의 Cl 불순물 양이 감소하여 보다 순수한 TiN막을 형성할 수 있으나, 산소의 침투는 오히려 더 쉬워지게 된다.However, the above-mentioned problem of the prior art is that the barrier property of CVD-TiN used as the barrier film is not excellent. CVD-TiN is deposited to a desired thickness in order to remove a large amount of chlorine-based impurities contained in the thin film during deposition, and then heat-treated by flowing NH 3 or N 2 / H 2 gas in the same chamber in-situ. Giving is essential. At this time, Cl contained in the grain boundary is released, and oxygen easily penetrates when exposed to the atmosphere. In other words, the longer the heat treatment time in the gas atmosphere containing nitrogen, the more the amount of Cl impurities in the thin film can be formed to form a more pure TiN film, but oxygen is easier to penetrate.
산소가 박막 내로 침투하게 되면 후속 열공정시 TiN막 하부의 금속실리사이드의 응집 현상이 심하게 발생하여 콘택 저항과 누설전류 특성이 열화되므로, TiN막의 Cl을 제거함과 동시에 산소 침투에 대한 저항성을 향상시키는 것이 반드시 필요하다.If oxygen penetrates into the thin film, the coagulation phenomenon of the metal silicide under the TiN film is severely generated during the subsequent thermal process, and the contact resistance and leakage current characteristics are deteriorated. need.
도 2는 CVD-TiN막의 비저항 변화를 도시한 그래프이며, 여기서 도 2(a)는TiN 증착 후 NH3질화 처리 시간에 따른 비저항 변화를 도시하며, 도 2(b)는 TiN 증착 후 대기 노출 시간에 따른 면저항 변화를 도시한다.FIG. 2 is a graph showing a change in resistivity of a CVD-TiN film, where FIG. 2 (a) shows a change in resistivity according to NH 3 nitride treatment time after TiN deposition, and FIG. 2 (b) shows atmospheric exposure time after TiN deposition. The sheet resistance change with respect is shown.
도 2(a)에서 알 수 있듯이 NH3열처리 시간이 길수록 Cl의 함량이 감소하여 박막의 비저항은 지속적으로 감소함을 알 수 있다. 하지만, TiN 증착 후 대기 중에 노출되는 시간이 길수록 도 2(b)에 도시된 바와 같이 산소 불순물의 침투로 TiN 박막의 면저항이 계속 증가하게 되며 , 전술한 바와 같이 이러한 산소의 침투는 콘택영역에서의 전기적 특성을 열화시킨다.As can be seen in Figure 2 (a) it can be seen that the longer the NH 3 heat treatment time, the content of Cl decreases, so that the specific resistance of the thin film is continuously reduced. However, as the time exposed to the air after TiN deposition increases, the sheet resistance of the TiN thin film continues to increase due to the infiltration of oxygen impurities, as shown in FIG. 2 (b). As described above, the penetration of oxygen in the contact region Deteriorates electrical properties.
또한, 산소 침투 외에도 TiN막 상부에 CVD-W이 증착될 경우 WF6가스로 부터 분해된 불소(F)가 TiN막 의 입계를 통해 확산되어 콘택의 전기적 특성 열화 및 CVD-금속실리사이드와 CVD-TiN 계면의 접착력 악화 등의 문제를 야기시킨다.In addition, when CVD-W is deposited on the TiN film in addition to oxygen infiltration, fluorine (F) decomposed from the WF 6 gas diffuses through the grain boundary of the TiN film, resulting in deterioration of electrical properties of the contact and CVD-metal silicide and CVD-TiN. It causes problems such as deterioration of adhesion at the interface.
도 3은 CVD-TiN막과 PVD-TiN막으로의 불순물 침투 정도 차이를 도시한 그래프로서, CVD-TiN막과 PVD-TiN막 위에 WF6가스를 인위적으로 플로우시킨 후 SIMS(Secondary Ion Mass Spectrometry) 분석을 통해 각 TiN막을 통해 불소(F)가 침투한 정도를 분석한 결과이다. 도 3에서 알 수 있듯이 PVD-TiN막은 불소(F)의 침투를 잘 막고 있는 반면 CVD-TiN막 내로는 다량의 불소(F)가 침투하고 있음을 알 수 있다.3 is a graph showing the difference in impurity penetration into CVD-TiN film and PVD-TiN film. Secondary ion mass spectrometry (SIMS) after artificially flowing WF 6 gas over CVD-TiN film and PVD-TiN film is shown. This is the result of analyzing the penetration of fluorine (F) through each TiN film through the analysis. As can be seen in FIG. 3, the PVD-TiN film prevents the penetration of fluorine (F) well, whereas a large amount of fluorine (F) penetrates into the CVD-TiN film.
요컨대, 우수한 단차피복성을 갖는 CVD-TiN막을 콘택 배리어막으로 사용하기 위해서는 CVD-TiN막 내의 Cl 불순물 양을 줄임과 동시에 산소 및 불소(F) 불순물의 침투를 막아줄 수 있는 새로운 배리어막 증착 방법 또는 배리어 구조를 개발하는것이 필수적이다.In short, in order to use a CVD-TiN film having excellent step coverage as a contact barrier film, a new barrier film deposition method capable of reducing the amount of Cl impurities in the CVD-TiN film and preventing the penetration of oxygen and fluorine (F) impurities. Or developing a barrier structure is essential.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, CVD-TiN막의 배리어 특성을 향상시키기에 적합한 TiN막 형성 방법 및 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.The present invention proposed to solve the problems of the prior art as described above, the object of the present invention is to provide a TiN film forming method and a semiconductor device manufacturing method suitable for improving the barrier properties of the CVD-TiN film.
도 1a 내지 도 1d는 종래기술에 따른 배리어막 형성 공정을 도시한 단면도,1A to 1D are cross-sectional views illustrating a barrier film forming process according to the prior art;
도 2는 CVD-TiN막의 NH3질화 처리 시간에 따른 비저항 변화 및 TiN 증착 후 대기 노출 시간에 따른 면저항 변화 도시한 그래프,2 is a graph showing a change in resistivity according to the NH 3 nitriding treatment time of a CVD-TiN film and a sheet resistance change according to the atmospheric exposure time after TiN deposition;
도 3은 CVD-TiN막과 PVD-TiN막으로의 불순물 침투 정도 차이를 도시한 그래프,3 is a graph showing the difference in impurity penetration into CVD-TiN film and PVD-TiN film;
도 4a 내지 도 4f는 본 발명의 일실시예에 따른 TiN 배리어막 형성 공정을 도시한 단면도,4A to 4F are cross-sectional views illustrating a TiN barrier film forming process according to an embodiment of the present invention;
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 반도체 소자의 TiN 배리어막 형성 공정을 도시한 단면도.5A to 5C are cross-sectional views illustrating a process of forming a TiN barrier film of a semiconductor device in accordance with another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
41 : 기판42 : 층간절연막41 substrate 42 interlayer insulating film
44 : 금속막45 : 금속실리사이드44 metal film 45 metal silicide
46 : CVD-TiN막46: CVD-TiN film
상기 목적을 달성하기 위해 본 발명은, 반도체층 상에 TiCl4및 NH3가스를 이용하여 CVD-TiN막을 형성하는 단계와, 상기 TiCl4가스의 챔버 내로의 유입을 중단하고 질소를 포함하는 가스 분위기에서 상기 CVD-TiN막을 질화처리하는 단계를 복수회 반복 수행하는 것을 특징으로 하는 TiN막 형성 방법을 제공한다.In order to achieve the above object, the present invention provides a step of forming a CVD-TiN film using TiCl 4 and NH 3 gas on a semiconductor layer, and stopping the inflow of the TiCl 4 gas into the chamber and containing a gas atmosphere containing nitrogen. In the present invention, a method of forming a TiN film is provided, wherein the step of nitriding the CVD-TiN film is repeated a plurality of times.
또한 상기 본 발명은 기판 상의 절연막을 선택적으로 식각하여 상기 기판 표면을 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 포함한 결과물 표면을 따라 금속막을 형성하며, 상기 금속막과 상기 기판이 접하는 상기 콘택홀 저면에 금속실리사이드를 형성하는 단계를 수행한 후, 상기 금속막 상에 TiCl4및 NH3가스를 이용하여 CVD-TiN막을 형성하는 단계와, 상기 TiCl4가스의 챔버 내로의 유입을 중단하고 질소를 포함하는 가스 분위기에서 상기 CVD-TiN막을 질화처리하는 단계를 복수회 반복 수행하는 것을 특징으로 하는 반도체 소자 제조 방법을 제공한다.In another aspect, the present invention comprises the steps of selectively etching the insulating film on the substrate to form a contact hole for exposing the surface of the substrate; And forming a metal film along a surface of the resultant including the contact hole, and forming a metal silicide on a bottom surface of the contact hole in contact with the metal film and the substrate, and then forming TiCl 4 and NH 3 gas on the metal film. Forming a CVD-TiN film by using a plurality of times, and stopping the inflow of the TiCl 4 gas into the chamber and nitriding the CVD-TiN film in a gas atmosphere containing nitrogen a plurality of times. A semiconductor device manufacturing method is provided.
또한 상기 목적을 달성하기 위해 본 발명은, 기판 상의 절연막을 선택적으로 식각하여 상기 기판 표면을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 결과물 표면을 따라 금속막을 형성하며, 상기 금속막과 상기 기판이 접하는 상기 콘택홀 저면에 금속실리사이드를 형성하는 단계; 상기 금속막 상에 TiCl4및 NH3가스를 이용하여 CVD-TiN막을 형성하는 단계; 상기 TiCl4가스의 챔버 내로의 유입을 중단하고 질소를 포함하는 가스 분위기에서 상기 CVD-TiN막을 질화처리하는 단계; 및 상기 CVD-TiN막 상에 PVD-TiN막을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.In addition, to achieve the above object, the present invention comprises the steps of selectively etching the insulating film on the substrate to form a contact hole for exposing the surface of the substrate; Forming a metal film along a resultant surface including the contact hole, and forming a metal silicide on a bottom surface of the contact hole in contact with the metal film and the substrate; Forming a CVD-TiN film using TiCl 4 and NH 3 gas on the metal film; Stopping the inflow of the TiCl 4 gas into the chamber and nitriding the CVD-TiN film in a gas atmosphere containing nitrogen; And it provides a semiconductor device manufacturing method comprising the step of forming a PVD-TiN film on the CVD-TiN film.
본 발명은, TiCl4소스를 이용하여 CVD-TiN막을 형성함에 있어 TiCl4가스 유입에 의한 증착 단계와 질소 분위기에서의 질화처리를 동일 챔버 내에서 복수회 반복함으로써, CVD-TiN막의 배리어 특성을 향상시키는 것으로서, 불순물 제거 뿐만이 아니라 질소 열처리 후 이어지는 증착 단계에서 다시 입자 성장이 일어나게 되므로 불연속적인 입계 구조가 형성되어, 산소나 불소와 같은 불순물이 입계를 통해 하부 실리사이드로 도달하는 것을 방지하도록 하는 것을 기술적 특징으로 한다.In forming the CVD-TiN film using the TiCl 4 source, the present invention improves the barrier properties of the CVD-TiN film by repeating the deposition step by the inflow of TiCl 4 gas and the nitriding treatment in a nitrogen atmosphere a plurality of times in the same chamber. As a result, not only the removal of impurities but also grain growth occurs in the subsequent deposition step after nitrogen heat treatment, thereby forming a discontinuous grain boundary structure, which prevents impurities such as oxygen and fluorine from reaching the lower silicide through the grain boundary. It is done.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하는 바, 도 4a 내지 도 4f는 본 발명의 일실시예에따른 TiN 배리어막 형성 공정을 도시한 단면도로서, 이를 참조하여 상세히 후술한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can more easily implement the present invention. 4f is a cross-sectional view illustrating a TiN barrier film forming process according to an embodiment of the present invention, which will be described later in detail.
먼저, 도 4a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(41) 상에 층간절연막(42)을 형성한 다음, 층간절연막(42)을 선택적으로 식각하여 금속배선 등과 연결을 위한 콘택홀(43)을 형성한다.First, as shown in FIG. 4A, an interlayer insulating film 42 is formed on a substrate 41 on which various elements for forming a semiconductor device are formed. Then, the interlayer insulating film 42 is selectively etched to connect the metal wiring and the like. A contact hole 43 is formed.
다음으로, 도 4b에 도시된 바와 같이, 콘택홀(43)의 내벽 및 상부 표면을 따라 일정 두께의 금속막(44)과 콘택홀(43) 저면의 기판(40)과 접하는 계면에 금속실리사이드(45)를 형성하는 바, 전술한 바와 같이 PVD법에 의해 금속막(14)을 증착한 다음, 후속 열처리에 의해 금속실리사이드(45)를 형성하거나, 400℃ 내지 750℃의 온도 하에서 CVD법에 의해 금속막(44)을 증착하면서 금속실리사이드(45)를 형성할 수 있다.Next, as shown in FIG. 4B, metal silicide (Silicon) is formed at an interface between the inner wall and the upper surface of the contact hole 43 and the substrate 40 on the bottom surface of the contact hole 43. 45), as described above, the metal film 14 is deposited by the PVD method, and then the metal silicide 45 is formed by subsequent heat treatment, or by the CVD method at a temperature of 400 ° C to 750 ° C. The metal silicide 45 may be formed while the metal film 44 is deposited.
여기서, 금속막(44)은 실리사이드를 형성할 금속 예컨대, Co 또는 Ti 등을 이용하며, PVD법에 의해 금속실리사이드(45)를 형성하는 경우 실리사이드를 형성하기 위한 금속 증착 후 PVD법에 의해 TiN 배리어막을 증착한 다음 열처리에 의해 금속실리사이드(45)를 형성할 수도 있다.Here, the metal film 44 uses a metal, such as Co or Ti, to form silicide, and when the metal silicide 45 is formed by PVD method, the TiN barrier is deposited by PVD method after metal deposition to form silicide. The metal silicide 45 may be formed by depositing a film and then heat treatment.
여기서, 열처리는 600℃ 이상의 고온에서 실시하는 것이 바람직하다.Here, it is preferable to perform heat processing at high temperature 600 degreeC or more.
다음으로, CVD-TiN 증착 챔버에 기판(40)을 장입하고, 도 4c에 도시된 바와 같이 금속막(44)을 포함한 전면에 CVD-TiN 증착 공정을 수행하는 바, TiCl4/NH3소스를 이용하여 제1 TiN 배리어막(46a)을 증착한 다음, 도 4d에 도시된 바와 같이 N2또는 NH3를 포함하는 가스 분위기에서 2초 ∼ 60초 동안 플로우시킴으로써, 제1 TiN 배리어막(46a) 내의 Cl계 불순물을 제거한다.Next, the the CVD-TiN deposition chamber was charged to the substrate 40, and a bar, TiCl 4 / NH 3 source which do the CVD-TiN deposition process the front, including the metal film 44 as shown in Figure 4c The first TiN barrier layer 46a is deposited using the first TiN barrier layer 46a, and then flows in a gas atmosphere containing N 2 or NH 3 for 2 seconds to 60 seconds as shown in FIG. 4D. Cl-based impurities are removed.
다시, 도 4e 및 도 4f에 도시된 바와 같은 공정을 반복함으로써, 제2 TiN 배리어막(46b)을 형성한다.Again, the second TiN barrier film 46b is formed by repeating the process as shown in Figs. 4E and 4F.
한편, 상기한 두단계 뿐만이 아니라 이러한 과정을 복수회 반복함으로써, 원하는 두께 예컨대, 20Å∼ 2000Å 두께의 TiN 배리어막(46)을 형성할 수 있다.On the other hand, by repeating this process a plurality of times as well as the above two steps, it is possible to form the TiN barrier film 46 having a desired thickness, for example, 20 to 2000 mm thick.
따라서, TiCl4가스 유입에 의한 증착 단계와 질소 분위기에서의 질화처리를 동일 챔버 내에서 복수회 반복함으로써, 불순물 제거 뿐만이 아니라 질소 열처리 후 이어지는 증착 단계에서 다시 입자 성장이 일어나게 되므로 불연속적인 입계 구조가 형성되어, 산소나 불소와 같은 불순물이 입계를 통해 하부 실리사이드까지 도달하는 것을 효과적으로 방지할 수 있다.Therefore, by repeating the deposition step by the inflow of TiCl 4 gas and the nitriding treatment in a nitrogen atmosphere a plurality of times in the same chamber, not only the removal of impurities but also the grain growth takes place in the subsequent deposition step after nitrogen heat treatment, thereby forming a discontinuous grain boundary structure. Thus, impurities such as oxygen and fluorine can be effectively prevented from reaching the lower silicide through the grain boundaries.
여기서, 제1 TiN 배리어막(46a) 증착 전에 즉, TiCl4가스를 유입하기 전에 N2또는 NH3가스를 먼저 플로우시키면 금속실리사이드(45)의 반응에 따른 부피 축소로 인한 결함을 질소가 채워주는 스터핑(Stuffing) 효과가 일어나 배리어 특성 열화를 방지할 수 있으며, 전술한 소스가스와 질소를 포함하는 가스에 각각 노출시키는 시간을 동일하게 또는 각각 다르게 함으로써 막의 특성을 최고로 할 수 있다.Here, when N 2 or NH 3 gas is first flowed before deposition of the first TiN barrier layer 46a, that is, before the TiCl 4 gas is introduced, nitrogen fills the defect due to the volume reduction due to the reaction of the metal silicide 45. A stuffing effect may occur to prevent deterioration of barrier properties, and the film properties may be maximized by equally or differently exposing time to the above-described source gas and gas containing nitrogen, respectively.
한편, 도면에 도시되지는 않았지만 CVD-W을 증착하여 콘택홀을 채운 후 식각 공정을 실시하여 이웃하는 콘택 배리어막과의 분리가 이루어진다.Although not shown in the drawing, the CVD-W is deposited to fill the contact hole, and then an etching process is performed to separate the neighboring contact barrier layer.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 반도체 소자의 TiN 배리어막 형성 공정을 도시한 단면도로서, 전술한 일실시예에서의 도 4a 내지 도 4b의 공정과 동일하므로 도면을 생략하였으며, 동일 구성요소에 대해서는 동일 부호를 사용하였는 바, 도 4b의 공정이 완료된 상태에서, CVD-TiN 증착 챔버에 기판(40)을 장입하고, 도 5a에 도시된 바와 같이 금속막(44)을 포함한 전면에 400℃ 내지 750℃의 온도 하에서 CVD-TiN 증착 공정을 수행하는 바, TiCl4/NH3소스를 이용하여 20Å∼ 2000Å 두께의 TiN 배리어막(47)을 증착한 다음, 도 5b에 도시된 바와 같이 N2또는 NH3를 포함하는 가스 분위기에서 적절한 시간 동안 플로우시킴으로써, TiN 배리어막(47) 내의 Cl계 불순물을 제거한다.5A to 5C are cross-sectional views illustrating a process of forming a TiN barrier layer of a semiconductor device according to another exemplary embodiment of the present invention. FIGS. 5A to 5C are the same as the processes of FIGS. The same reference numerals are used for the same components. In the state in which the process of FIG. 4B is completed, the substrate 40 is charged into the CVD-TiN deposition chamber, and the front surface including the metal film 44 is illustrated in FIG. 5A. Performing a CVD-TiN deposition process at a temperature of 400 ° C. to 750 ° C., depositing a TiN barrier film 47 having a thickness of 20 μs to 2000 μs using a TiCl 4 / NH 3 source, and then as shown in FIG. 5B. As such, the Cl-based impurities in the TiN barrier film 47 are removed by flowing for a suitable time in a gas atmosphere containing N 2 or NH 3 .
계속해서, 도 5c에 도시된 바와 같이 PVD-TiN 증착 공정을 통해 CVD에 의한 TiN 배리어막(47)과 PVD에 의한 20Å∼ 200Å 두께의 TiN 배리어막(48)이 적층된 구조를 형성함으로써 CVD에 의한 우수한 단차피복성과 PVD에 의한 우수한 산소 및 불소의 침투 방지 특성을 확보할 수 있다.Subsequently, as shown in FIG. 5C, a CVD structure is formed by stacking a TiN barrier film 47 by CVD and a TiN barrier film 48 having a thickness of 20 μs to 200 μs by PVD through a PVD-TiN deposition process. It is possible to secure excellent step coverage and the prevention of penetration of oxygen and fluorine by PVD.
한편, 도면에 도시되지는 않았지만 CVD-W을 증착하여 콘택홀을 채운 후 식각 공정을 실시하여 이웃하는 콘택 배리어막과의 분리가 이루어진다.Although not shown in the drawing, the CVD-W is deposited to fill the contact hole, and then an etching process is performed to separate the neighboring contact barrier layer.
전술한 본 발명은 TiN 배리어막 형성시 CVD법에 의한 증착과 질화처리를 반복적으로 수행하거나, CVD위에 PVD의 TiN을 추가로 형성함으로써 원하는 두께의 TiN 배리어막을 형성하여 우수한 단차피복성과 불소 또는 산소가 하부로 침투하는 것을 효과적으로 방지할 수 있음을 실시예를 통해 알아 보았다.According to the present invention, a TiN barrier layer having a desired thickness is formed by repeatedly performing deposition and nitriding by CVD method or by additionally forming TiN of PVD on the CVD to form a TiN barrier layer. It was found through the examples that it can effectively prevent the penetration into the bottom.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
전술한 본 발명은 다음과 같은 효과가 있다.The present invention described above has the following effects.
가. 단차피복성은 우수하나 Cl 불순물이 다량 포함되어 있고, 산소 또는 불소 등의 불순물이 침투하기 쉬운 CVD-TiN을 배리어막으로 사용하면서도 CVD-TiN막 내의 Cl 불순물 제거 효과를 증대시킴과 동시에 산소 또는 불소 등의 불순물 침투 억제 능력을 향상시킬 수 있다.end. Although it has excellent step coverage, it contains a large amount of Cl impurities and uses CVD-TiN, which easily penetrates impurities such as oxygen or fluorine, as a barrier film, while increasing the effect of removing Cl impurities in the CVD-TiN film and at the same time It is possible to improve the ability to suppress impurity penetration.
나. TiN막 내의 산소 침투에 의한 금속 실리사이드의 응집 현상을 방지할 수 있다.I. Aggregation of the metal silicide due to oxygen infiltration in the TiN film can be prevented.
다. 불소 불순물 침투에 의한 금속실리사이드와 TiN 배리어막 계면 접착력 약화를 억제할 수 있다.All. Weakening of the adhesion between the metal silicide and the TiN barrier film due to fluorine impurity penetration can be suppressed.
따라서, 본 발명은 반도체 소자을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.Therefore, the present invention can be expected to have an excellent effect of improving the semiconductor device.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079278A KR20030049141A (en) | 2001-12-14 | 2001-12-14 | A forming method of titanium nitride layer and fabricating method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079278A KR20030049141A (en) | 2001-12-14 | 2001-12-14 | A forming method of titanium nitride layer and fabricating method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030049141A true KR20030049141A (en) | 2003-06-25 |
Family
ID=29574968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010079278A KR20030049141A (en) | 2001-12-14 | 2001-12-14 | A forming method of titanium nitride layer and fabricating method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030049141A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596486B1 (en) * | 2005-05-23 | 2006-07-04 | 삼성전자주식회사 | Stacked semiconductor device and method of manufacturing the same |
| KR200453839Y1 (en) * | 2009-02-26 | 2011-05-30 | 박승주 | A blind with setting the change is easy of blind fabric |
| CN109911843A (en) * | 2019-02-27 | 2019-06-21 | 上海华虹宏力半导体制造有限公司 | The manufacturing method of metal thin-film pattern |
| CN112164697A (en) * | 2020-09-28 | 2021-01-01 | 长江存储科技有限责任公司 | Preparation method of semiconductor device and semiconductor structure |
-
2001
- 2001-12-14 KR KR1020010079278A patent/KR20030049141A/en not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596486B1 (en) * | 2005-05-23 | 2006-07-04 | 삼성전자주식회사 | Stacked semiconductor device and method of manufacturing the same |
| KR200453839Y1 (en) * | 2009-02-26 | 2011-05-30 | 박승주 | A blind with setting the change is easy of blind fabric |
| CN109911843A (en) * | 2019-02-27 | 2019-06-21 | 上海华虹宏力半导体制造有限公司 | The manufacturing method of metal thin-film pattern |
| CN109911843B (en) * | 2019-02-27 | 2021-08-24 | 上海华虹宏力半导体制造有限公司 | Method for manufacturing metal film pattern |
| CN112164697A (en) * | 2020-09-28 | 2021-01-01 | 长江存储科技有限责任公司 | Preparation method of semiconductor device and semiconductor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101225642B1 (en) | Method for formation of contact plug of semiconductor device using Ｈ2 remote plasma treatment | |
| US5874355A (en) | Method to prevent volcane effect in tungsten plug deposition | |
| JPH09148268A (en) | Method for manufacturing semiconductor device | |
| JPH0697111A (en) | Formation of barrier metal | |
| US20090026626A1 (en) | Method for fabricating semiconductor device and semiconductor device | |
| JP2000058544A (en) | Semiconductor device and manufacture of the same | |
| US6555455B1 (en) | Methods of passivating an oxide surface subjected to a conductive material anneal | |
| KR100459717B1 (en) | Method for forming metal contact in semiconductor device | |
| US6858904B2 (en) | High aspect ratio contact structure with reduced silicon consumption | |
| US20070161233A1 (en) | Semiconductor Device and Method of Manufacturing the Same | |
| JPH08279558A (en) | Manufacture of semiconductor device | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| KR20030049141A (en) | A forming method of titanium nitride layer and fabricating method of semiconductor device | |
| KR100290467B1 (en) | Method of forming a metal barrier film in a semiconductor device | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| JP2004179605A (en) | Aluminum metallic wiring forming method | |
| KR0161889B1 (en) | Formation method of wiring in semiconductor device | |
| JP4457884B2 (en) | Semiconductor device | |
| JPS62104174A (en) | Semiconductor device and manufacture thereof | |
| KR0150989B1 (en) | Formation wiring method for semiconductor device | |
| KR100585011B1 (en) | Method for forming gateelectrode in semiconductor device | |
| KR100750194B1 (en) | Method of maunfacturing ohmic contact layer and method of maunfacturing metal wire of semconductor device using the same | |
| KR100805694B1 (en) | Method for forming tungsten layer | |
| KR100693878B1 (en) | Semiconductor Device having low resistance and Method of manufacturing the same | |
| KR100359777B1 (en) | Method for forming metal line of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |