KR20030048183A - Error integration circuit in eps system - Google Patents

Error integration circuit in eps system Download PDF

Info

Publication number
KR20030048183A
KR20030048183A KR1020010078042A KR20010078042A KR20030048183A KR 20030048183 A KR20030048183 A KR 20030048183A KR 1020010078042 A KR1020010078042 A KR 1020010078042A KR 20010078042 A KR20010078042 A KR 20010078042A KR 20030048183 A KR20030048183 A KR 20030048183A
Authority
KR
South Korea
Prior art keywords
resistor
terminal
error
inverting
inverting terminal
Prior art date
Application number
KR1020010078042A
Other languages
Korean (ko)
Other versions
KR100738467B1 (en
Inventor
오희석
Original Assignee
주식회사 만도
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 만도 filed Critical 주식회사 만도
Priority to KR1020010078042A priority Critical patent/KR100738467B1/en
Publication of KR20030048183A publication Critical patent/KR20030048183A/en
Application granted granted Critical
Publication of KR100738467B1 publication Critical patent/KR100738467B1/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D5/00—Power-assisted or power-driven steering
    • B62D5/04—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear
    • B62D5/0457—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such
    • B62D5/046—Controlling the motor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W10/00—Conjoint control of vehicle sub-units of different type or different function
    • B60W10/20—Conjoint control of vehicle sub-units of different type or different function including control of steering systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D5/00—Power-assisted or power-driven steering
    • B62D5/04—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear
    • B62D5/0421—Electric motor acting on or near steering gear

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Power Steering Mechanism (AREA)
  • Steering Control In Accordance With Driving Conditions (AREA)

Abstract

PURPOSE: An error integration circuit in an EPS(Electronic Power Steering) system is provided to remove excessive overshoot by reducing error amplification ratio in an ECU(Electronic Control Unit) for a vehicle of the EPS. CONSTITUTION: An error integration circuit in an EPS system comprises a first resistance(R1) connected to an inverting terminal of a first OP amp(OP1); a first condenser(C1) connected for feedback from the output end of the first OP amp to the inverting terminal; a second resistance(R2) connected for feedback from the output end of the OP amp to the inverting terminal and connected to the first condenser in parallel; a third resistance(R3) connected to a non-inverting terminal of the first OP amp; and the first OP amp receiving the input voltage(Vin) going through the first resistance, the first condenser, and the second resistance, as non-inverting terminal, receiving the reference voltage(Vref) going through the third resistance, as non-inverting terminal, performing integration while amplifying voltage difference, and outputting the current response result of a motor. Thus, error amplification ratio of the error integration circuit is reduced.

Description

전자제어 파워 스티어링 시스템에서의 에러 적분회로{ERROR INTEGRATION CIRCUIT IN EPS SYSTEM}ERROR INTEGRATION CIRCUIT IN EPS SYSTEM

본 발명은 전자제어 파워 스티어링(Electronic Power Steering ; 이하, 'EPS'라 칭함) 시스템에서의 에러 적분회로에 관한 것으로, 특히 EPS 시스템의 차량용 전자 제어 장치(Electronic Control Unit ; 이하, 'ECU'라 칭함)에서PWM(Pulse Width Modulation) 듀티(Duty)를 결정하기 위한 에러 적분회로의 시뮬레이션(Simulation) 결과 발생되는 과도한 오버 슈트(Over Shoot) 현상을 제거할 수 있도록 한 EPS 시스템에서의 에러 적분회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an error integrating circuit in an electronic power steering system (hereinafter, referred to as "EPS"), and in particular, to an electronic control unit (EPU) for a vehicle in an EPS system. Of the error integrating circuit in the EPS system to remove the excessive overshoot phenomenon caused by the simulation of the error integrating circuit to determine the PWM (Pulse Width Modulation) duty. will be.

일반적으로 차량에는 각종 입력센서에서 검출되는 전기적 신호를 입력받아 출력측의 각종 액츄에이터를 구동하기 위한 디지털 제어신호를 출력하는 차량용 ECU가 구비되어 있다.In general, the vehicle is provided with a vehicle ECU that receives the electrical signals detected by the various input sensors and outputs a digital control signal for driving the various actuators on the output side.

상기와 같은 ECU를 이용하여 차량의 속도에 따라 운전자 핸들의 조작력을 줄여주어 가볍고 신속한 조향 조작이 가능하도록 한 EPS 시스템은 차량의 속도를 검출하는 차속 센서, 모터의 상대 조향각을 검출하는 모터 위치 센서, 운전자 핸들의 토오크를 검출하는 토오크 센서 등의 센서부와, 상기 센서부에서 검출되는 각종 입력신호에 따라 운전자 핸들의 조작력을 줄여주기 위한 모터 제어신호 및 구동신호를 출력하는 ECU와, 상기 ECU에서 출력되는 모터 제어신호 및 구동신호에 따라 모터의 구동을 제어하고, 모터의 구동에 따른 출력으로 랙바를 구동시키는 모터 제어 및 구동부로 이루어진다.By using the ECU as described above to reduce the operating force of the driver's steering wheel according to the speed of the vehicle to enable a light and quick steering operation, the EPS system is a vehicle speed sensor for detecting the speed of the vehicle, a motor position sensor for detecting the relative steering angle of the motor, A sensor unit such as a torque sensor for detecting torque of the driver's handle, an ECU for outputting a motor control signal and a drive signal for reducing the operating force of the driver's handle according to various input signals detected by the sensor unit, and an output from the ECU A motor control and driving unit for controlling the driving of the motor according to the motor control signal and the driving signal to be driven, and the rack bar to drive the output according to the driving of the motor.

한편, 종래 EPS 시스템의 ECU에서는 모터의 회전자를 통해 흐르는 전류를 목표 전류와 비교하여 PWM 듀티를 결정하기 위해 전류 피드백 제어회로(Current Feedback Control Circuit), 즉 에러 적분회로를 이용하여 모터의 전류 응답을 관찰하도록 하고 있다.Meanwhile, in the ECU of the conventional EPS system, a current feedback control circuit, that is, an error integrating circuit, is used to determine the PWM duty by comparing the current flowing through the rotor of the motor with the target current. To observe.

종래 EPS 시스템내 ECU의 에러 적분회로는 도 1에 도시된 바와 같이 저항(R), 콘덴서(C), OP앰프(OP)로 구성되며, 이때 기준전압(Vref)으로 일정 전압의 입력을 가한 후 ICAP/4 시뮬레이션한 결과 과도한 오버 슈트 현상이 관찰되었다.The error integrating circuit of the ECU in the conventional EPS system is composed of a resistor (R), a capacitor (C), an OP amplifier (OP), as shown in Figure 1, at this time, after applying a constant voltage input to the reference voltage (Vref) ICAP / 4 simulation showed excessive overshoot.

종래에는 상기와 같은 과도한 오버 슈트 현상으로 인하여 차량 바퀴(Wheel)의 떨림을 초래하게 되는 문제점이 있었다.In the related art, the excessive overshoot phenomenon causes a problem that the wheel of the vehicle is shaken.

그리고, 상기 기준전압(Vref)이 입력전압(Vin)과 같은 경우 OP앰프(OP)에 있어서 입력 DC 오프셋(Offset) 전압이 입력신호로 작용하여 적분이 진행되고 출력을 직선적으로 증가시키기게 된다.When the reference voltage Vref is equal to the input voltage Vin, the input DC offset voltage acts as an input signal in the OP amplifier OP, thereby integrating and linearly increasing the output.

또한, 상기 입력 DC 오프셋 전압과 별도로 반전(-)단자로 유입되는 입력 바이어스(Bias) 전류가 상기 콘덴서(C)를 계속 충전시켜 OP앰프(OP)를 포화시키게 된다.In addition, an input bias current flowing into the inverting terminal (-) separate from the input DC offset voltage continuously charges the capacitor C to saturate the OP amplifier OP.

종래에는 상기와 같은 입력 DC 오프셋 전압과 입력 바이어스 전류로 인하여 도 1에 도시된 종래의 에러 적분회로, 즉 OP앰프(OP)가 오동작을 일으키게 되는 문제점이 있었다.Conventionally, due to the input DC offset voltage and the input bias current as described above, there is a problem that the conventional error integrating circuit shown in FIG. 1, that is, the OP amplifier OP, malfunctions.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 그 목적은 EPS 시스템의 차량용 ECU에서 오차 증폭비를 감소시켜 줌으로써 과도한 오버 슈트 현상을 제거할 수 있도록 하고, 저항 값을 감소시키고 콘덴서 값을 증가시키며 상기 콘덴서에 병렬로 연결되는 저항을 구비함으로써 OP앰프에 있어서 입력 DC 오프셋 전압과 입력 바이어스 전류로 인한 오동작 발생을 억제할 수 있도록 한 EPS 시스템에서의 에러 적분회로를 제공하는 데에 있다.The present invention has been made to solve the above problems, the object of which is to eliminate the excessive overshoot phenomenon by reducing the error amplification ratio in the vehicle ECU of the EPS system, to reduce the resistance value and increase the capacitor value It is to provide an error integrating circuit in an EPS system by providing a resistor connected in parallel to the capacitor to suppress the occurrence of malfunction due to the input DC offset voltage and the input bias current in the OP amplifier.

도 1은 종래 EPS 시스템내 ECU의 에러 적분회로를 보인 도면,1 is a view showing an error integrating circuit of an ECU in a conventional EPS system;

도 2는 입력 바이어스 전류의 영향을 감소하기 위한 회로를 보인 도면,2 shows a circuit for reducing the influence of an input bias current;

도 3은 본 발명에 의한 EPS 시스템내 ECU의 에러 적분회로를 보인 도면,3 is a diagram showing an error integrating circuit of an ECU in an EPS system according to the present invention;

도 4, 도 5의 (가)와 (나)는 각각 종래와 본 발명에 의한 에러 적분회로의 ICAP/4 시뮬레이션 결과를 보인 도면.4 and 5 (a) and (b) show the results of ICAP / 4 simulation of the error integrating circuit according to the prior art and the present invention, respectively.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

R, R1∼R3, Rb : 저항, 제1∼제3 저항, 저항R, R1 to R3, Rb: resistance, first to third resistance, resistance

C, C1 : 콘덴서, 제1 콘덴서C, C1: condenser, first condenser

OP, OP1 : OP앰프, 제1 OP앰프OP, OP1: OP amplifier, 1st OP amplifier

상기와 같은 목적을 달성하기 위한 본 발명의 EPS 시스템에서의 에러 적분회로는, 모터 전류 출력을 제어하는 경우에 PWM 듀티를 결정하기 위해 에러 적분회로의 시뮬레이션 결과를 이용하는 EPS 시스템의 차량용 ECU에 있어서, 상기 에러 적분회로가, 제1 OP앰프의 반전(-)단자에 연결된 제1 저항과, 상기 제1 OP앰프의 출력단에서 반전(-)단자로 피드백되게 연결된 제1 콘덴서와, 상기 제1 OP앰프의 출력단에서 반전(-)단자로 피드백되게 연결되면서 상기 제1 콘덴서에 병렬로 연결된 제2 저항과, 상기 제1 OP앰프의 비반전(+)단자에 연결된 제3 저항과, 상기 제1 저항, 제1 콘덴서, 제2 저항을 거치는 입력전압(Vin)을 반전(-)단자로 입력받고 상기 제3 저항을 거치는 기준전압(Vref)을 비반전(+)단자로 입력받아 전압 차이를 증폭하면서 적분을 수행하여 모터의 전류 응답 결과를 출력하는 제1 OP앰프로 구성되는 것을 특징으로 한다.The error integrating circuit in the EPS system of the present invention for achieving the above object, in the vehicle ECU of the EPS system using the simulation result of the error integrating circuit to determine the PWM duty when controlling the motor current output, The error integrating circuit comprises: a first resistor connected to an inverting terminal of a first op amp, a first capacitor connected to be fed back to an inverting terminal of an output terminal of the first op amp, and the first op amp A second resistor connected in parallel with the inverting (-) terminal at an output terminal of the second resistor connected in parallel to the first capacitor, a third resistor connected to the non-inverting (+) terminal of the first OP amplifier, the first resistor, The input voltage Vin passing through the first capacitor and the second resistor is input to the inverting (-) terminal and the reference voltage Vref passing through the third resistor is input to the non-inverting (+) terminal, thereby amplifying the voltage difference. Current response of the motor by And a first OP amplifier for outputting a result.

이하, 첨부된 도면을 참고하여 본 발명에 의한 EPS 시스템에서의 에러 적분회로의 구성 및 동작을 상세히 설명한다.Hereinafter, the configuration and operation of the error integrating circuit in the EPS system according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 입력 바이어스 전류의 영향을 감소하기 위한 회로를 보인 도면으로서, 입력 바이어스 전류의 영향을 감소하기 위해 도 2의 회로에서 Vo를 구하면 아래 수학식과 같다.FIG. 2 is a diagram illustrating a circuit for reducing the influence of the input bias current. Vo is obtained from the circuit of FIG. 2 to reduce the influence of the input bias current.

여기서, 상기로 하면 입력 바이어스 전류의 영향을 감소시킬 수 있다. 즉 입력 오프셋 전류는 온도에 따라 변하므로, 입력 오프셋 전류를 0이라 가정하고로 하면 입력 바이어스 전류의 영향을 최소화할 수 있는 것이다.Where In this way, the influence of the input bias current can be reduced. That is, since the input offset current changes with temperature, it is assumed that the input offset current is 0. This minimizes the influence of the input bias current.

도 3은 본 발명에 의한 EPS 시스템내 ECU의 에러 적분회로를 보인 도면으로서, 제1 OP앰프(OP1)의 반전(-)단자에 연결된 제1 저항(R1)과, 상기 제1 OP앰프(OP1)의 출력단에서 반전(-)단자로 피드백되게 연결된 제1 콘덴서(C1)와, 상기 제1 OP앰프(OP1)의 출력단에서 반전(-)단자로 피드백되게 연결되면서 상기 제1 콘덴서(C1)에 병렬로 연결된 제2 저항(R2)과, 상기 제1 OP앰프(OP1)의 비반전(+)단자에 연결된 제3 저항(R3)과, 상기 제1 저항(R1), 제1 콘덴서(C1), 제2 저항(R2)을 거치는 입력전압(Vin)을 반전(-)단자로 입력받고 상기 제3 저항(R3)을 거치는 기준전압(Vref)을 비반전(+)단자로 입력받아 전압 차이를 증폭하면서 적분을 수행하여 모터의 전류 응답 결과를 출력하는 제1 OP앰프(OP1)로 구성된다.3 is a view illustrating an error integrating circuit of an ECU in an EPS system according to the present invention, wherein a first resistor R1 connected to an inverting terminal (−) of a first OP amplifier OP1 and the first OP amplifier OP1 are shown in FIG. And a first capacitor C1 connected to be fed back to the inverting terminal at the output terminal of C1), and connected to the first capacitor C1 being fed back to the inverting terminal at the output terminal of the first OP amplifier OP1. The second resistor R2 connected in parallel, the third resistor R3 connected to the non-inverting (+) terminal of the first OP amplifier OP1, the first resistor R1 and the first capacitor C1. The input voltage Vin passing through the second resistor R2 is input to the inverting terminal and the reference voltage Vref passing through the third resistor R3 is input to the non-inverting terminal. The first OP amplifier OP1 outputs a current response result of the motor by performing integration while amplifying.

상기와 같이 에러 적분회로가 구성되는 본 발명에 의한 EPS 시스템의 차량용 ECU에서는 에러 적분회로의 시뮬레이션 결과 발생되는 과도한 오버 슈트 현상을 제거하기 위해 오차 증폭비()를 종래 오차 증폭비()에 비해 감소시킨다.In the vehicle ECU of the EPS system according to the present invention having the error integrating circuit as described above, in order to eliminate excessive overshoot phenomenon generated as a result of the simulation of the error integrating circuit, the error amplification ratio ( ) The conventional error amplification ratio ( Decrease).

즉, 종래 에러 적분회로에서는 오차 증폭비가 2127.7로 설정되도록 하였으나, 본 발명에 의한 에러 적분에서는 오차 증폭비가 664.7로 감소되어 설정되도록 함으로써(이때, 피드백 저항인 제2 저항(R2)에 의한 영향은 무시함) 과도한 오버 슈트 현상을 제거할 수 있도록 한다.That is, in the conventional error integrating circuit, the error amplification ratio is set to 2127.7, but in the error integrating according to the present invention, the error amplification ratio is set to be reduced to 664.7 (in this case, the influence of the second resistor R2 which is a feedback resistor is ignored). To eliminate excessive overshoot.

그리고, 상기 제1 저항(R1) 값을 종래 저항(R) 값에 비해 감소시키고 상기 제1 콘덴서(C1) 값을 종래 콘덴서(C) 값에 비해 증가시켜 충전에 의한 영향을 최소화시키고, 상기 제1 콘덴서(C1)에 병렬로 연결되는 제2 저항(R2)을 구비함으로써 제1 OP앰프(OP1)에 있어서 입력 DC 오프셋 전압과 입력 바이어스 전류로 인한 오동작 발생을 억제할 수 있도록 한다.In addition, the first resistor (R1) value is reduced compared to the conventional resistor (R) value and the first capacitor (C1) value is increased compared to the conventional capacitor (C) value to minimize the effect of charging, By providing the second resistor R2 connected in parallel to the first capacitor C1, it is possible to suppress the occurrence of malfunction due to the input DC offset voltage and the input bias current in the first OP amplifier OP1.

즉, 상기 제1 콘덴서(C1)에 제2 저항(R2)을 병렬로 연결하여 입력 DC 오프셋 전압을로 제한한다.That is, an input DC offset voltage is connected by connecting a second resistor R2 to the first capacitor C1 in parallel. Limited to

이때, 본 발명의 에러 적분회로에서는 상기와 같이 오동작 발생을 억제하기 위해 도 2의 회로에 따른 수학식을 통해서 제1 저항(R1)의 값은 33㏀, 제2 저항(R2)의 값은 상기 제1 저항(R1) 값의 100배인 3.3㏁, 저항(Rb), 즉 제3 저항(R3)의 값은 33㏀으로 각각 설정하여 R1//R2=32.67㏀≒Rb가 되도록 설계한다.At this time, in the error integrating circuit of the present invention, the value of the first resistor R1 is 33 ㏀ and the value of the second resistor R2 is represented by the equation according to the circuit of FIG. The value of 3.3 mA, the resistor Rb, that is, the third resistor R3, which is 100 times the value of the first resistor R1, is set to 33 mA, respectively, so that R1 // R2 = 32.67 mA Rb.

상기와 같이 구성된 본 발명의 EPS 시스템에서의 에러 적분회로에 있어서, 도 4 및 도 5를 참고하여 종래와 본 발명에 의한 에러 적분회로의 ICAP/4 시뮬레이션 결과를 비교 설명하면 다음과 같다.In the error integrating circuit in the EPS system of the present invention configured as described above, a comparison result of the ICAP / 4 simulation of the error integrating circuit according to the prior art and the present invention will be described with reference to FIGS. 4 and 5 as follows.

도 4의 (가)와 (나)는 각각 종래와 본 발명에 의한 에러 적분회로의 ICAP/4 시뮬레이션 결과를 보인 도면으로서, 기준전압(Vref)=1.56V일 때의 모터 전류를 비교한 결과, 본 발명의 에러 적분회로의 경우 (나)에 도시된 바와 같이 과도한 오버 슈트 현상이 제거되었음을 알 수 있다.4A and 4B show ICAP / 4 simulation results of the error integrating circuit according to the prior art and the present invention, respectively. As a result of comparing the motor current when the reference voltage Vref = 1.56V, In the case of the error integrating circuit of the present invention, it can be seen that excessive overshoot phenomenon is eliminated as shown in (b).

또한, 도 5의 (가)와 (나)는 각각 종래와 본 발명에 의한 에러 적분회로의 ICAP/4 시뮬레이션 결과를 보인 도면으로서, 기준전압(Vref)과 입력전압(Vin)이 2.5V로 동일하게 입력되고 제1 OP앰프(OP1)의 전압(Vop)=8V일 때의 시뮬레이션 결과, 종래 에러 적분회로의 경우 (가)에 도시된 바와 같이 40msec 이내에 출력전압(Vout)이 -500mV로 포화되는 반면에 본 발명의 에러 적분회로의 경우 (나)에 도시된 바와 같이 2.53V로 수렴되는 것을 알 수 있다.5A and 5B show ICAP / 4 simulation results of the error integrating circuit according to the prior art and the present invention, respectively, wherein the reference voltage Vref and the input voltage Vin are equal to 2.5V. As a result of the simulation when the voltage Vop of the first OP amplifier OP1 is 8 V and the conventional error integrating circuit, the output voltage Vout saturates to -500 mV within 40 msec as shown in (a). On the other hand, it can be seen that the error integrating circuit of the present invention converges to 2.53V as shown in (b).

상기에서 설명한 바와 같이, 본 발명은 EPS 시스템의 차량용 ECU에서 에러 적분회로의 오차 증폭비를 종래에 비해 감소시켜 줌으로써 과도한 오버 슈트 현상을 제거할 수 있게 되는 효과가 있다.As described above, the present invention has the effect that it is possible to eliminate the excessive overshoot phenomenon by reducing the error amplification ratio of the error integrating circuit in the vehicle ECU of the EPS system as compared with the conventional.

또한, 종래에 비해 저항의 값을 감소시키고 콘덴서의 값을 증가시키며 상기 콘덴서에 병렬로 연결되는 저항을 구비함으로써 OP 앰프에 있어서 입력 DC 오프셋 전압과 입력 바이어스 전류로 인한 오동작 발생을 억제할 수 있게 되는 효과가 있다.In addition, by reducing the value of the resistor, increasing the value of the capacitor and having a resistor connected in parallel to the capacitor compared with the prior art it is possible to suppress the occurrence of malfunction due to the input DC offset voltage and the input bias current in the OP amplifier It works.

상기와 같은 효과로 인하여 EPS 시스템의 ECU에서는 모터의 회전자를 통해 흐르는 전류를 목표 전류와 비교하여 PWM 듀티를 결정함으로써 원하는 모터의 전류 출력을 가능하게 하는 장점이 있다.Due to the above effects, the ECU of the EPS system has an advantage of enabling the current output of the desired motor by determining the PWM duty by comparing the current flowing through the rotor of the motor with the target current.

Claims (1)

모터 전류 출력을 제어하는 경우에 PWM 듀티를 결정하기 위해 에러 적분회로의 시뮬레이션 결과를 이용하는 EPS 시스템의 차량용 ECU에 있어서,In the vehicle ECU of the EPS system using the simulation result of the error integrating circuit to determine the PWM duty when controlling the motor current output, 상기 에러 적분회로가,The error integrating circuit is 제1 OP앰프의 반전(-)단자에 연결된 제1 저항과,A first resistor connected to the inverting terminal of the first op amp; 상기 제1 OP앰프의 출력단에서 반전(-)단자로 피드백되게 연결된 제1 콘덴서와,A first capacitor connected to be fed back to the inverting terminal at the output terminal of the first OP amplifier, 상기 제1 OP앰프의 출력단에서 반전(-)단자로 피드백되게 연결되면서 상기 제1 콘덴서에 병렬로 연결된 제2 저항과,A second resistor connected in parallel with the first capacitor while being fed back to the inverting terminal at the output terminal of the first op amp; 상기 제1 OP앰프의 비반전(+)단자에 연결된 제3 저항과,A third resistor connected to the non-inverting (+) terminal of the first OP amplifier, 상기 제1 저항, 제1 콘덴서, 제2 저항을 거치는 입력전압(Vin)을 반전(-)단자로 입력받고 상기 제3 저항을 거치는 기준전압(Vref)을 비반전(+)단자로 입력받아 전압 차이를 증폭하면서 적분을 수행하여 모터의 전류 응답 결과를 출력하는 제1 OP앰프로 구성되는 것을 특징으로 하는 전자제어 파워 스티어링 시스템에서의 에러 적분회로.The input voltage Vin passing through the first resistor, the first capacitor, and the second resistor is input to the inverting (-) terminal, and the reference voltage Vref through the third resistor is input to the non-inverting (+) terminal. An error integration circuit in an electronically controlled power steering system, comprising: a first OP amplifier configured to perform an integration while amplifying a difference and output a current response result of the motor.
KR1020010078042A 2001-12-11 2001-12-11 Error integration circuit in eps system KR100738467B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010078042A KR100738467B1 (en) 2001-12-11 2001-12-11 Error integration circuit in eps system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010078042A KR100738467B1 (en) 2001-12-11 2001-12-11 Error integration circuit in eps system

Publications (2)

Publication Number Publication Date
KR20030048183A true KR20030048183A (en) 2003-06-19
KR100738467B1 KR100738467B1 (en) 2007-07-11

Family

ID=29574143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010078042A KR100738467B1 (en) 2001-12-11 2001-12-11 Error integration circuit in eps system

Country Status (1)

Country Link
KR (1) KR100738467B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006851A (en) * 1989-09-01 1991-04-30 원본미기재 Real-time computer rescue device and method

Also Published As

Publication number Publication date
KR100738467B1 (en) 2007-07-11

Similar Documents

Publication Publication Date Title
US7423403B2 (en) Motor control system
EP0791521B1 (en) Electric power steering apparatus
JP4131393B2 (en) Control device for electric power steering
JP3521547B2 (en) Control device for electric power steering device
JP5130835B2 (en) Differential amplifier circuit and current control device using the same
KR100738467B1 (en) Error integration circuit in eps system
JP4089435B2 (en) Electric power steering device
JP2006262677A (en) Current-detecting method
JP2004053528A (en) Current detecting circuit
US7155985B2 (en) Torque sensor for vehicle steering system
JP4564288B2 (en) DC motor current control circuit and DC motor having this circuit
JP3663794B2 (en) Method and apparatus for measuring steady deviation of PID control circuit
KR101408838B1 (en) Motor current detecting circuit
JP4607075B2 (en) DC motor current detection device and galvano scanner system
KR20130000813A (en) Electric power steering apparatus capable of adjusting offset
EP1712447B1 (en) Control apparatus of electric power steering apparatus
JP3680498B2 (en) Electronic control unit
JPH07115645B2 (en) Motor current detection circuit
JP5266913B2 (en) Control device for electric power steering device
JP2523285B2 (en) Control device for electric power steering
JPH0317592Y2 (en)
JPH06309046A (en) Current type output circuit
KR0161784B1 (en) Processing circuit for detecting signal of motor speed
KR20040006890A (en) Control current monitoring circuit of motor in eps system
JP2519840Y2 (en) Control device for electric rear wheel steering system of vehicle

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110629

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee