KR20030047514A - Method of fabricating a flip chip package - Google Patents
Method of fabricating a flip chip package Download PDFInfo
- Publication number
- KR20030047514A KR20030047514A KR1020010078162A KR20010078162A KR20030047514A KR 20030047514 A KR20030047514 A KR 20030047514A KR 1020010078162 A KR1020010078162 A KR 1020010078162A KR 20010078162 A KR20010078162 A KR 20010078162A KR 20030047514 A KR20030047514 A KR 20030047514A
- Authority
- KR
- South Korea
- Prior art keywords
- base layer
- metal
- forming
- electrode
- metal base
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
본 발명은 플립 칩(Flip chip) 방식의 반도체 소자의 패키지 방법에 관한 것이다. 플립 칩 방식은 반도체 칩의 전극패드와 리드프레임의 내부리드를 금선 와이어를 통해 전기적으로 연결시키는 기존의 와이어 본딩 방식과는 달리, 반도체 칩에 배치된 전극과 인쇄회로기판의 접속단자를 직접 연결시키는 방식이다.The present invention relates to a packaging method of a flip chip type semiconductor device. Unlike the conventional wire bonding method in which the electrode pad of the semiconductor chip and the inner lead of the lead frame are electrically connected through the gold wire, the flip chip method directly connects the electrodes of the semiconductor chip and the connection terminal of the printed circuit board. That's the way.
범프를 반도체 칩의 전극패드 위에 형성하는 방법은 여러 가지가 있으며, 그 중에서 납(Pb)과 주석(Sn)을 주성분으로 하는 솔더(Solder)를 알루미늄(Al)과 같은 금속성의 전극 패드 위로 전기도금한 후 이를 리플로우(Reflow) 하여 솔더 범프를형성하는 방법이 일반적이다. 솔더를 리플로우 하는 과정에서, 전극패드와 솔더 사이에 발생되는 확산을 방지하기 위하여 소위 금속기저층(UBM ; UnderBarrier Metal)이라 불리는 중간물질이 개재될 수 있다. 금속기저층은 솔더를 리플로우 하는 과정에서 전극패드와 솔더 사이의 확산을 방지할 수 있는 크롬(Chromium) 또는 티타늄(Titanium) 등과 같은 금속으로 형성되는 1차 박막과 솔더와의 접착력(Solderbility)을 향상하기 위하여 구리(Copper)또는 텅스텐(Wolfram)의 2차 박막을 포함하는 것이 일반적이다.There are various methods of forming bumps on electrode pads of semiconductor chips, among which solder, which is mainly composed of lead (Pb) and tin (Sn), is electroplated onto a metallic electrode pad such as aluminum (Al). After that, a method of forming solder bumps by reflowing is common. In the process of reflowing the solder, an intermediate material called an underbarrier metal (UBM) may be interposed to prevent diffusion occurring between the electrode pad and the solder. The metal base layer improves the solderability of the primary thin film formed of a metal such as chromium or titanium to prevent the diffusion between the electrode pad and the solder in the process of reflowing the solder. To this end, it is common to include a secondary thin film of copper or tungsten.
도 1 및 도 2는 종래의 솔더 범프 형성방법 및 플립칩 패키지 방법을 설명하기 위한 공정단면도들이다.1 and 2 are cross-sectional views illustrating a conventional solder bump forming method and a flip chip package method.
도 1을 참조하면, 종래의 솔더 범프 형성방법은 금속전극(102)이 형성된 반도체 기판(100) 상에 상기 금속전극(102)을 노출시키는 보호층(104)을 형성하고, 상기 보호층(104) 상에 상기 금속전극(102)이 노출된 영역보다 넓은 영역을 노출시키는 폴리머층(106)을 형성한다. 상기 폴리머층(106)은 폴리이미드계열의 물질을 형성한 후 약 350℃에서 열처리하여 형성한다. 이어서, 상기 폴리머층(106)이 형성된 결과물 전면에 금속기저층(108)을 형성한다. 상기 금속기저층(108) 상에 상기 금속전극(102) 상부의 상기 금속기저층(108)을 노출시키는 레지스트 패턴(110)을 형성하고, 상기 노출된 금속기저층(108) 상에 스터드 금속층(112) 및 솔더(114)를전기도금한다.Referring to FIG. 1, in the conventional solder bump forming method, a protective layer 104 exposing the metal electrode 102 is formed on a semiconductor substrate 100 on which a metal electrode 102 is formed, and the protective layer 104 is formed. The polymer layer 106 exposing a region wider than the region where the metal electrode 102 is exposed is formed on. The polymer layer 106 is formed by forming a polyimide-based material and heat-processing at about 350 ° C. Subsequently, the metal base layer 108 is formed on the entire surface of the resultant polymer layer 106 is formed. A resist pattern 110 is formed on the metal base layer 108 to expose the metal base layer 108 on the metal electrode 102, and a stud metal layer 112 is formed on the exposed metal base layer 108. The solder 114 is electroplated.
도 2를 참조하면, 상기 레지스트 패턴을 제거하여 상기 금속기저층(`08)을 노출시키고, 상기 솔더(114)를 식각마스크로 사용하여 상기 금속기저층(108)을 식각한다. 이어서, 상기 반도체 기판(100)을 열처리하여 상기 솔더(114)를 리플로우시켜 상기 금속전극(102) 상에 솔더범프(114b)를 형성한다. 상기 솔더범프(114b)와 인쇄기판(116)에 배치된 전극단자(118)를 직접 접속되어 플립칩 패키지가 완성된다.Referring to FIG. 2, the resist pattern is removed to expose the metal base layer ′ 08, and the metal base layer 108 is etched using the solder 114 as an etching mask. Subsequently, the semiconductor substrate 100 is heat-treated to reflow the solder 114 to form solder bumps 114b on the metal electrodes 102. The solder bumps 114b and the electrode terminals 118 disposed on the printed board 116 are directly connected to complete the flip chip package.
상술한 종래기술과 같이 반도체 기판에 솔더범프를 형성할 경우, 솔더범프의 무게 및 솔더를 리플로우하는 과정에서 발생하는 스트레스를 완화시키기 위하여 폴리머막을 보호층 상에 형성하여야 한다. 상기 폴리머막은 폴리이미드계 물질을 350℃에서 축중합하여 형성하기 때문에 소자의 신뢰성에 영향을 줄 수 있다. 뿐만아니라, 열에 의한 반도체 소자의 신뢰성 저하는 솔더를 리플로우시키어 솔더범프를 형성하는 과정에서도 발생될 수 있다.In the case of forming the solder bumps on the semiconductor substrate as described above, the polymer film must be formed on the protective layer in order to alleviate the weight of the solder bumps and the stress generated during the reflow of the solder. The polymer film may be formed by condensation polymerization of a polyimide material at 350 ° C., thereby affecting the reliability of the device. In addition, degradation of the reliability of the semiconductor device due to heat may also occur in the process of reflowing the solder to form solder bumps.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 신뢰성에 영향을 주는 열처리 공정을 줄인 플립칩 패키지 방법을 제공하는데 있다.An object of the present invention is to provide a flip chip package method that reduces the heat treatment process affecting the reliability of the semiconductor device.
본 발명이 이루고자 하는 다른 기술적 과제는 우수한 신뢰성을 갖는 플립칩 패키지 방법을 제공하는데 있다.Another object of the present invention is to provide a flip chip package method having excellent reliability.
도 1 및 도 2는 종래의 솔더 범프 형성방법 및 플립칩 패키지 방법을 설명하기 위한 공정단면도들이다.1 and 2 are cross-sectional views illustrating a conventional solder bump forming method and a flip chip package method.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 칩 및 인쇄기판을 나타낸 도면이다.3 illustrates a semiconductor chip and a printed circuit board according to a preferred embodiment of the present invention.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 플립칩 패드 및 그 형성방법을 설명하기 위한 공정단면도들이다.4 to 6 are process cross-sectional views illustrating a flip chip pad and a method of forming the same according to an embodiment of the present invention.
도 7 및 도 8은 본 발명의 다른 실시예에 따른 플립 칩 패드 및 그 제조방법을 설명하기 위한 공정단면도들이다.7 and 8 are cross-sectional views illustrating a flip chip pad and a method of manufacturing the same according to another embodiment of the present invention.
도 9는 인쇄기판에 실장된 반도체 칩을 나타낸 도면이다.9 illustrates a semiconductor chip mounted on a printed board.
상기 기술적 과제들은 반도체 칩을 인쇄기판에 직접 실장하는 플립칩 패키지방법에 의해 제공될 수 있다. 이 방법은, 반도체 칩 상에 전극 패드를 형성하고, 인쇄기판에 솔드 범프를 형성하여 상기 반도체 칩을 상기 인쇄기판에 실장한다.The above technical problems can be provided by a flip chip package method in which a semiconductor chip is directly mounted on a printed board. In this method, an electrode pad is formed on a semiconductor chip, and a solder bump is formed on a printed board to mount the semiconductor chip on the printed board.
본 발명의 일 실시예에서 상기 전극 패드는 금속전극이 형성된 반도체 기판에 상기 금속전극을 노출시키는 보호막을 형성하고, 상기 보호막이 형성된 결과물의 전면에 금속기저층을 형성하고, 상기 금속기저층을 패터닝하여 형성한다. 상기 금속기저층이 패터닝된 금속기저층 패턴과 상기 인쇄기판에 형성된 솔드 범프가 접속된다. 이에 더하여, 상기 금속기저층 패턴 상에 스터드 패턴을 비전해 금속도금하여 상기 솔드 범프와 접속시킬 수도 있다.In an embodiment of the present invention, the electrode pad is formed by forming a protective film exposing the metal electrode on a semiconductor substrate on which a metal electrode is formed, forming a metal base layer on the entire surface of the resultant product on which the protective film is formed, and patterning the metal base layer. do. The metal base layer pattern on which the metal base layer is patterned and the solder bump formed on the printed board are connected. In addition, a stud pattern may be electrolessly plated on the metal base layer pattern to be connected to the solder bumps.
본 발명의 다른 실시예는 상기 전극패드를 형성하는 다른 방법을 제공한다. 이 방법은, 금속전극이 형성된 반도체 기판에 상기 금속전극을 노출시키는 보호막을 형성하고, 상기 보호막이 형성된 결과물의 전면에 금속기저층을 형성한다. 이어서, 상기 금속전극과 접촉된 상기 금속기저층의 소정영역을 노출시키는 레지스트 패턴을 형성하고, 상기 노출된 금속기저층 상에 스터드 금속층을 선택적으로 전기도금한다. 계속해서, 상기 레지스트를 제거하고, 상기 스터드 금속층 및 상기 금속기저층을 전면식각하여 상기 보호막을 노출시킴과 동시에 상기 금속전극 상에 차례로 적층된 금속기저층 패턴 및 스터드 패턴을 형성한다.Another embodiment of the present invention provides another method of forming the electrode pad. This method forms a protective film for exposing the metal electrode on a semiconductor substrate on which the metal electrode is formed, and forms a metal base layer on the entire surface of the resultant product on which the protective film is formed. Subsequently, a resist pattern is formed to expose a predetermined region of the metal base layer in contact with the metal electrode, and a stud metal layer is selectively electroplated on the exposed metal base layer. Subsequently, the resist is removed, and the stud metal layer and the metal base layer are all etched to expose the protective film, and at the same time, a metal base layer pattern and a stud pattern are sequentially formed on the metal electrode.
상술한 것과 같이 본 발명에 따르면 반도체 칩은 솔더범프를 갖지 않고, 인쇄기판에 형성된 솔더범프와 반도체 칩에 배치된 전극 패드를 접속하여 실장하기 때문에 열에 의한 반도체 소자의 신뢰성 저하 및 솔더 범프에 의해 반도체 기판에 가해지는 스트레스를 방지할 수 있다.As described above, according to the present invention, since the semiconductor chip does not have solder bumps and connects and mounts the solder bumps formed on the printed circuit board and the electrode pads disposed on the semiconductor chips, the semiconductor chip is degraded by heat and the solder bumps are reduced. The stress applied to the substrate can be prevented.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the invention will be fully conveyed to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. In addition, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Portions denoted by like reference numerals denote like elements throughout the specification.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 칩 및 인쇄기판을 나타낸 도면이다.3 illustrates a semiconductor chip and a printed circuit board according to a preferred embodiment of the present invention.
도 3을 참조하면, 종래의 플립칩 패키지와 달리 본 발명에 따른 플립칩 패키지는 인쇄기판(216)에 배치된 전극단자(218)에 솔더 범프(214)가 존재한다. 반도체 칩은 반도체 기판(200)을 덮는 보호막(204)과 상기 반도체 기판(200)의 소정영역에 배치된 전극 패드(220)를 갖는다. 플립칩 패키지는 상기 전극 패드(220) 및 솔더 범프(214)를 접속시켜 실장한다.Referring to FIG. 3, unlike the conventional flip chip package, the flip chip package according to the present invention has a solder bump 214 on the electrode terminal 218 disposed on the printed board 216. The semiconductor chip has a protective film 204 covering the semiconductor substrate 200 and an electrode pad 220 disposed in a predetermined region of the semiconductor substrate 200. The flip chip package is mounted by connecting the electrode pad 220 and the solder bumps 214.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 플립칩 패드 및 그 형성방법을 설명하기 위한 공정단면도들이다.4 to 6 are process cross-sectional views illustrating a flip chip pad and a method of forming the same according to an embodiment of the present invention.
도 4를 참조하면, 반도체 기판(200) 상에 금속전극(202)을 형성하고 상기 금속전극(202)의 소정부분은 노출시키는 보호막(204)을 형성한다. 상기금속전극(202)은 알루미늄 또는 구리로 형성한다. 또한, 상기 보호막(204)은 실리콘산화막, 실리콘질화막 또는 이들의 조합막으로서, 즉 실리콘계열의 절연막으로 형성하는 것이 바람직하다. 이어서, 상기 보호막(204)이 형성된 결과물 전면에 금속기저층(208)을 형성한다. 상기 금속기저층(208)은 구리 또는 알루미늄막으로 형성하거나, 반도체 칩을 실장할 때 솔더와 상기 금속전극(202) 사이의 확산을 방지하기 위하여 크롬 또는 니켈과 구리 또는 알루미늄을 차례로 적층하여 형성할 수 있다. 상기 구리 또는 알루미늄은 상기 솔더 범프와 접착력(solderability)을 향상시킨다.Referring to FIG. 4, a protective film 204 is formed on the semiconductor substrate 200 to form a metal electrode 202 and expose a predetermined portion of the metal electrode 202. The metal electrode 202 is formed of aluminum or copper. The protective film 204 is preferably formed of a silicon oxide film, a silicon nitride film, or a combination thereof, that is, a silicon series insulating film. Subsequently, the metal base layer 208 is formed on the entire surface of the resultant formed protective film 204. The metal base layer 208 may be formed of a copper or aluminum film, or may be formed by sequentially stacking chromium or nickel and copper or aluminum to prevent diffusion between solder and the metal electrode 202 when mounting a semiconductor chip. have. The copper or aluminum improves solder bumps and solderability.
도 5를 참조하면, 상기 금속기저층(208)을 패터닝하여 상기 금속전극(202)에 접속된 금속기저층 패턴(208p)을 형성한다. 본 발명의 일 실시예에서 상기 금속기저층 패턴(208p)은 반도체 칩의 전극패드(도 3의 220)에 해당한다. 상기 전극 패드는 반도체 칩에 복수개가 존재하고, 상기 전극패드들 각각은 인쇄기판에 배치된 솔더범퍼에 대응하여 접속된다.Referring to FIG. 5, the metal base layer 208 is patterned to form a metal base layer pattern 208p connected to the metal electrode 202. In one embodiment of the present invention, the metal base layer pattern 208p corresponds to an electrode pad 220 of FIG. 3. A plurality of electrode pads are present in the semiconductor chip, and each of the electrode pads is connected to correspond to a solder bumper disposed on a printed board.
도시된 것과 같이 본 발명의 일 실시예에 따른 플립칩 패드는 반도체 기판(200)의 소정영역에 배치된 금속전극(202)과 상기 금속전극(202) 상에 상기 금속전극(202)과 접속된 금속기저층 패턴(208p)을 포함한다. 상기 금속기저층 패턴(208p)과 접속된 부분 이외의 상기 금속전극(202)은 상기 반도체 기판(200)을 덮는 보호막(204으로 덮인다.As illustrated, the flip chip pad according to the exemplary embodiment of the present invention is connected to the metal electrode 202 disposed in a predetermined region of the semiconductor substrate 200 and the metal electrode 202 on the metal electrode 202. Metal base layer pattern 208p. The metal electrode 202 other than the portion connected to the metal base layer pattern 208p is covered with a protective film 204 covering the semiconductor substrate 200.
도 6은 상기 금속기저층 패턴(208p)상에 형성된 스터드 패턴(212a)을 더 포함하는 반도체 칩을 도시한다. 상기 스터드 패턴(212a)은 상기 금속기저층패턴(208p)이 형성된 반도체 기판에 비전해 금속도금방법을 사용하여 상기 금속기저층 패턴(208p) 상에 금속층을 선택적으로 도금하여 형성한다. 이를 구체적으로 설명하면, 상기 스터드 패턴(212a)을 형성하기 위한 금속성분, 예컨대 크롬, 니켈, 주석, 납 또는 구리가 함유된 도금액과 상기 금속성분을 환원시키는 환원재가 담긴 수조에 상기 반도체 기판을 넣는다. 이 때, 상기 도금액 내에 환원된 금속성분은 반도체 기판을 덮는 보호막, 즉 실리콘계열의 절연막 상에는 도금되지 않고, 상기 금속기저층 패턴(208p) 상에 도금되어 스터드 패턴(212a)이 형성된다. 상기 스터드 패턴(212a)는 반도체 칩을 실장할 때, 인쇄기판에 배치된 솔더 범프와 접촉면적을 넓혀주어 반도체 칩의 패키징을 더욱 용이하게 할 수 있다.6 illustrates a semiconductor chip further including a stud pattern 212a formed on the metal base layer pattern 208p. The stud pattern 212a is formed by selectively plating a metal layer on the metal base layer pattern 208p by using an electroless metal plating method on a semiconductor substrate on which the metal base layer pattern 208p is formed. Specifically, the semiconductor substrate is placed in a bath containing a plating solution containing a metal component, such as chromium, nickel, tin, lead or copper, and a reducing material for reducing the metal component to form the stud pattern 212a. . In this case, the reduced metal component in the plating liquid is not plated on the protective layer covering the semiconductor substrate, that is, the silicon-based insulating layer, and is plated on the metal base layer pattern 208p to form a stud pattern 212a. The stud pattern 212a may further facilitate the packaging of the semiconductor chip by increasing the contact area with the solder bumps disposed on the printed board when mounting the semiconductor chip.
도 7 및 도 8은 본 발명의 다른 실시예에 따른 플립 칩 패드 및 그 제조방법을 설명하기 위한 공정단면도들이다.7 and 8 are cross-sectional views illustrating a flip chip pad and a method of manufacturing the same according to another embodiment of the present invention.
도 7을 참조하면, 상술한 첫번째 실시예와 마찬가지로, 금속전극(202)이 형성된 반도체 기판(200) 상에 상기 금속전극(202)의 소정부분을 노출시키는 보호막(204)을 덮는다. 상기 보호막(204) 상의 전면에 상기 노출된 금속전극(202)과 접속된 금속기저층(208)을 형성한다. 이어서, 상기 금속기저층(208) 상에 상기 노출된 금속전극(202) 상부의 금속기저층(208)을 노출시키는 레지스트 패턴(210)을 형성한다. 상기 노출된 금속기저층(208) 상에 스터드 패턴(212)을 형성한다. 상기 스터드 패턴(212)은 전기도금 또는 E-빔 증착방법을 사용하여 형성할 수 있다.Referring to FIG. 7, like the first embodiment described above, the passivation layer 204 exposing a predetermined portion of the metal electrode 202 is covered on the semiconductor substrate 200 on which the metal electrode 202 is formed. The metal base layer 208 connected to the exposed metal electrode 202 is formed on the entire surface of the passivation layer 204. Subsequently, a resist pattern 210 is formed on the metal base layer 208 to expose the metal base layer 208 on the exposed metal electrode 202. A stud pattern 212 is formed on the exposed metal base layer 208. The stud pattern 212 may be formed using an electroplating or E-beam deposition method.
도 8을 참조하면, 상기 레지스트 패턴(210)을 제거하고, 상기 스터드 패턴(212)을 식각마스크로 사용하여 상기 기저금속층(208)을 제거하여 상기 금속전극(202) 상에 차례로 적층된 기저금속층 패턴(208p) 및 스터드 패턴(212b)을 형성한다.Referring to FIG. 8, the resist pattern 210 is removed, and the base metal layer 208 is removed using the stud pattern 212 as an etch mask, and the base metal layer sequentially stacked on the metal electrode 202. Pattern 208p and stud pattern 212b are formed.
도 9는 인쇄기판에 실장된 반도체 칩을 나타낸 도면이다.9 illustrates a semiconductor chip mounted on a printed board.
도 9을 참조하면, 금속전극을 갖고, 그 상부면이 보호막(204)으로 덮이고, 소정영역에 금속전극에 접속된 전극패드(220)가 상기 보호막(204) 표면 위로 돌출되어 있는 반도체 칩과, 전극단자(218)와 상기 전극단자(218) 상에 형성된 솔더 범프(214)를 갖는 인쇄기판(216)을 준비한다. 상기 솔더범프(214)와 상기 전극패드(220)를 각각 대응시켜 상기 인쇄기판에 상기 반도체 칩을 실장하여 패키징한다.9, a semiconductor chip having a metal electrode, an upper surface of which is covered with a protective film 204, and an electrode pad 220 connected to a metal electrode in a predetermined region protrudes over the surface of the protective film 204; A printed board 216 having an electrode terminal 218 and solder bumps 214 formed on the electrode terminal 218 is prepared. The solder bumps 214 and the electrode pads 220 correspond to each other to be packaged by mounting the semiconductor chip on the printed board.
반도체 칩에 솔더 범프를 형성하는 종래기술과 달리 본 발명은 인쇄기판에 솔더 범프를 형성하고 반도체 칩에 존재하는 전극을 상기 솔더 범프에 대응시켜 실장하는 것을 특징으로 한다.Unlike the prior art of forming solder bumps on a semiconductor chip, the present invention is characterized in that the solder bumps are formed on a printed board and the electrodes present on the semiconductor chips are mounted in correspondence with the solder bumps.
상술한 바와 같이 본 발명에 따르면, 반도체 소자에 스트레스를 가하거나 열처리 공정에 의한 소자의 신뢰성을 저하시킬 수 있는 솔더 범프를 반도체 칩에 형성하지 않고 상기 반도체 칩이 실장되는 인쇄기판에 형성함으로써 패키지 후 소자의 신뢰성이 저하되는 것을 방지할 수 있다.As described above, according to the present invention, after the package is formed by forming a solder bump on the printed circuit board on which the semiconductor chip is mounted, without forming a solder bump on the semiconductor chip that may stress the semiconductor element or reduce the reliability of the device by the heat treatment process. The reliability of an element can be prevented from falling.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010078162A KR20030047514A (en) | 2001-12-11 | 2001-12-11 | Method of fabricating a flip chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010078162A KR20030047514A (en) | 2001-12-11 | 2001-12-11 | Method of fabricating a flip chip package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030047514A true KR20030047514A (en) | 2003-06-18 |
Family
ID=29574222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010078162A KR20030047514A (en) | 2001-12-11 | 2001-12-11 | Method of fabricating a flip chip package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030047514A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100655389B1 (en) * | 2005-12-02 | 2006-12-11 | (주)동명기술공단종합건축사사무소 | Water tank for wastewater treatment |
| US7208842B2 (en) | 2003-10-22 | 2007-04-24 | Samsung Electronics Co., Ltd | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof |
| US7554201B2 (en) | 2005-12-29 | 2009-06-30 | Samsung Electronics Co., Ltd. | Tin-bismuth (Sn-Bi) family alloy solder and semiconductor device using the same |
-
2001
- 2001-12-11 KR KR1020010078162A patent/KR20030047514A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208842B2 (en) | 2003-10-22 | 2007-04-24 | Samsung Electronics Co., Ltd | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof |
| US7338891B2 (en) | 2003-10-22 | 2008-03-04 | Samsung Electronics Co., Ltd. | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof |
| KR100655389B1 (en) * | 2005-12-02 | 2006-12-11 | (주)동명기술공단종합건축사사무소 | Water tank for wastewater treatment |
| US7554201B2 (en) | 2005-12-29 | 2009-06-30 | Samsung Electronics Co., Ltd. | Tin-bismuth (Sn-Bi) family alloy solder and semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| US6415974B2 (en) | Structure of solder bumps with improved coplanarity and method of forming solder bumps with improved coplanarity | |
| US7157799B2 (en) | Semiconductor die package including carrier with mask and semiconductor die | |
| US6790759B1 (en) | Semiconductor device with strain relieving bump design | |
| US11894330B2 (en) | Methods of manufacturing a semiconductor device including a joint adjacent to a post | |
| JP3393755B2 (en) | Interconnection structure by reflow solder ball with low melting point metal cap | |
| US20030057559A1 (en) | Methods of forming metallurgy structures for wire and solder bonding | |
| JP2003045877A (en) | Semiconductor device and its manufacturing method | |
| JP2005520339A (en) | Wafer level coated copper stud bump | |
| JP5064632B2 (en) | Method and apparatus for forming an interconnect structure | |
| US20050151268A1 (en) | Wafer-level assembly method for chip-size devices having flipped chips | |
| US7126211B2 (en) | Circuit carrier | |
| TWI426589B (en) | A solder-top enhanced semiconductor device and method for low parasitic impedance packaging | |
| JP3700598B2 (en) | Semiconductor chip, semiconductor device, circuit board, and electronic equipment | |
| US7176117B2 (en) | Method for mounting passive components on wafer | |
| KR20030047514A (en) | Method of fabricating a flip chip package | |
| US7088004B2 (en) | Flip-chip device having conductive connectors | |
| US20040065949A1 (en) | [solder bump] | |
| US9466577B2 (en) | Semiconductor interconnect structure with stacked vias separated by signal line and method therefor | |
| US7138327B2 (en) | Method of routing an electrical connection on a semiconductor device and structure therefor | |
| KR100691000B1 (en) | Method for fabricating wafer level package | |
| US20070035022A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR19990048003A (en) | Metal bump manufacturing method | |
| JP2009135345A (en) | Semiconductor device and manufacturing method thereof | |
| JP2000040715A (en) | Flip-chip packaged semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |