KR20030046026A

KR20030046026A - 플라즈마 디스플레이 패널의 구동장치

Info

Publication number: KR20030046026A
Application number: KR1020010076009A
Authority: KR
Inventors: 이응관
Original assignee: 엘지전자 주식회사
Priority date: 2001-12-03
Filing date: 2001-12-03
Publication date: 2003-06-12
Also published as: KR100438914B1

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동회로에 사용되는 스위치 소자의 수를 절감하여 소비전력을 낮출 수 있도록 한 플라즈마 디스플레이 패널의 구동장치에 관한 것이다.

본 발명의 플라즈마 디스플레이 패널의 구동장치는 충전패스와 방전패스가 분리되게 하는 브릿지 회로와, 브릿지 회로를 이용하여 상기 패널의 전극을 구동하기 위한 전극 구동부를 구비하는 것을 특징으로 한다.

본 발명에 의하면, 서브필드에 각각 공급되는 스캔전압을 공급하기 위하여 에너지 회수장치와 스캔 구동부 사이에 브릿지 회로를 구성하여 플라즈마 디스플레이 패널 구동에 필요한 구동소자의 수를 줄일 수 있게 된다.

Description

플라즈마 디스플레이 패널의 구동장치{Apparatus Of Driving Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널의 구동장치 및 방법에 관한 것으로 특히, 플라즈마 디스플레이 패널의 구동회로에 사용되는 스위치 소자의 수를 절감하여 소비전력을 낮출 수 있도록 한 플라즈마 디스플레이 패널의 구동장치 및 방법에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(30Y) 및 공통 서스테인전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(30Y)과 공통 서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리 영역에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사/서스테인전극(30Y)과 공통 서스테인전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(30Y) 및 공통 서스테인전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스가 주입된다.

이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 및 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.

이와 같은 PDP의 구동방법은 어드레스 기간에 어드레스 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 쓰기(Selective writing) 방식과 선택적 소거(Selective erasing) 방식으로 대별된다. 먼저 선택적 쓰기방식의 구동방법은 리셋기간에 전화면을 턴-오프(Turn-Off) 시킨 후, 어드레스 기간에 선택된 방전셀들을 턴-온(Turn-on) 시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택된 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다.

선택적 소거방식의 구동방법은 리셋기간에 전화면을 라이팅 방전시킴으로써 턴-온(Turn-on) 시킨 후, 어드레스 기간에 선택된 방전셀들을 턴-오프(Turn-on) 시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택되지 않은 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다.

또한 PDP의 구동방법에 있어서 도 3에서와 같이 한 프레임을 선택적 쓰기 방식의 서브필드들(SF1 내지 SF6)과 선택적 소거 방식의 서브필드들(SF7 내지 SF12)으로 구성하여 선택적 쓰기 및 소거 방식을 병행하여 구동하기도 한다.

도 4는 도 3의 선택적 쓰기 및 소거 방식에 따른 PDP의 구동방법의 구동파형을 나타낸 도면이다.

도 4를 참조하면, 선택적 쓰기 서브필드(WSF)의 리셋기간에는 주사/서스테인 전극라인들(Y)에 셋업파형(RPSY)이 공급됨과 동시에 공통 서스테인 전극라인들(Z)에 부극성의 셋다운펄스(-RPSZ)가 공급된다. 그리고 주사/서스테인 전극라인들(Y)에는 셋업파형(RPSY)에 이어서 셋다운파형(-PRSY)이 순차적으로 공급되고 공통 서스테인 전극라인들(Z)에는 정극성의 주사직류전압(DCSC)이 공급된다. 선택적 쓰기 서브필드(WSF)의 어드레스기간에는 공통 서스테인 전극라인들(Z)에 정극성의 주사직류전압(DCSC)이 공급되는 동안에 주사/서스테인 전극라인들(Y)과 어드레스전극라인들(X) 각각에 부극성의 선택적 쓰기 주사펄스(-SWSCN)와 정극성의 선택적 쓰기 데이터 펄스(SWD)가 상호 동기되게끔 공급된다. 선택적 쓰기 서브필드(WSF)의 어드레스 방전에 의해 켜진 셀에 대하여 서스테인 방전이 일어나도록 서스테인펄스(SUSY,SUSZ)가 주사/서스테인 전극라인들(Y)과 공통 서스테인 전극라인들(Z)에 교번적으로 공급된다. 그리고 선택적 쓰기 서브필드(WSF)의 종료시점에는 서스테인 방전이 소거되게 하는 세폭의 소거펄스(ERSPY)가 주사/서스테인 전극라인들(Y)에 공급된 후에 전압레벨이 낮은 램프신호(RAMP)가 공통 서스테인 전극라인들(Z)에 연속적으로 공급된다. 한편, 다음 서브필드가 선택적 소거 서브필드(ESF)인 마지막 선택적 쓰기 서브필드 즉, 제6 서브필드(SF6)에는 서스테인 방전을 소거시키기 위한 소거펄스(ERSPY)와 램프신호(RAMP)가 공급되지 않는다.

선택적 소거 서브필드(ESF)의 리셋기간은 생략된다. 선택적 소기 서브필드(ESF)의 어드레스 기간에는 주사/서스테인 전극라인들(Y)과 어드레스전극라인들(X) 각각에 셀을 끄기 위한 부극성의 선택적 소거 주사펄스(-SESCN)와 정극성의 선택적 소거 데이터 펄스(SED)가 상호 동기되게끔 공급된다. 선택적 소거 서브필드(ESF)의 어드레스 방전에 의해 꺼지지 않은 셀들에 대하여 서스테인 방전이일어나도록 서스테인펄스(SUSY,SUSZ)가 주사/서스테인 전극라인들(Y)과 공통 서스테인 전극라인들(Z)에 교번적으로 공급된다. 그리고 제12 서브필드(SF12)에는 주사/서스테인 전극라인들(Y)과 공통 서스테인 전극라인들(Z)에 소거펄스(ERSPY)와 램프신호(RAMP)가 공급되어 켜진 셀들의 서스테인 방전을 소거시킨다.

도 5는 일반적인 PDP의 구동장치를 개략적으로 나타낸 것으로서, 도 4에 도시된 선택적 쓰기 및 소거 방식을 기준으로 설명한 것이다.

도 5를 참조하면, PDP의 구동장치는 m 개의 주사/서스테인 전극라인들(Y1 내지 Ym)을 구동하기 위한 Y 구동부(100)와, m 개의 공통 서스테인 전극라인들(Z1 내지 Zm)을 구동하기 위한 Z 구동부(102)와, n 개의 어드레스 전극라인들(X1 내지 Xn)을 구동하기 위한 X 구동부(104)를 구비한다.

Y 구동부(100)는 리셋신호를 공급하여 전화면을 초기화시킴과 아울러 서로 다른 스캔펄스(-SWSCN,-SESCN)를 주사/서스테인전극라인들(Y1 내지 Ym)에 순차적으로 공급하게 된다. 또한, Y 구동부(100)는 서스테인펄스(SUSY)를 공급하여 서스테인 방전을 일으키게 된다.

Z 구동부(102)는 공통 서스테인 전극라인(Z1 내지 Zm)에 공통으로 접속되어 Z 전극라인들(Z1 내지 Zm)에 셋다운파형(-RPSZ), 주사직류전압(DCSC) 및 서스테인펄스(SUSZ)를 순차적으로 공급하는 역할을 한다.

X 구동부(104)는 스캔펄스(-SWSCN,-SESCN)에 동기되도록 어드레스 전극라인들(X1 내지 Xn)에 데이터 펄스(SWD,SED)를 공급한다.

도 6은 Y 구동부(100)의 구성과 동작을 설명하기 위하여 Y 구동부(100)를 상세히 나타낸 것이다.

도 6을 참조하면, Y 구동부(100)는 에너지 회수회로(41)와 드라이버 집적회로(Integrated Circuit ; 이하, 'IC'라 함)(42) 사이에 접속되는 제4 스위치(Q4)와, 제4 스위치(Q4)와 드라이버 IC(42) 사이에 접속되어 스캔펄스(-SWSCN,-SESCN)를 생성하기 위한 스캔 기준전압 공급부(43) 및 스캔 전압 공급부(44)와, 제4 스위치(Q4)와 스캔 기준전압 공급부(43) 및 스캔 전압 공급부(44) 사이에 접속되어 리셋신호(RPSY,-RPSY)를 생성하기 위한 셋업 공급부(45) 및 셋다운 공급부(46)와, 셋업 공급부(45) 및 셋다운 공급부(46) 사이에 접속되어 셋업/다운파형을 절환하기 위한 제5 스위치(Q5)를 구비한다.

드라이버 IC(42)는 푸쉬풀 형태로 접속되며 에너지 회수회로(41), 스캔 기준전압 공급부(43) 및 스캔 전압 공급부(44)로부터 전압신호가 입력되는 제10 및 제11 스위치들(Q11,Q12)로 구성된다.

제11 및 제12 스위치들(Q11,Q12) 사이의 출력라인은 주사/서스테인 전극라인(Y1 내지 Ym) 중 어느 하나에 접속된다.

에너지 회수회로(41)는 주사/서스테인 전극라인(Y1 내지 Ym)으로부터 회수되는 전압을 충전하기 위한 외부 캐패시터(CexY)와, 외부 캐패시터(CexY)에 병렬 접속된 스위치들(Q15,Q16)과, 제1 노드(n1)와 제2 노드(n2) 사이에 접속된 인덕터(L_y)와, 서스테인 전압 공급원(Vs)과 제2 노드(n2) 사이에 접속된 제1 스위치(Q1)와, 제2 노드(n2)와 그라운드단자(GND) 사이에 접속된 제2 스위치(Q2)로 구성된다.

이 에너지 회수회로(41)에 의해 주사/서스테인 전극라인(Y1 내지 Ym)의 전압이 충방전되는 동안, 에너지 회수회로(41)와 드라이버 IC(42) 사이의 전류패스를 형성하기 위하여 제4 스위치(Q4) 및 제5 스위치(Q5)는 온(on) 상태를 유지한다.

이렇게 에너지 회수회로(41)는 주사/서스테인 전극라인(Y1 내지 Ym)으로부터 방전되는 전압을 외부 캐패시터(CexY)를 이용하여 회수한다. 그리고 에너지 회수회로(41)는 회수된 전압을 주사/서스테인 전극라인(Y1 내지 Ym)에 공급함으로써 셋업기간과 서스테인기간의 방전시에 과도한 소비전력을 줄이게 된다.

스캔 기준전압 공급부(43)는 제3 노드(n3)와 선택적 쓰기용 스캔전압원(-Vyw) 사이에 접속된 제7 스위치(Q7)와, 제3 노드(n3)와 선택적 소거용 스캔 전압원(-Vye) 사이에 직렬 접속된 제8 및 제9 스위치(Q8,Q9)로 구성된다. 제7 스위치(Q7)는 어드레스기간에 공급되는 제어신호(yw)에 응답하여 절환됨으로써 스캔전압(-Vyw)을 드라이버 IC(42)에 공급하는 역할을 한다. 제8 및 제9 스위치(Q8,Q9)는 어드레스기간에 공급되는 제어신호(ye)에 응답하여 절환됨으로써 스캔전압(-Vye)을 드라이버 IC(42)에 공급하는 역할을 한다.

스캔 전압 공급부(44)는 스캔전압원(Vsc)과 제4 노드(n4) 사이에 직렬 접속되는 제13 및 제14 스위치(Q13,Q14)로 구성된다. 제13 및 제14 스위치(Q13,Q14)는 어드레스기간에 공급되는 제어신호(SC)에 응답하여 절환됨으로써 스캔전압(Vsc)을 드라이버 IC(42)에 공급하는 역할을 한다.

셋업 공급부(45)는 셋업 전압원(Vsetup)과 제3 노드(n3) 사이에 접속된 제4 다이오드(D4)와 제3 스위치(Q3)로 구성된다. 제4 다이오드(D4)는 제3 노드(n3)로부터 셋업 전압원(Vsetup) 쪽으로 흐르는 역방향 전류를 차단하는 역할을 하게 된다. 제3 스위치(Q3)는 셋업파형(RPSY)을 공급하는 역할을 하게 된다. 이 셋업파형(RPSY)의 기울기는 제3 스위치(Q3)의 제어단자 즉, 게이트 단자에 연결된 RC 시정수회로의 RC 시정수값에 의해 결정된다. 따라서, 셋업파형(RPSY)의 기울기는 가변저항(R1)의 저항값 조절에 의해 조정된다.

셋다운 공급부(46)는 제3 노드(n3)와 선택적 쓰기용 스캔 전압원(-Vyw) 사이에 접속된 제6 스위치(Q6)를 포함한다. 제6 스위치(Q6)는 셋다운파형(-RPSY)을 공급하는 역할을 한다. 이 셋다운파형(-RPSY)의 기울기는 제6 스위치(Q6)의 제어단자 즉, 게이트 단자에 연결된 RC 시정수회로의 RC 시정수값에 의해 결정된다. 따라서, 셋다운파형(-RPSY)의 기울기는 가변저항(R2)의 저항값 조절에 의해 조정된다.

Y 구동부(100)는 각각 제3 노드(n3)와 제4 노드(n4)를 경유하여 스캔 기준전압 공급부(43)와 스캔전압 공급부(44)에 접속되는 제10 스위치(Q10)를 구비한다. 제10 스위치(Q10)는 제어신호(Dic_updn)에 응답하여 드라이버 IC(42)에 공급되는 스캔전압(Vsc)을 절환하는 역할을 한다.

도 6을 결부하여 Y 구동부(100)의 동작을 설명하면 다음과 같다.

선택적 쓰기 서브필드(WSF)의 리셋기간에는 주사/서스테인 전극라인(Y)에 리셋신호(RPSY,-RPSY)가 연속적으로 공급된다. 이를 위하여, 제3, 제5 및 제6 스위치(Q3,Q5,Q6)는 각각 제어신호(setup,setdn)에 응답하여 순차적으로 턴-온된다. 그러면 제3, 제5 및 제6 스위치(Q3,Q5,Q6)와 드라이버 IC(42)의 제12 스위치(Q12)를 경유하여 정극성의 셋업전압(Vsetup)과 부극성의 스캔 기준전압(-Vyw)이 순차적으로 주사/서스테인전극라인(Y)에 공급된다. 셋업파형(RPSY)은 셋업전압(Vsetup)까지 상승하고 셋다운파형(-RPSY)은 부극성의 스캔 기준전압(-Vyw)까지 하강한다.

선택적 쓰기 서브필드(WSF)의 어드레스 기간에는 제13 및 제14 스위치(Q13,Q14)가 턴-온되고 제10 스위치(Q10)가 턴-오프되어 스캔전압(Vsc)을 드라이버 IC(42)에 공급한다. 그리고 제7 스위치(Q7)가 턴-온되어 선택적 쓰기용 스캔전압(-Vyw)이 드라이버 IC(42)에 공급된다. 그러면 쓰기 스캔펄스(-SWSCN)가 주사/서스테인 전극라인들(Y1 내지 Ym)에 순차적으로 공급된다. 이 쓰기 스캔펄스(-SWSCN)와 동기되어 논리값이 '1'인 쓰기 비디오 데이터 펄스(SWD)가 공급된다. 그 결과, 선택된 방전셀에는 펄스폭이 큰 쓰기 스캔펄스(-SWSCN)와 쓰기 비디오 데이터 펄스(SWD)의 전압차에 의해 라이팅방전이 일어나게 된다. 이렇게 라이팅 방전이 일어난 방전셀 내에는 벽전하 및 공간전하가 생성된다. 이 벽전하 및 공간전하에 의해 선택된 방전셀은 이어지는 서스테인 기간에 공급되는 서스테인펄스에 의해 방전이 일어날 수 있는 벽전압이 충전된다. 제10 스위치(Q10)는 스캔펄스(-SWSCN)가 공급되는 동안에 오프 상태를 유지하며, 그 이외의 기간에는 온 상태를 유지한다.

선택적 쓰기 서브필드(WSF)의 서스테인기간에는 주사/서스테인전극라인(Y)에 제1 서스테인펄스(SUSY1), 제2 서스테인펄스(SUSY2) 및 제3 서스테인펄스(SUSY3)가 연속으로 공급된다. 이 때, 에너지 회수회로(41)는 외부 캐패시터(CexY)에 충전된 전압과 LC 공진을 이용하여 공진파형을 드라이버 IC(42)에 공급한 후에 제1스위치(Q1)를 턴-온하여 서스테인전압(Vs)을 드라이버 IC(42)에 공급하게 된다. 어드레스기간에 라이팅 방전이 일어난 방전셀들은 서스테인 펄스들(SUSY1,SUSY2,SUSY3)의 수 만큼 서스테인 방전이 일어난다. 어드레스기간에 라이팅 방전이 일어나지 않은 방전셀들은 서스테인 펄스(SUSY1,SUSY2,SUSY3)에 의한 서스테인 전압(Vs)이 공급되어도 벽전압이 거의 없기 때문에 방전이 일어나지 않는다.

선택적 쓰기 서브필드(WSF)의 마지막 시점에는 이어지는 다음 서브필드가 선택적 쓰기 서브필드(WSF)인지 아니면, 선택적 소거 서브필드(ESF)인지에 따라 소거펄스(ERSPY) 또는 리셋펄스(RSTP)가 공급된다.

선택적 소거 서브필드(ESF)에는 리셋기간이 생략된다. 이는 다음 서브필드가 선택적 소거 서브필드(ESF)이면 현재의 선택적 쓰기 서브필드(WSF) 또는 선택적 소거 서브필드(ESF)의 종료시점에 발생되는 마지막 서스테인펄스(SUSY3 또는 SUS5)가 다음 선택적 소거 서브필드(ESF)에서 셀을 켜는 역할을 하기 때문이다.

선택적 소거 서브필드(ESF)의 어드레스기간에는 제13 및 제14 스위치(Q13,Q14)가 턴-온되어 스캔전압(Vs)을 드라이버 IC(42)에 공급하게 된다. 그리고 제8 및 제9 스위치(Q8,Q9)가 턴-온되어 선택적 소거용 스캔전압(-Vye)이 드라이버 IC(42)에 공급된다. 그러면 소거 스캔펄스(-SESCN)가 주사/서스테인 전극라인들(Y1 내지 Ym)에 순차적으로 공급된다. 이 소거 스캔펄스(-SESCN)와 동기되어 논리값이 "0"인 소거 비디오 데이터 펄스(SED)가 공급된다. 그 결과, 선택된 방전셀에는 소거 스캔펄스(-SESCN)와 소거 비디오 데이터 펄스(SED)의 전압차에 의해 미약한 라이팅방전이 일어나게 된다. 이 방전에 의해 방전셀 내의 벽전하와 공간전하는 재결합(Recombination)되어 소거된다. 따라서, 소거 스캔펄스(-SESCN)와 소거 비디오 데이터 펄스(SED)에 의해 소거 방전이 일어난 방전셀들은 방전에 필요한 전압만큼 충전되지 않기 때문에 서스테인펄스가 공급되어도 방전이 일어나지 않는다. 제10 스위치(Q10)는 스캔펄스(-SESCN)가 공급되는 동안에 오프 상태를 유지하며, 그 이외의 기간에는 온 상태를 유지한다.

선택적 소거 서브필드(ESF)의 서스테인기간에는 서스테인펄스(SUSY4)가 공급된다. 이 때, 에너지 회수회로(41)는 외부 캐패시터(CexY)에 충전된 전압과 LC 공진을 이용하여 공진파형을 드라이버 IC(42)에 공급한 후에 제1 스위치(Q1)를 턴-온하여 서스테인전압(Vs)을 드라이버 IC(42)에 공급하게 된다. 어드레스 기간에 소거 방전이 일어난 방전셀들은 내부의 벽전압이 거의 없기 때문에 서스테인 전압펄스(SUSY4)에 의해 서스테인전압(Vs)이 공급되어도 방전이 일어나지 않는다. 반면에, 어드레스 기간에 소거 방전이 일어나지 않은 방전셀들은 리셋기간에 충전된 벽전압과 서스테인 전압(Vs)이 더해지기 때문에 방전이 일어날 수 있는 전압까지 충전된다. 따라서, 어드레스 기간에 소거 방전이 일어나지 않는 방전셀들은 서스테인펄스(SUSY4)의 수만큼 방전이 일어나게 된다.

선택적 소거 서브필드(ESF)의 종료 시점에는 이어지는 다음 서브필드가 선택적 소거 서브필드(ESF)인지 아니면 선택적 쓰기 서브필드(WSF)인지에 따라 펄스폭이 큰 서스테인펄스(SUSY5)나 펄스폭이 작은 소거펄스(ERSPY)가 공급된다.

그러나, 제4 스위치(Q4) 및 제5 스위치(Q5)에는 전계효과 트랜지스터(FieldEffect Transistor; 이하 "FET"라 함)가 5개씩을 사용하여 총 10개의 FET가 회로보호용으로 사용된다. 이로써 다수의 FET를 사용함에 따른 비용이 상승됨과 아울러 에너지 손실이 많이 발생하는 단점이 있게 된다.

따라서, 본 발명의 목적은 에너지 회수장치와 구동 IC 사이에 브릿지(Bridge) 회로를 사용함으로써 스위치 소자의 수를 줄임과 아울러 에너지 손실을 줄일 수 있도록 한 플라즈마 디스플레이 패널의 구동장치를 제공하는 데 있다.

도 1은 일반적인 3전극 교류 면방전 플라즈마 디스플레이 패널을 나타내는 사시도.

도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임 구성을 나타내는 도면.

도 3은 종래의 플라즈마 디스플레이 패널의 한 프레임의 다른 구성을 나타내는 도면.

도 4는 도 3의 선택적 쓰기 및 소거 방식에 따른 PDP의 구동방법의 구동파형을 나타낸 도면.

도 5는 일반적인 PDP의 구동장치를 개략적으로 나타낸 도면.

도 6은 종래 기술에 따른 주사/서스테인 전극 구동부를 상세히 나타내는 도면.

도 7은 본 발명에 따른 PDP의 구동장치에서 주사/서스테인 전극 구동부를 상세히 나타내는 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 상부기판 12Y,12Z : 투명전극

13Y,13Z : 금속버스전극 14,22 : 유전체층

16 : 보호막 18 : 하부기판

20X : 어드레스전극 24 : 격벽

26 : 형광체 30Y : 주사/서스테인 전극

30Z : 공통 서스테인 전극 41,51 : 에너지 회수회로

42,52 : 드라이버 집적회로 43,53 : 스캔 기준전압 공급부

44,54 : 스캔전압 공급부 45,55 : 셋업전압 공급부

46,56 : 셋다운전압 공급부 57 : 브릿지 회로

100 : Y 구동부 102 : Z 구동부

104 : X 구동부

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동장치는 충전패스와 방전패스가 분리되게 하는 브릿지 회로와, 상기 브릿지 회로를 이용하여 상기 패널의 전극을 구동하기 위한 전극 구동부를 구비한다.

본 발명에서의 전극 구동부는 상기 패널의 전극으로부터 에너지를 회수하여 회수된 전압을 이용하여 상기 패널의 전극을 충전하기 위한 에너지 회수회로를 추가로 구비한다.

본 발명에서의 브릿지 회로는 충방전 패스 역할을 하는 스위치 소자와, 충전패스와 방전패스가 분리되도록 상기 스위치 소자에 브릿지 형태로 접속된 제1 내지 제4 다이오드를 구비한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

본 발명에 따른 PDP의 구동장치는 도 5에서와 같이 m 개의 주사/서스테인 전극라인들(Y1 내지 Ym)을 구동하기 위한 Y 구동부(100)와, m 개의 공통 서스테인 전극라인들(Z1 내지 Zm)을 구동하기 위한 Z 구동부(102)와, n 개의 어드레스 전극라인들(X1 내지 Xn)을 구동하기 위한 X 구동부(104)를 구비하며, 선택적 쓰기 및 소거 방식을 기준하여 설명한다.

Y 구동부(100)는 선택적 쓰기 서브필드(WSF)에서 리셋신호(RPSY,-RPSY)을 공급하여 전화면을 초기화시킴과 아울러 선택적 쓰기 서브필드(WSF)와 선택적 소거 서브필드(SEF)에서 서로 다른 스캔펄스(-SWSCN,-SESCN)를 주사/서스테인 전극라인들(Y1 내지 Ym)에 순차적으로 공급하게 된다. 또한, Y 구동부(100)는 서스테인펄스(SUSY)를 공급하여 서스테인 방전을 일으키게 된다.

도 7은 본 발명에 따른 PDP의 구동장치에서 Y 구동부(100)의 구성과 동작을설명하기 위하여 Y 구동부(100)를 상세히 나타낸 것이다.

도 7을 참조하면, Y 구동부(100)는 에너지 회수회로(51)와 드라이버 IC(52) 사이에 접속되는 브릿지 회로(57)와, 브릿지 회로(57)와 드라이버 IC(52) 사이에 접속되어 스캔펄스(-SWSCN,-SESCN)를 생성하기 위한 스캔 기준전압 공급부(53) 및 스캔 전압 공급부(54)와, 브릿지 회로(57)와 스캔 기준전압 공급부(53) 및 스캔 전압 공급부(54) 사이에 접속되어 리셋신호(RPSY,-RPSY)를 생성하기 위한 리셋 구동부(56,57)를 구비한다.

드라이버 IC(52)는 푸쉬풀 형태로 접속되며 에너지 회수회로(51), 스캔 기준전압 공급부(53) 및 스캔 전압 공급부(54)로부터 전압신호가 입력되는 제10 및 제11 스위치들(F10,F11)로 구성된다. 제10 및 제11 스위치들(F10,F11) 사이의 출력라인은 주사/서스테인 전극라인(Y1 내지 Ym) 중 어느 하나에 접속된다.

에너지 회수회로(51)는 주사/서스테인 전극라인(Y1 내지 Ym)으로부터 회수되는 전압을 충전하기 위한 외부 캐패시터(CexY)와, 외부 캐패시터(CexY)에 병렬 접속된 스위치들(F14,F15)과, 제1 노드(n1)와 제2 노드(n2) 사이에 접속된 인덕터(L_y)와, 서스테인 전압 공급원(Vs)과 제2 노드(n2) 사이에 접속된 제1 스위치(F1)와, 제2 노드(n2)와 그라운드단자(GND) 사이에 접속된 제2 스위치(F2)로 구성된다.

이 에너지 회수회로(51)에 의해 주사/서스테인 전극라인(Y1 내지 Ym)의 전압이 충방전되는 동안, 에너지 회수회로(51)와 드라이버 IC(52) 사이의 전류패스를 형성하기 위하여 브릿지 회로(57) 내의 제3 스위치(F3)는 온(on) 상태를 유지한다.

이렇게 에너지 회수회로(51)는 주사/서스테인 전극라인(Y1 내지 Ym)으로부터 방전되는 전압을 외부 캐패시터(CexY)를 이용하여 회수한다. 그리고 에너지 회수회로(51)는 회수된 전압을 주사/서스테인 전극라인(Y1 내지 Ym)에 공급함으로써 셋업기간과 서스테인 기간의 방전시에 과도한 소비전력을 줄이게 된다.

브릿지 회로(57)는 제2 노드(n2)와 제3 노드(n3) 사이에 다이아몬드형으로 접속된 제5 내지 제8 다이오드(D5 내지 D8)과, 제5 다이오드(D5)와 제7 다이오드(D7) 사이 및 제6 다이오드(D6)와 제8 다이오드(D8) 사이를 브릿지 하기 위한 제3 스위치(F3)을 구비하여, 충전패스와 방전패스를 분리시키는 역할을 한다. 이러한 브릿지 회로(57)는 에너지 회수회로(51)로부터 드라이버 IC(52)에 전압을 공급할 경우 제5 다이오드(D5), 제3 스위치(F3) 및 제7 다이오드(D7)를 경유하도록 하고, 드라이버 IC(52)를 통하여 주사/서스테인 전극라인(Y)으로부터의 전압을 회수할 경우는 제8 다이오드(D8), 제3 스위치(F3) 및 제6 다이오드(D6)를 경유하도록 한다.

스캔 기준전압 공급부(53)는 제3 노드(n3)와 선택적 쓰기용 스캔전압원(-Vyw) 사이에 접속된 제6 스위치(F6)와, 제3 노드(n3)와 선택적 소거용 스캔 전압원(-Vye) 사이에 직렬 접속된 제7 및 제8 스위치(F7,F8)로 구성된다. 제6 스위치(F6)는 선택적 쓰기 서브필드(WSF)의 어드레스기간에 공급되는 제어신호(yw)에 응답하여 절환됨으로써 선택적 쓰기용 스캔전압(-Vyw)을 드라이버 IC(42)에 공급하는 역할을 한다. 제7 및 제8 스위치(F7,F8)는 선택적 소거 서브필드(ESF)의 어드레스기간에 공급되는 제어신호(ye)에 응답하여 절환됨으로써 선택적 소거용 스캔전압(-Vye)을 드라이버 IC(52)에 공급하는 역할을 한다.

스캔 전압 공급부(54)는 스캔전압원(Vsc)과 제4 노드(n4) 사이에 직렬 접속되는 제12 및 제13 스위치(F12,F13)로 구성된다. 제12 및 제13 스위치(F12,F13)는 선택적 쓰기 서브필드(WSF)와 선택적 소거 서브필드(ESF)의 어드레스 기간에 공급되는 제어신호(SC)에 응답하여 절환됨으로써 스캔전압(Vsc)을 드라이버 IC(52)에 공급하는 역할을 한다.

리셋 구동부는 셋업 공급부(55) 및 셋다운 공급부(56)로 구성된다. 셋업 공급부(55)는 셋업 전압원(Vsetup)과 제3 노드(n3) 사이에 접속된 제4 다이오드(D4)와 제4 스위치(F4)로 구성된다. 제4 다이오드(D4)는 제3 노드(n3)로부터 셋업 전압원(Vsetup) 쪽으로 흐르는 역방향 전류를 차단하는 역할을 하게 된다. 제4 스위치(F4)는 셋업파형(RPSY)을 공급하는 역할을 하게 된다.

셋다운 공급부(56)는 제3 노드(n3)와 선택적 쓰기용 스캔 전압원(-Vyw) 사이에 접속된 제5 스위치(F5)를 포함한다. 제5 스위치(F5)는 셋다운파형(-RPSY)을 공급하는 역할을 한다.

이 리셋신호(RPSY,-RPSY)의 기울기는 제4 및 제5 스위치(F4,F5)의 제어단자 즉, 게이트 단자에 연결된 RC 시정수회로의 RC 시정수값에 의해 결정된다..

Y 구동부(100)는 각각 제3 노드(n3)와 제4 노드(n4)를 경유하여 스캔 기준전압 공급부(53)와 스캔전압 공급부(54)에 접속되는 제9 스위치(F9)를 구비한다. 제9 스위치(F9)는 제어신호(Dic_updn)에 응답하여 드라이버 IC(52)에 공급되는 스캔전압(Vsc)을 절환하는 역할을 한다.

도 4를 결부하여 도 7에서와 같은 Y 구동부(100)의 동작을 설명하면 다음과 같다. 선택적 쓰기 서브필드(WSF)의 리셋기간에는 주사/서스테인 전극라인(Y)에 셋업파형(RPSY)과 셋다운파형(-RPSY)이 연속적으로 공급된다. 이를 위하여, 제4 및 제5 스위치(F4,F5)는 각각 제어신호(setup,setdn)에 응답하여 순차적으로 턴-온된다. 그러면 제4 및 제5 스위치(F4,F5)와 드라이버 IC(42)의 제11 스위치(F11)를 경유하여 정극성의 셋업전압(Vsetup)과 부극성의 스캔 기준전압(-Vyw)이 순차적으로 주사/서스테인전극라인(Y)에 공급된다. 셋업파형(RPSY)은 셋업전압(Vsetup)까지 상승하고 셋다운파형(-RPSY)은 부극성의 스캔 기준전압(-Vyw)까지 하강한다. 셋업파형(RPSY)은 소정 기울기로 셋업전압(Vsetup)까지 상승하게 되므로 셀 내에 방전을 크게 일으키지 않으면서도 주사(Scan) 시에 필요한 벽전하를 셀 내에 생성하게 된다. 이 셋업파형(RPSY)의 하강구간에는 에너지 회수회로(41)가 동작함으로써 그 기울기가 완만하게 조정된다.

선택적 쓰기 서브필드(WSF)의 어드레스 기간에는 제12 및 제13 스위치(F12,F13)가 턴-온되고 제9 스위치(F9)가 턴-오프되어 스캔전압(Vsc)을 드라이버 IC(42)에 공급한다. 그리고 제6 스위치(F6)가 턴-온되어 선택적 쓰기용 스캔전압(-Vyw)이 드라이버 IC(42)에 공급된다. 그러면 쓰기 스캔펄스(-SWSCN)가 주사/서스테인 전극라인들(Y1 내지 Ym)에 순차적으로 공급된다. 이 쓰기 스캔펄스(-SWSCN)와 동기되어 논리값이 '1'인 쓰기비디오 데이터 펄스(SWD)가 공급된다. 그 결과, 선택된 방전셀에는 펄스폭이 큰 쓰기 스캔펄스(-SWSCN)와 쓰기 비디오 데이터 펄스(SWD)의 전압차에 의해 라이팅 방전이 일어나게 된다. 이렇게 라이팅 방전이 일어난 방전셀 내에는 벽전하 및 공간전하가 생성된다. 이 벽전하 및 공간전하에 의해 선택된 방전셀은 이어지는 서스테인 기간에 공급되는 서스테인펄스에 의해 방전이 일어날 수 있는 벽전압이 충전된다. 제9 스위치(F9)는 스캔펄스(-SWSCN)가 공급되는 동안에 오프 상태를 유지하며, 그 이외의 기간에는 온 상태를 유지한다.

선택적 쓰기 서브필드(WSF)의 서스테인기간에는 주사/서스테인전극라인(Y)에 제1 서스테인펄스(SUSY1), 제2 서스테인펄스(SUSY2) 및 제3 서스테인펄스(SUSY3)가 연속으로 공급된다. 이 때, 에너지 회수회로(41)는 외부 캐패시터(CexY)에 충전된 전압과 LC 공진을 이용하여 공진파형을 드라이버 IC(42)에 공급한 후에 제1 스위치(F1)를 턴-온하여 서스테인전압(Vs)을 브릿지 회로(57)를 경유하여 드라이버 IC(42)에 공급하게 된다. 어드레스기간에 라이팅 방전이 일어난 방전셀들은 서스테인 펄스들(SUSY1,SUSY2,SUSY3)의 수 만큼 서스테인 방전이 일어난다. 어드레스기간에 라이팅 방전이 일어나지 않은 방전셀들은 서스테인 펄스(SUSY1,SUSY2,SUSY3)에 의한 서스테인 전압(Vs)이 공급되어도 벽전압이 거의 없기 때문에 방전이 일어나지 않는다.

선택적 소거 서브필드(ESF)에는 리셋기간이 생략된다. 이는 다음 서브필드가 선택적 소거 서브필드(ESF)이면 현재의 선택적 쓰기 서브필드(WSF) 또는 선택적소거 서브필드(ESF)의 종료시점에 발생되는 마지막 서스테인펄스(SUSY3 또는 SUS5)가 다음 선택적 소거 서브필드(ESF)에서 셀을 켜는 역할을 하기 때문이다. 따라서, 선택적 소거 서브필드(ESF)의 초기에는 어드레스 기간이 설정된다.

선택적 소거 서브필드(ESF)의 어드레스 기간에는 제12 및 제13 스위치(F12,F13)가 턴-온되어 스캔전압(Vs)을 드라이버 IC(42)에 공급하게 된다. 그리고 제7 및 제8 스위치(F7,F8)가 턴-온되어 선택적 소거용 스캔전압(-Vye)이 드라이버 IC(42)에 공급된다. 그러면 소거 스캔펄스(-SESCN)가 주사/서스테인 전극라인들(Y1 내지 Ym)에 순차적으로 공급된다. 이 소거 스캔펄스(-SESCN)와 동기되어 논리값이 "0"인 소거 비디오 데이터 펄스(SED)가 공급된다. 그 결과, 선택된 방전셀에는 소거 스캔펄스(-SESCN)와 소거 비디오 데이터 펄스(SED)의 전압차에 의해 미약한 라이팅방전이 일어나게 된다. 이 방전에 의해 방전셀 내의 벽전하와 공간전하는 재결합(Recombination)되어 소거된다. 따라서, 소거 스캔펄스(-SESCN)와 소거 비디오 데이터 펄스(SED)에 의해 소거 방전이 일어난 방전셀들은 방전에 필요한 전압만큼 충전되지 않기 때문에 서스테인펄스가 공급되어도 방전이 일어나지 않는다. 제9 스위치(F9)는 스캔펄스(-SESCN)가 공급되는 동안에 오프 상태를 유지하며, 그 이외의 기간에는 온 상태를 유지한다.

선택적 소거 서브필드(ESF)의 서스테인기간에는 서스테인펄스(SUSY4)가 공급된다. 이 때, 에너지 회수회로(51)는 외부 캐패시터(CexY)에 충전된 전압과 LC 공진을 이용하여 공진파형을 드라이버 IC(52)에 공급한 후에 제1 스위치(F1)를 턴-온하여 서스테인전압(Vs)을 드라이버 IC(52)에 공급하게 된다. 어드레스 기간에 소거 방전이 일어난 방전셀들은 내부의 벽전압이 거의 없기 때문에 서스테인 전압펄스(SUSY4)에 의해 서스테인전압(Vs)이 공급되어도 방전이 일어나지 않는다. 반면에, 어드레스 기간에 소거 방전이 일어나지 않은 방전셀들은 리셋기간에 충전된 벽전압과 서스테인 전압(Vs)이 더해지기 때문에 방전이 일어날 수 있는 전압까지 충전된다. 따라서, 어드레스 기간에 소거 방전이 일어나지 않는 방전셀들은 서스테인펄스(SUSY4)의 수만큼 방전이 일어나게 된다.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치에 의하면 제1 실시예에 국한하여 적용되는 것이 아니라, 다른 실시예들에도 적용될 수 있다. 즉, 본 발명에 따른 PDP의 구동장치는 서브필드들의 배치와 휘도 가중치를 제어함으로써 선택적 쓰기 서브필드들(WSF)과 선택적 소거 서브필드들(ESF)로 구성되는 다른 실시예들에도 적용될 수 있다.

또한, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 서브필드에 각각 공급되는 스캔전압을 공급하기 위하여 에너지 회수장치와 스캔 구동부 사이에 브릿지 회로를 구성하여 PDP 구동에 필요한 구동소자의 수를 줄일 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

충전패스와 방전패스가 분리되게 하는 브릿지 회로와,

상기 브릿지 회로를 이용하여 상기 패널의 전극을 구동하기 위한 전극 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 전극 구동부는 상기 패널의 전극으로부터 에너지를 회수하여 회수된 전압을 이용하여 상기 패널의 전극을 충전하기 위한 에너지 회수회로를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 전극 구동부는 리셋기간에 리셋신호를 상기 전극에 공급하기 위한 리셋 구동부와;

어드레스 기간에 공급되는 제어신호에 응답하여 스캔펄스를 상기 전극에 공급하기 위한 스캔전압 공급부와,

서스테인기간에 서스테인펄스를 상기 전극에 공급하기 위한 서스테인 구동부를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 1 항에 있어서,

상기 브릿지 회로는 충방전 패스 역할을 하는 스위치 소자와,

충전패스와 방전패스가 분리되도록 상기 스위치 소자에 브릿지 형태로 접속된 제1 내지 제4 다이오드를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.