KR20030043756A - 레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법 - Google Patents

레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20030043756A
KR20030043756A KR1020020074280A KR20020074280A KR20030043756A KR 20030043756 A KR20030043756 A KR 20030043756A KR 1020020074280 A KR1020020074280 A KR 1020020074280A KR 20020074280 A KR20020074280 A KR 20020074280A KR 20030043756 A KR20030043756 A KR 20030043756A
Authority
KR
South Korea
Prior art keywords
resist pattern
thickening
resist
resin
cyclic structure
Prior art date
Application number
KR1020020074280A
Other languages
English (en)
Other versions
KR100760113B1 (ko
Inventor
미와 고자와
고지 노자끼
다까히사 나미끼
준이찌 곤
에이 야노
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002328931A external-priority patent/JP4316222B2/ja
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030043756A publication Critical patent/KR20030043756A/ko
Application granted granted Critical
Publication of KR100760113B1 publication Critical patent/KR100760113B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명의 레지스트 패턴 후막화 재료는 수지, 가교제 및 환상 구조 함유 화합물을 포함하거나, 또는 환상 구조를 일부에 포함하는 수지를 함유한다. 본 발명의 후막화 전의 레지스트 패턴은 레지스트 패턴 상에 표층을 가지며, 동일 조건하에서의 이 표층과 내층의 에칭 속도(nm/s)비(내층/표층)가 1.1 이상이다. 본 발명의 레지스트 패턴의 제조 방법은 후막화 전의 레지스트 패턴을 형성한 후, 이 후막화 전의 레지스트 패턴 표면에 상기 후막화 재료를 도포한다. 본 발명의 반도체 장치의 제조 방법은 하지층 상에 후막화 전의 레지스트 패턴을 형성한 후, 이 후막화 전의 레지스트 패턴 표면에 상기 후막화 재료를 도포하여 상기 후막화 전의 레지스트 패턴을 후막화하는 공정과, 이 패턴을 마스크로서 에칭에 의해 하지층을 패터닝하는 패터닝 공정을 포함한다.

Description

레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조 방법, 및 반도체 장치 및 그의 제조 방법 {Resist Pattern Thickening Material, Resist Pattern and Forming Process Thereof, and Semiconductor Device and Manufacuring Process Thereof}
본 발명은 ArF 레지스트 등으로 형성된 후막화 전의 레지스트 패턴 상에 도포되어 이 후막화 전의 레지스트 패턴을 후막화하고, 기존의 노광 장치 광원에서의 노광 한계를 초과하여 미세한 레지스트 패턴을 형성할 수 있으며, 또한 이 후막화 전의 레지스트 패턴의 에칭 내성을 향상시킬 수 있는 레지스트 패턴 후막화 재료, ArF 엑시머 레이저 등을 사용하여 패터닝이 가능하고, 미세한 구조를 가지며 에칭 내성이 우수한 레지스트 패턴 및 그의 효율적인 제조 방법, 및 이 레지스트 패턴에 의해 형성된 미세 패턴을 포함하는 반도체 장치 및 효율적인 제조 방법에 관한 것이다.
현재, 반도체 집적 회로는 고집적화가 진행되어 LSI나 VLSI가 실용화되고 있으며, 그에 따라 배선 패턴은 0.2 ㎛ 이하, 최소 패턴은 0.1 ㎛ 이하의 영역으로미치고 있다. 미세한 배선 패턴의 형성에는 박막을 형성한 피처리 기판 위를 레지스트막으로 피복하고, 선택 노광을 행한 후 현상하여 레지스트 패턴을 제조하며, 이것을 마스크로서 건식 에칭을 행한 후에, 이 레지스트 패턴을 제거함으로써 원하는 패턴을 얻는 리소그래피 기술이 매우 중요하다.
미세한 배선 패턴의 형성에는 노광 장치에서 광원의 단파장화와, 그 광원 특성에 따른 고해상도를 가진 레지스트 재료의 개발이 모두 필요한 것으로 여겨진다. 그러나, 상기 노광 장치에서 광원의 단파장화를 위해서는 막대한 비용을 요하는 노광 장치의 갱신이 필요하다. 한편, 단파장의 광원을 이용한 노광에 대응하기 위한 레지스트 재료를 개발하는 것도 쉬운 일은 아니다.
또한, 반도체 장치의 제조 공정에 있어서는, 레지스트 패턴에 의한 미세한 레지스트 패턴을 형성한 후에, 이 레지스트 패턴을 마스크로서 사용하여 미세한 패터닝을 행하기 때문에 레지스트 패턴은 에칭 내성이 우수할 것이 요구된다. 그런데, 최신 기술인 ArF(불화아르곤) 엑시머 레이저 노광 기술에 있어서는, 사용하는 레지스트 재료의 에칭 내성이 불충분하다는 문제가 있다. 따라서, 에칭 내성이 우수한 KrF(불화크립톤) 레지스트를 사용하는 것도 고려되고 있지만, 에칭 조건이 엄격한 경우, 피가공층이 두꺼운 경우, 미세 패턴을 형성하는 경우, 레지스트 두께가 얇은 경우 등에는 에칭 내성이 부족할 가능성이 있어, 에칭 내성이 우수한 레지스트 패턴을 형성하고, 이 레지스트 패턴에 의해 미세한 레지스트 제거 패턴을 형성할 수 있는 기술을 개발하는 것이 요구되고 있다.
또한, 일본 특허 공개 (평)10-73927호 공보에는, 레지스트의 상기 노광광으로서 심자외선인 KrF(불화크립톤) 엑시머 레이저광(파장 248 nm)을 사용함으로써 미세한 레지스트 제거 패턴을 형성할 수 있는 RELACS라고 불리우는 레지스트 패턴의 미세화 기술이 기재되어 있다. 이 기술은, 상기 노광광으로서 KrF(불화크립톤) 엑시머 레이저(파장 248 nm)를 사용하여 상기 레지스트(포지티브형 또는 네가티브형)를 노광함으로써 레지스트 패턴을 형성한 후, 수용성 수지 조성물을 사용하여 이 레지스트 패턴을 피복하도록 도포막을 설치하고, 이 도포막과 상기 레지스트 패턴을 그 계면에서 상기 레지스트 패턴 재료 중의 잔류산을 이용하여 서로 작용시켜 이 레지스트 패턴을 후막화(이하, "팽윤"이라고도 함)시킴으로써 레지스트 패턴간의 거리를 짧게 하여 미세한 레지스트 제거 패턴을 형성하는 기술이다.
그러나, 이 경우, 사용하는 KrF(불화크립톤) 레지스트는 노볼락 수지, 나프토퀴논디아지드 등의 방향족계 수지 조성물이며, 이 방향족계 수지 조성물에 포함되는 방향족환이 상기 ArF 엑시머 레이저광을 강하게 흡광해 버리기 때문에 이 ArF(불화아르곤) 엑시머 레이저광이 상기 KrF(불화크립톤) 레지스트를 투과하지 못하여 노광광으로서 이 ArF(불화아르곤) 엑시머 레이저광을 사용하지 못한다는 문제가 있었다.
미세한 배선 패턴을 형성한다는 관점에서는, 노광 장치에서의 광원으로서 KrF(불화크립톤) 엑시머 레이저광보다도 단파장인 ArF(불화아르곤) 엑시머 레이저광도 사용할 수 있을 것이 요구된다.
따라서, 패터닝시 노광 장치 광원으로서 ArF(불화아르곤) 엑시머 레이저광도 사용할 수 있고, 미세하며 에칭 내성이 우수한 레지스트 패턴을 저렴한 비용으로간편하게 형성할 수 있는 기술은 아직 제공되지 못하고 있는 것이 현실이다.
본 발명은 ArF 레지스트 등으로 형성된 후막화 전의 레지스트 패턴 상에 도포되어 이 후막화 전의 레지스트 패턴을 후막화하고, 기존의 노광 장치 광원에서의 노광 한계를 초과하여 미세한 레지스트 제거 패턴을 저렴한 비용으로 간편하게 형성할 수 있으며, 또한 이 후막화 전의 레지스트 패턴의 에칭 내성을 향상시킬 수 있는 레지스트 패턴 후막화 재료를 제공하는 것을 목적으로 한다.
또한, 본 발명은 ArF 엑시머 레이저 등을 사용하여 패터닝이 가능하고, 미세한 구조를 가지며 에칭 내성이 우수한 레지스트 패턴을 제공하는 것을 목적으로 한다.
또한, 본 발명은 노광광(노광에 사용하는 광)으로서 ArF 엑시머 레이저광을 사용할 수 있고, 양산성이 우수하며 후막화 전의 레지스트 패턴에 의해 형성되는 미세 패턴을 광의 노광 한계를 초과하여 정밀하게, 또한 저렴한 비용으로 간편하게 에칭 내성을 향상시켜 형성할 수 있는 레지스트 패턴의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 레지스트 패턴에 의해 형성된 미세 패턴을 포함하는 고성능의 반도체 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 노광광(노광에 사용하는 광)으로서 ArF 엑시머 레이저광을 사용할 수 있고, 미세한 패턴을 포함하는 고성능의 반도체 장치를 효율적으로 양산할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 레지스트 패턴 후막화 재료를 사용한 후막화 전의 레지스트 패턴 후막화의 메카니즘을 설명하기 위한 개략도.
도 2는 본 발명의 레지스트 패턴의 제조 방법의 일례를 설명하기 위한 개략도.
도 3은 본 발명의 반도체 장치의 일례인 FLASH EPROM을 설명하기 위한 상면도.
도 4는 본 발명의 반도체 장치의 제조 방법에 관한 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도(1).
도 5는 본 발명의 반도체 장치의 제조 방법에 관한 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도(2).
도 6은 본 발명의 반도체 장치의 제조 방법에 관한 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도(3).
도 7은 본 발명의 반도체 장치의 제조 방법에 관한 다른 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도.
도 8은 본 발명의 반도체 장치의 제조 방법에 관한 다른 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도.
도 9는 본 발명의 레지스트 패턴 후막화 재료를 사용하여 후막화된 레지스트 패턴을 자기 헤드 제조에 응용한 일례를 설명하기 위한 단면 개략도.
도 10은 본 발명의 레지스트 패턴 후막화 재료를 사용하여 후막화된 레지스트 패턴을 자기 헤드 제조에 응용한 다른 예의 공정(1)을 설명하기 위한 단면 개략도.
도 11은 본 발명의 레지스트 패턴 후막화 재료를 사용하여 후막화된 레지스트 패턴을 자기 헤드 제조에 응용한 다른 예의 공정(2)를 설명하기 위한 단면 개략도.
도 12는 본 발명의 레지스트 패턴 후막화 재료를 사용하여 후막화된 레지스트 패턴을 자기 헤드 제조에 응용한 다른 예의 공정(3)을 설명하기 위한 단면 개략도.
도 13은 본 발명의 레지스트 패턴 후막화 재료를 사용하여 후막화된 레지스트 패턴을 자기 헤드 제조에 응용한 다른 예의 공정(4)를 설명하기 위한 단면 개략도.
도 14는 본 발명의 레지스트 패턴 후막화 재료를 사용하여 후막화된 레지스트 패턴을 자기 헤드 제조에 응용한 다른 예의 공정(5)를 설명하기 위한 단면 개략도.
도 15는 본 발명의 레지스트 패턴 후막화 재료를 사용하여 후막화된 레지스트 패턴을 자기 헤드 제조에 응용한 다른 예의 공정(6)을 설명하기 위한 단면 개략도.
도 16은 도 10 내지 도 15의 공정에서 제조된 자기 헤드의 일례를 나타내는 평면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 레지스트 패턴 후막화 재료3,10,102,118a,126: 레지스트 패턴
5: 하지층(기재) 10a: 표층
10b: 내층 레지스트 패턴 22: Si 기판 (반도체 기판)
23: 필드 산화막 24a,b: 제1, 제2 게이트 절연막 25a,b: 제1, 제 2 임계치 제어층26,27,29,32,34,118,124: 레지스트막
28,31: 제1, 제2 폴리실리콘층28a,28c: 부동 게이트 전극
28b: 게이트 전극30a-c; 캐패시터 절연막
30d: SiO2막31a: 컨트롤 게이트 전극
33a-c: 제1, 제2, 제3 게이트부
35a,d, 36a,b, 45a,b, 46a,b: S/D 영역층
37,47,100: 층간 절연막
38a,b, 39a,b, 48a,b, 49a,b: 콘택트 홀
40a,b, 41a,b, 50a,b, 51a,b: S/D 전극
42a,b, 53a,b: 고융점 금속막52a,b,104: 개구부
54: 절연막106: 도금 하지층
108: 박막도체 (Cu 도금막)110,130: 박막 자기 코일
112: 비자성 기판114: 캡층
116: 수지 절연층120: 제1 나선형 패턴
122: 도전성 하지층128: Cu 도체막
132: 자성층
본 발명의 레지스트 패턴 후막화 재료는, 수지와 가교제와 환상 구조 함유 화합물을 포함하거나, 또는 환상 구조를 적어도 일부에 포함하는 수지와 가교제를 함유하는 것을 특징으로 한다. 이 레지스트 패턴 후막화 재료가 후막화 전의 레지스트 패턴 상에 도포되면, 도포된 상기 레지스트 패턴 후막화 재료 중, 이 후막화 전의 레지스트 패턴과의 계면 부근에 있는 것이 후막화 전의 레지스트 패턴에 스며들어 가교된다(믹싱된다). 이 때, 상기 레지스트 패턴 후막화 재료와 상기 후막화 전의 레지스트 패턴과의 친화성이 양호하기 때문에, 이 후막화 전의 레지스트 패턴 표면 상에 상기 레지스트 패턴 후막화 재료와 상기 후막화 전의 레지스트 패턴이 일체화(믹싱)되어 이루어지는 표층(믹싱층)이 효율적으로 형성된다(상기 후막화 전의 레지스트 패턴이 레지스트 패턴 후막화 재료에 의해 효율적으로 후막화된다). 이 표층은 상기 레지스트 패턴 후막화 재료에 의해 형성되며, 환상 구조 함유 화합물 또는 환상 구조를 적어도 일부에 포함하는 수지를 함유하고 있기 때문에 에칭 내성이 우수하다. 이렇게 해서 형성된 레지스트 패턴 (이하, "후막화 레지스트 패턴"이라고 함)은 상기 레지스트 패턴 후막화 재료에 의해 후막화되어 있기 때문에, 이 후막화 레지스트 패턴에 의해 형성되는 레지스트 제거 패턴은 노광 한계를 초과하여 보다 미세한 구조를 갖는다.
본 발명의 레지스트 패턴은, 후막화 전의 레지스트 패턴 상에 표층을 포함하며, 동일 조건하에서의 상기 표층의 에칭 속도(nm/s)와 이 후막화 전의 레지스트 패턴의 에칭 속도(nm/s)의 비(후막화 전의 레지스트 패턴/표층)가 1.1 이상인 것을특징으로 한다. 이 후막화 전의 레지스트 패턴은 노광광으로서 ArF 엑시머 레이저를 사용하여 형성할 수 있으며, 또한 에칭 내성이 우수한 표층을 갖기 때문에, 에칭 처리 등이 가능하고, 미세 패턴 형성에 바람직하다.
본 발명의 레지스트 패턴의 제조 방법은, 후막화 전의 레지스트 패턴을 형성한 후, 이 후막화 전의 레지스트 패턴의 표면을 피복하도록 본 발명의 레지스트 패턴 후막화 재료를 도포하는 것을 특징으로 한다. 본 발명의 레지스트 패턴의 형성 방법에 있어서는, 형성된 후막화 전의 레지스트 패턴 상에 상기 레지스트 패턴 후막화 재료가 도포되면, 도포된 이 레지스트 패턴 후막화 재료 중 후막화 전의 레지스트 패턴과의 계면 부근에 있는 것이 후막화 전의 레지스트 패턴에 스며들어 가교된다(믹싱된다). 따라서, 이 후막화 전의 레지스트 패턴 표면에서, 레지스트 패턴 후막화 재료와 이 후막화 전의 레지스트 패턴이 일체화되고(믹싱층이 형성되고), 상기 후막화 전의 레지스트 패턴이 후막화된다. 상기 표층은, 후막화 전의 레지스트 패턴 후막화 재료에 의해 형성되며, 환상 구조 함유 화합물 또는 환상 구조를 적어도 일부에 포함하는 수지를 함유하고 있기 때문에 에칭 내성이 우수하다. 이렇게 해서 형성된 후막화 레지스트 패턴은, 상기 레지스트 패턴 후막화 재료에 의해 후막화되어 있기 때문에, 이 레지스트 패턴에 의해 형성되는 레지스트 제거 패턴은 노광 한계를 초과하여 보다 미세한 구조를 갖는다.
본 발명의 반도체 장치는, 본 발명의 레지스트 패턴에 의해 형성된 패턴을 적어도 포함하는 것을 특징으로 한다. 본 발명의 반도체 장치는, 상기 레지스트 패턴에 의해 형성된 미세한 패턴을 갖기 때문에 고품질, 고성능을 갖는다.
본 발명의 반도체 장치의 제조 방법은, 하지층 상에 후막화 전의 레지스트 패턴을 형성한 후, 이 후막화 전의 레지스트 패턴의 표면을 피복하도록 본 발명의 레지스트 패턴 후막화 재료를 도포함으로써 상기 후막화 전의 레지스트 패턴을 후막화하는 레지스트 패턴 형성 공정과, 이 후막화된 레지스트 패턴을 마스크로서 에칭에 의해 상기 하지층을 패터닝하는 패터닝 공정을 포함하는 것을 특징으로 한다. 본 발명의 반도체 장치의 제조 방법에 있어서는, 하지층 상에 후막화 전의 레지스트 패턴이 형성된 후, 이 후막화 전의 레지스트 패턴 상에 상기 레지스트 패턴 후막화 재료가 도포된다. 그러면, 이 후막화 전의 레지스트 패턴과의 계면 부근에 있는 상기 레지스트 패턴 후막화 재료가 후막화 전의 레지스트 패턴에 스며들어 후막화 전의 레지스트 패턴의 재료와 가교된다. 따라서, 상기 후막화 전의 레지스트 패턴 상에 이 후막화 전의 레지스트 패턴과 일체화된 표층(믹싱층)이 형성된다. 이 표층은, 상기 레지스트 패턴 후막화 재료에 의해 형성되며, 환상 구조 함유 화합물 또는 환상 구조를 적어도 일부에 포함하는 수지를 함유하고 있기 때문에, 에칭 내성이 우수하고, 에칭 처리 등을 바람직하게 행할 수 있다. 얻어진 레지스트 패턴은, 상기 레지스트 패턴 후막화 재료에 의해 후막화되어 있기 때문에, 이 후막화된 레지스트 패턴에 의한 패턴폭은 후막화되기 전의 레지스트 패턴에 의한 패턴폭보다 레지스트 패턴 후막화 재료에 의해 후막화된 분만큼 작아지며(미세화되며), 이 레지스트 패턴에 의해 형성되는 패턴은 광의 노광 한계를 초과하여 보다 미세하게 형성된다. 또한, 이 미세하게 형성되며 에칭 내성이 우수한 패턴을 마스크로서 에칭을 행함으로써 상기 하지층이 미세하게 패터닝된다. 그 결과, 매우 미세한 패턴을 갖는 고성능의 반도체 장치가 효율적으로 제조된다.
(레지스트 패턴 후막화 재료)
본 발명의 레지스트 패턴 후막화 재료는 수용성 내지 알칼리 가용성의 조성물이며, 통상 수용액형이지만 콜로이드형 액, 에멀젼형 액 등일 수도 있다.
본 발명의 레지스트 패턴 후막화 재료로서는 제1 형태, 제2 형태를 바람직하게 들 수 있다.
상기 제1 형태에 관한 레지스트 패턴 후막화 재료는, 수지와 가교제와 환상 구조 함유 화합물을 포함하며, 또한 필요에 따라 계면활성제, 유기 용제, 그 밖의 성분을 포함한다. 또한, 상기 수지는 환상 구조를 일부 포함하는 수지일 수도 있다.
상기 제2 형태에 관한 레지스트 패턴 후막화 재료는, 환상 구조를 일부에 포함하는 수지와 가교제를 함유하며, 또한 필요에 따라 상기 수지, 환상 구조 함유 화합물, 비이온 계면활성제, 유기 용제, 그 밖의 성분을 포함한다.
-수지-
상기 수지로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 수용성 (수지) 내지 알칼리 가용성 (수지)인 것이 바람직하며, 가교 반응을 일으킬 수 있거나 가교제와 혼합 가능한 것이 보다 바람직하다.
상기 수지는 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다.
상기 수지가 수용성 수지인 경우, 이 수용성 수지로서는 25 ℃의 물에 대하여 0.1 g 이상 용해되는 수용성을 나타내는 것이 바람직하며, 0.3 g 이상 용해되는 수용성을 나타내는 것이 보다 바람직하고, 0.5 g 이상 용해되는 수용성을 나타내는 것이 특히 바람직하다.
상기 수용성 수지로서는, 예를 들면 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리아크릴산, 폴리비닐피롤리돈, 폴리에틸렌이민, 폴리에틸렌옥시드, 스티렌-말레산 공중합체, 폴리비닐아민, 폴리알릴아민, 옥사졸린기 함유 수용성 수지, 수용성 멜라민 수지, 수용성 요소 수지, 알키드 수지, 술폰아미드 수지 등을 들 수 있다.
상기 수지가 알칼리 가용성 수지인 경우, 이 알칼리 가용성 수지로서는 25 ℃의 2.38 ％ 테트라메틸암모늄히드록시드(TMAH) 수용액에 대하여 0.1 g 이상 용해되는 알칼리 가용성을 나타내는 것이 바람직하고, 0.3 g 이상 용해되는 알칼리 가용성을 나타내는 것이 보다 바람직하며, 0.5 g 이상 용해되는 알칼리 가용성을 나타내는 것이 특히 바람직하다.
상기 알칼리 가용성 수지로서는 예를 들면 노볼락 수지, 비닐페놀 수지, 폴리아크릴산, 폴리메타크릴산, 폴리 p-히드록시페닐아크릴레이트, 폴리 p-히드록시페닐메타크릴레이트, 이들의 공중합체 등을 들 수 있다.
이들 수지 중에서도 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트 등이 바람직하고, 폴리비닐아세탈을 함유하는 것이 보다 바람직하며, 가교에 의해 쉽게 용해성을 변화시킬 수 있다는 점에서 상기 폴리비닐아세탈을 5 내지 40 질량％ 함유하는 것이 더욱 바람직하다.
본 발명에 있어서는, 상기 제1 형태에 관한 레지스트 패턴 후막화 재료의 경우, 상기 수지가 환상 구조를 적어도 그 일부에 갖는 수지일 수 있으며, 상기 제2 형태에 관한 레지스트 패턴 후막화 재료의 경우, 상기 환상 구조를 적어도 그 일부에 갖는 수지를 필수 성분으로서 함유하고, 상기 수지를 더 함유할 수도 있다.
이 경우, 상기 환상 구조로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있는데, 예를 들면 방향족 화합물, 지환족 화합물 및 헤테로 환상 화합물 중 적어도 어느 하나에서 선택되는 구조를 바람직하게 들 수 있다.
상기 방향족 화합물로서는, 예를 들면 다가 페놀 화합물, 폴리페놀 화합물, 방향족 카르복실산 화합물, 나프탈렌 다가 알코올 화합물, 벤조페논 화합물, 플라보노이드 화합물, 포르핀, 수용성 페녹시 수지, 방향족 함유 수용성 색소, 이들의 유도체, 이들의 배당체 등을 들 수 있다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다.
상기 다가 페놀 화합물로서는, 예를 들면 레졸신(resorcin), 레졸신[4]아렌, 피로갈롤, 갈산, 이들의 유도체 또는 배당체 등을 들 수 있다.
상기 폴리페놀 화합물 및 그의 유도체로서는, 예를 들면 카테킨, 안토시아니딘 (페랄고딘형(4'-히드록시), 시아니딘형(3',4'-디히드록시), 델피니딘형 (3',4',5'-트리히드록시)), 플라반-3,4-디올, 프로안토시아니딘, 이들의 유도체 또는 배당체 등을 들 수 있다.
상기 방향족 카르복실산 화합물 및 그의 유도체로서는, 예를 들면 살리실산, 프탈산, 디히드록시벤조산, 탄닌, 이들의 유도체 또는 배당체 등을 들 수 있다.
상기 나프탈렌 다가 알코올 화합물 및 그의 유도체로서는, 예를 들면 나프탈렌디올, 나프탈렌트리올, 이들의 유도체 또는 배당체 등을 들 수 있다.
상기 벤조페논 화합물 및 그의 유도체로서는, 예를 들면 알리자린 옐로우 A, 이들의 유도체 또는 배당체 등을 들 수 있다.
상기 플라보노이드 화합물 및 그의 유도체로서는, 예를 들면 플라본, 이소플라본, 플라바놀, 플라보논, 플라보놀, 플라반-3-올, 오론, 칼콘, 디히드로칼콘, 쿠에르세틴, 이들의 유도체 또는 배당체 등을 들 수 있다.
상기 지환족 화합물로서는, 예를 들면 폴리시클로알칸류, 시클로알칸류, 축합환, 이들의 유도체, 이들의 배당체 등을 들 수 있다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다.
상기 폴리시클로알칸류로서는, 예를 들면 노르보르난, 아다만탄, 노르피난, 스테란 등을 들 수 있다.
상기 시클로알칸류로서는, 예를 들면 시클로펜탄, 시클로헥산 등을 들 수 있다.
상기 축합환으로서는, 예를 들면 스테로이드 등을 들 수 있다.
상기 헤테로 환상 화합물로서는, 예를 들면 피롤리딘, 피리딘, 이미다졸, 옥사졸, 모르폴린, 피롤리돈 등의 질소 함유 환상 화합물, 푸란, 피란, 오탄당, 육탄당 등을 포함하는 다당류 등의 산소 함유 환상 화합물 등을 바람직하게 들 수 있다.
상기 수지 및 환상 구조를 적어도 그 일부에 갖는 수지 중에서도 수용성 및알칼리 가용성 중 적어도 어느 하나가 우수하다는 점에서 극성기를 2개 이상 갖는 것이 바람직하다.
상기 극성기로서는 특별히 제한되지 않으며, 목적에 따라 적절하게 선택할 수 있지만, 예를 들면 수산기, 시아노기, 알콕실기, 카르복실기, 카르보닐기, 아미노기, 아미드기, 알콕시카르보닐기, 히드록시알킬기, 술포닐기, 산무수물기, 락톤기, 시아네이트기, 이소시아네이트기, 케톤기 등을 들 수 있다. 이들 극성기 중에서도 수산기, 카르복실기, 카르보닐기, 아미노기, 술포닐기를 바람직하게 들 수 있다.
또한, 상기 수지가 환상 구조를 적어도 일부에 갖는 수지인 경우, 이 환상 구조 이외의 수지 부분에 대해서는 수지 전체가 수용성 또는 알칼리성이면 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 상술한 폴리비닐알코올, 폴리비닐아세탈 등의 수용성 수지, 노볼락 수지, 비닐페놀 수지 등의 알칼리 가용성 수지를 바람직하게 들 수 있다.
또한, 상기 수지가 환상 구조를 적어도 그 일부에 갖는 수지인 경우, 이 환상 구조의 몰 함유율로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 높은 에칭 내성을 필요로 하는 경우에는 5 mol％ 이상인 것이 바람직하고, 10 mol％ 이상인 것이 보다 바람직하다.
또한, 상기 몰 함유율은, 예를 들면 NMR 등을 이용하여 측정할 수 있다.
상기 수지의 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 가교제, 상기 환상 구조 함유 화합물, 상기 계면활성제 등의 종류, 함유량 등에 따라상이하여 일괄적으로 규정할 수는 없지만, 목적에 따라 적절하게 정할 수 있다.
-가교제-
상기 가교제로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 수용성 내지 알칼리 가용성인 것이 바람직하고, 또한 열 또는 산에 의해 가교 반응을 일으키는 것이 바람직하며, 예를 들면 아미노계 가교제를 바람직하게 들 수 있다.
상기 아미노계 가교제로서는, 예를 들면 요소 유도체, 멜라민 유도체, 우릴 유도체 등을 바람직하게 들 수 있다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다.
상기 요소 유도체로서는, 예를 들면 요소, 알콕시메틸렌요소, N-알콕시메틸렌요소, 에틸렌요소, 에틸렌요소카르복실산, 이들의 유도체 등을 들 수 있다.
상기 멜라민 유도체로서는, 예를 들면 알콕시메틸멜라민, 이들의 유도체 등을 들 수 있다.
상기 우릴 유도체로서는, 예를 들면 벤조구아나민, 글리콜우릴, 이들의 유도체 등을 들 수 있다.
상기 가교제의 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 수지, 상기 환상 구조 함유 화합물 또는 환상 구조를 일부에 포함하는 수지, 상기 계면활성제 등의 종류, 함유량 등에 따라 상이하여 일괄적으로 규정할 수는 없지만, 목적에 따라 적절하게 정할 수 있다.
-환상 구조 함유 화합물-
상기 환상 구조 함유 화합물로서는, 상기 환상 구조를 포함하는 것이라면 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 화합물일 수도 있고 또한 수지일 수도 있으며, 수용성 내지 알칼리 가용성인 것이 바람직하다.
본 발명의 레지스트 패턴 후막화 재료는, 상기 환상 구조 함유 화합물을 포함하고 있기 때문에 후막화된 레지스트 패턴의 에칭 내성을 후막화 전과 비교하여 현저하게 향상시킬 수 있다.
상기 환상 구조 함유 화합물이 수용성인 경우, 이 수용성으로서는 예를 들면 25 ℃의 물 100 g에 대하여 0.1 g 이상 용해되는 수용성을 나타내는 것이 바람직하고, 0.3 g 이상 용해되는 수용성을 나타내는 것이 보다 바람직하며, 0.5 g 이상 용해되는 수용성을 나타내는 것이 특히 바람직하다.
상기 환상 구조 함유 화합물이 알칼리 가용성인 경우, 이 알칼리 가용성으로서는 예를 들면 25 ℃의 2.38 ％ 테트라메틸암모늄히드록시드(TMAH) 수용액에 대하여 0.1 g 이상 용해되는 알칼리 가용성을 나타내는 것이 바람직하고, 0.3 g 이상 용해되는 알칼리 가용성을 나타내는 것이 보다 바람직하며, 0.5 g 이상 용해되는 알칼리 가용성을 나타내는 것이 특히 바람직하다.
상기 환상 구조 함유 화합물로서는, 예를 들면 상기 방향족 화합물, 상기 지환족 화합물, 상기 헤테로 환상 화합물 등을 바람직하게 들 수 있다. 이들의 구체예는 상술한 바와 같다.
상기 환상 구조 함유 화합물 중에서도 수용성 및 알칼리 가용성 중 적어도 어느 하나가 우수하다는 점에서 극성기를 2개 이상 갖는 것이 바람직하고, 3개 이상 갖는 것이 보다 바람직하며, 4개 이상 갖는 것이 특히 바람직하다.
상기 극성기로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 예를 들면 수산기, 시아노기, 알콕실기, 카르복실기, 카르보닐기, 아미노기, 아미드기, 알콕시카르보닐기, 히드록시알킬기, 술포닐기, 산무수물기, 락톤기, 시아네이트기, 이소시아네이트기, 케톤기 등을 들 수 있다. 이들 극성기 중에서도 수산기, 카르복실기, 카르보닐기, 아미노기, 술포닐기를 바람직하게 들 수 있다.
상기 환상 구조 함유 화합물이 수지인 경우, 이 수지에 대한 상기 환상 구조의 몰 함유율로서는, 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 높은 에칭 내성을 필요로 하는 경우에는 5 mol％ 이상인 것이 바람직하고, 10 mol％ 이상인 것이 보다 바람직하다.
또한, 상기 몰 함유율은, 예를 들면 NMR 등을 이용하여 측정할 수 있다.
상기 환상 구조 함유 화합물의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 수지, 상기 가교제, 상기 계면활성제 등의 종류ㆍ함유량 등에 따라 적절하게 정할 수 있다.
-계면활성제-
상기 계면활성제는, 상기 레지스트 패턴 후막화 재료와 이 레지스트 패턴 후막화 재료를 도포하는 후막화 전의 레지스트 패턴(예를 들면, ArF 레지스트 등)과의 친화성이 충분하지 않은 경우 바람직하게 사용할 수 있으며, 이 계면활성제를 상기 후막화 전의 레지스트 패턴 후막화 재료에 함유시키면, 상기 후막화 전의 레지스트 패턴을 효율적으로 면내 균일성이 우수한 상태로 후막화할 수 있고, 에칭내성이 우수한 미세 패턴을 균일하게, 효율적으로 형성할 수 있으며, 이 레지스트 패턴 후막화 재료가 발포되는 것을 효과적으로 억제할 수 있다.
상기 계면활성제로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 비이온성 계면활성제, 양이온성 계면활성제, 음이온성 계면활성제, 양쪽성 계면활성제, 실리콘계 계면활성제 등을 들 수 있다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다. 이들 중에서도 금속 이온을 함유하지 않는다는 점에서 비이온성 계면활성제가 바람직하다.
상기 비이온성 계면활성제로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 알콕실레이트계 계면활성제, 지방산 에스테르계 계면활성제, 아미드계 계면활성제, 알코올계 계면활성제 및 에틸렌디아민계 계면활성제로부터 선택되는 것을 바람직하게 들 수 있다. 또한, 이들의 구체예로서는, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌 알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄 지방산 에스테르 화합물, 글리세린 지방산 에스테르 화합물, 1급 알코올에톡실레이트 화합물, 페놀에톡실레이트 화합물, 노닐페놀에톡실레이트계, 옥틸페놀에톡실레이트계, 라우릴알코올에톡실레이트계, 올레일알코올에톡실레이트계, 지방산 에스테르계, 아미드계, 천연 알코올계, 에틸렌디아민계, 2급 알코올에톡실레이트계 등을 들 수 있다.
상기 양이온성 계면활성제로서는, 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 알킬 양이온계 계면활성제, 아미드형 4급 양이온계 계면활성제, 에스테르형 4급 양이온계 계면활성제 등을 들 수 있다.
상기 양쪽성 계면활성제로서는, 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 아민옥시드계 계면활성제, 베타인계 계면활성제 등을 들 수 있다
이상의 계면활성제의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 수지, 상기 가교제, 상기 환상 구조 함유 화합물 등의 종류ㆍ함유량 등에 따라 상이하여 일괄적으로 규정할 수는 없지만, 목적에 따라 적절하게 선택할 수 있다.
-유기 용제-
상기 유기 용제는 상기 레지스트 패턴 후막화 재료에 함유시킴으로써, 이 레지스트 패턴 후막화 재료에서의 상기 수지, 상기 가교제, 상기 환상 구조 함유 화합물, 상기 환상 구조를 일부에 포함하는 수지 등의 용해성을 향상시킬 수 있다.
상기 유기 용제로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 알코올계 유기 용제, 쇄상 에스테르계 유기 용제, 환상 에스테르계 유기 용제, 케톤계 유기 용제, 쇄상 에테르계 유기 용제, 환상 에테르계 유기 용제 등을 들 수 있다.
상기 알코올계 유기 용제로서는, 예를 들면 메탄올, 에탄올, 프로필알코올, 이소프로필알코올, 부틸알코올 등을 들 수 있다.
상기 쇄상 에스테르계 유기 용제로서는, 예를 들면 락트산 에틸, 프로필렌글리콜 메틸에테르아세테이트(PGMEA) 등을 들 수 있다.
상기 환상 에스테르계 유기 용제로서는, 예를 들면 γ-부티로락톤 등의 락톤계 유기 용제 등을 들 수 있다.
상기 케톤계 유기 용제로서는, 예를 들면 아세톤, 시클로헥사논, 헵타논 등의 케톤계 유기 용제 등을 들 수 있다.
상기 쇄상 에테르계 유기 용제로서는, 예를 들면 에틸렌글리콜 디메틸에테르 등을 들 수 있다.
상기 환상 에테르로서는, 예를 들면 테트라히드로푸란, 디옥산 등을 들 수 있다.
이들 유기 용제는 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다. 이들 중에서도 후막화를 정밀하게 행할 수 있다는 점에서 80 내지 200 ℃ 정도의 비점을 갖는 것이 바람직하다.
상기 유기 용제의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 수지, 상기 환상 구조 함유 화합물, 상기 가교제, 상기 계면활성제 등의 종류ㆍ함유량 등에 따라 적절하게 정할 수 있다.
-그 밖의 성분-
상기 그 밖의 성분으로서는, 본 발명의 효과를 저해하지 않는 한 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 공지된 각종 첨가제, 예를 들면 열산발생제, 아민계, 아미드계, 암모늄 염소 등으로 대표되는 켄처 등을 바람직하게 들 수 있다.
상기 그 밖의 성분의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 수지, 상기 환상 구조 함유 화합물, 상기 가교제, 상기 계면활성제 등의 종류ㆍ함유량 등에 따라 적절하게 정할 수 있다.
-사용 등-
본 발명의 레지스트 패턴 후막화 재료는 상기 후막화 전의 레지스트 패턴 상에 도포하여 사용할 수 있다.
또한, 상기 도포시, 상기 계면활성제에 대해서는 상기 레지스트 패턴 후막화 재료에 포함시키지 않고, 이 레지스트 패턴 후막화 재료를 도포하기 전에 별도로 도포할 수도 있다.
상기 레지스트 패턴 후막화 재료를 상기 후막화 전의 레지스트 패턴 상에 도포하면, 이 후막화 전의 레지스트 패턴이 후막화되어 후막화 레지스트 패턴이 형성된다.
이렇게 해서 얻어진 상기 후막화 레지스트 패턴에 의해 형성된 레지스트 패턴의 직경 내지 폭(개구 칫수)은, 상기 후막화 전의 레지스트 패턴에 의해 형성된 레지스트 패턴의 직경 내지 폭보다 작아진다. 상기 후막화 전의 레지스트 패턴의 패터닝시 사용한 노광 장치 광원의 노광 한계를 초과하여 보다 미세한 레지스트 패턴이 형성된다. 예를 들면, 상기 후막화 전의 레지스트 패턴의 패터닝시 ArF 엑시머 레이저광을 사용한 경우, 얻어진 후막화 전의 레지스트 패턴에 대하여 본 발명의 레지스트 패턴 후막화 재료를 사용하여 후막화를 행하여 후막화 레지스트 패턴을 형성하면, 이 후막화 레지스트 패턴에 의해 형성된 레지스트 패턴은 전자선을 이용하여 패터닝했을 때와 동일하게 미세한 레지스트 패턴을 얻을 수 있다.
또한, 이 때 상기 후막화 전의 레지스트 패턴의 후막화량은, 상기 레지스트 패턴 후막화 재료의 점도, 도포 두께, 베이킹 온도, 베이킹 시간 등을 적절하게 조절함으로써 원하는 범위로 제어할 수 있다.
-후막화 전의 레지스트 패턴의 재료-
상기 후막화 전의 레지스트 패턴 (본 발명의 레지스트 패턴 후막화 재료가 도포되는 레지스트 패턴)의 재료로서는, 특별히 제한되지 않고 공지된 레지스트 재료 중에서 목적에 따라 적절하게 선택할 수 있으며, 네가티브형, 포지티브형 중 어느 하나일 수 있고, 예를 들면, g선, i선, KrF 엑시머 레이저, ArF 엑시머 레이저, F2 엑시머 레이저, 전자선 등으로 패터닝 가능한 g선 레지스트, i선 레지스트, KrF 레지스트, ArF 레지스트, F2 레지스트, 전자선 레지스트 등을 바람직하게 들 수 있다. 이들은 화학 증폭형일 수도 있고, 비화학 증폭형일 수도 있다. 이들 중에서도 KrF 레지스트, ArF 레지스트 등이 바람직하고, ArF 레지스트가 보다 바람직하다.
상기 후막화 전의 레지스트 패턴 재료의 구체예로서는 노볼락계 레지스트, PHS계 레지스트, 아크릴계 레지스트, 시클로올레핀-말레산 무수물계(COMA계) 레지스트, 시클로올레핀계 레지스트, 하이브리드계(지환족 아크릴계-COMA계 공중합체) 레지스트 등을 들 수 있다. 이들은 불소 수식 등이 되어 있을 수도 있다.
상기 후막화 전의 레지스트 패턴의 형성 방법, 크기, 두께 등에 대해서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 특히 두께에 대해서는 가공 대상인 하지층, 에칭 조건 등에 따라 적절하게 정할 수 있지만, 일반적으로 0.2 내지 200 ㎛ 정도이다.
본 발명의 레지스트 패턴 후막화 재료를 사용한 상기 후막화 전의 레지스트 패턴의 후막화에 대하여, 이하 도면을 참조하면서 설명한다.
도 1(a)에 나타낸 바와 같이, 하지층(기재) (5) 상에 후막화 전의 레지스트 패턴 (3)을 형성한 후, 후막화 전의 레지스트 패턴 (3) 표면에 레지스트 패턴 후막화 재료 (1)을 도포하고, 프리베이킹(가온ㆍ건조)하여 도포막을 형성한다. 그러면, 도 1(b)에 나타낸 바와 같이, 후막화 전의 레지스트 패턴 (3)과 레지스트 패턴 후막화 재료 (1)의 계면 부근에서 레지스트 패턴 후막화 재료 (1)의 후막화 전의 레지스트 패턴 (3)으로의 믹싱(함침)이 발생하고, 믹싱(함침) 부분이 더 가교되어, 후막화 전의 레지스트 패턴 (3)과 레지스트 패턴 후막화 재료 (1)에 의한 믹싱층이 형성된다. 이 때, 도 1(b)에 나타낸 바와 같이, 레지스트 패턴은 후막화 전의 레지스트 패턴 (10b) (후막화 전의 레지스트 패턴 (3)) 상에 상기 믹싱층으로서의 표층 (10a)를 갖는다.
그 후, 도 1(c)에 나타낸 바와 같이 현상 처리를 행함으로써, 도포한 레지스트 패턴 후막화 재료 (1) 중 후막화 전의 레지스트 패턴 (3)과 믹싱되지 않은 부분이 용해 제거되고 후막화된 후막화 레지스트 패턴 (10)이 형성(현상)된다.
또한, 상기 현상 처리는 수현상일 수도 있고, 알칼리 현상액에 의한 현상일 수도 있다.
후막화 레지스트 패턴 (10)은, 후막화 전의 레지스트 패턴 (10b) (후막화 전의 레지스트 패턴 (3))의 표면에 레지스트 패턴 후막화 재료 (1)이 믹싱(함침)되어가교됨으로써 형성된 표층 (10a)를 포함한다. 후막화 레지스트 패턴 (10)은, 후막화 전의 레지스트 패턴 (3)과 비교하여 표층 (10a)의 두께분만큼 후막화되어 있기 때문에, 후막화 레지스트 패턴 (10)에 의해 형성되는 레지스트 제거 패턴의 폭은, 후막화 전의 레지스트 패턴 (3)에 의해 형성되는 레지스트 제거 패턴의 폭보다 작다. 따라서, 후막화 전의 레지스트 패턴 (3)을 형성할 때의 노광 장치에서의 광원의 노광 한계를 초과하여 레지스트 제거 패턴을 미세하게 형성할 수 있고, 후막화 레지스트 패턴 (10)에 의해 형성되는 레지스트 제거 패턴은 후막화 전의 레지스트 패턴 (3)에 의해 형성되는 레지스트 제거 패턴보다 미세하다.
후막화 레지스트 패턴 (10)에서의 표층 (10a)는, 상기 환상 구조 함유 화합물 및 환상 구조를 일부 포함하는 수지 중 적어도 어느 하나를 함유하는 레지스트 패턴 후막화 재료 (1)에 의해 형성되기 때문에 에칭 내성이 우수하다. 따라서, 후막화 전의 레지스트 패턴 (3)이 에칭 내성이 떨어지는 재료로 형성되어 있어도 얻어지는 후막화 레지스트 패턴 (10)은 에칭 내성이 우수한 표층 (10a)를 갖고 있기 때문에 에칭 내성이 현저하게 우수해진다.
-용도-
본 발명의 레지스트 패턴 후막화 재료는 후막화 전의 레지스트 패턴을 후막화하고, 노광 한계를 초과하여 레지스트 패턴을 미세화하는 데 바람직하게 사용할 수 있다. 또한, 본 발명의 레지스트 패턴 후막화 재료는, 본 발명의 레지스트 패턴 및 그의 제조 방법, 및 반도체 장치 및 그의 제조 방법에 특히 바람직하게 사용할 수 있다.
또한, 본 발명의 레지스트 패턴 후막화 재료는, 상기 환상 구조 함유 화합물 및 환상 구조를 일부에 포함하는 수지 중 적어도 어느 하나를 함유하고 있기 때문에 플라즈마 등에 노출되어, 표면의 에칭 내성을 향상시킬 필요가 있는 수지 등에 의해 형성된 패턴의 피복화 내지 후막화에도 바람직하게 사용할 수 있고, 이 패턴의 재료로서 상기 환상 구조 함유 화합물 및 환상 구조를 일부에 포함하는 수지 중 적어도 어느 하나를 사용하지 못하는 경우보다 바람직하게 사용할 수 있다.
(레지스트 패턴)
본 발명의 레지스트 패턴은 후막화 전의 레지스트 패턴 상에 표층을 포함한다.
상기 표층은 에칭 내성이 우수한 것이 바람직하며, 이 후막화 전의 레지스트 패턴에 비하여 에칭 속도(nm/s)가 작은 것이 바람직하다. 구체적으로는, 동일 조건하에서 측정했을 경우에 있어서 상기 표층의 에칭 속도(nm/s)와 상기 레지스트 패턴의 에칭 속도 (nm/s)의 비(후막화 전의 레지스트 패턴/표층)가 1.1 이상인 것이 바람직하고, 1.2 이상인 것이 보다 바람직하며, 1.3 이상인 것이 특히 바람직하다.
또한, 상기 에칭 속도(nm/s)는, 예를 들면 공지된 에칭 장치를 이용하여 소정 시간 에칭 처리를 행하여 시료의 막감소량을 측정하고, 단위 시간당 막감소량을 산출함으로써 측정할 수 있다.
상기 표층은, 상기 환상 구조 함유 화합물 및 환상 구조를 일부에 갖는 수지중 적어도 어느 하나를 함유하는 것이 바람직하며, 본 발명의 상기 레지스트 패턴후막화 재료를 사용하여 바람직하게 형성할 수 있다.
상기 표층이, 상기 환상 구조 함유 화합물 및 환상 구조를 일부에 갖는 수지 중 적어도 어느 하나를 함유하고 있는가에 대해서는, 예를 들면 이 표층별로 IR 흡수 스펙트럼을 분석하는 방법 등에 의해 확인할 수 있다.
상기 후막화 전의 레지스트 패턴은 환상 구조 함유 화합물 및 환상 구조를 일부에 갖는 수지 중 적어도 어느 하나를 함유할 수도 있으며, 하지층 가공성의 관점에서는 이 태양도 바람직하다.
본 발명의 레지스트 패턴에 있어서는, 상기 후막화 전의 레지스트 패턴과 상기 표층과의 경계가 명료한 구조일 수도 있고, 불명료한 구조일 수도 있다. 전자의 구조인 경우에는 일반적으로 상기 환상 구조 함유 화합물 및 환상 구조를 일부에 갖는 수지중 적어도 어느 하나의 함유량이 상기 표층에서 내부를 향하여 불연속적으로 감소하고, 후자의 구조인 경우에는 일반적으로 상기 환상 구조 함유 화합물 및 환상 구조를 일부에 갖는 수지 중 적어도 어느 하나의 함유량이 상기 표층에서 내부를 향하여 점차 감소한다.
본 발명의 레지스트 패턴은, 이하에 설명하는 본 발명의 레지스트 패턴의 제조 방법에 의해 바람직하게 제조할 수 있다.
본 발명의 레지스트 패턴은, 예를 들면 마스크 패턴, 레티클 패턴, 자기 헤드, LCD(액정 디스플레이), PDP(플라즈마 디스플레이 패널), SAW 필터(탄성 표면파 필터) 등의 기능 부품, 광배선 접속에 이용되는 광부품, 마이크로 작동기 등의 미세 부품, 반도체 장치 등에 바람직하게 사용할 수 있으며, 후술하는 본 발명의 반도체 장치 및 그의 제조 방법에 바람직하게 사용할 수 있다.
(레지스트 패턴의 제조 방법)
본 발명의 레지스트 패턴의 제조 방법에 있어서는, 후막화 전의 레지스트 패턴을 형성한 후, 이 후막화 전의 레지스트 패턴의 표면을 피복하도록 본 발명의 상기 레지스트 패턴 후막화 재료를 도포한다.
상기 후막화 전의 레지스트 패턴의 재료로서는, 본 발명의 상기 레지스트 패턴 후막화 재료의 설명에서 상술한 것을 바람직하게 들 수 있으며, ArF 레지스트가 특히 바람직하다.
상기 후막화 전의 레지스트 패턴은 공지된 방법에 따라 형성할 수 있다.
상기 후막화 전의 레지스트 패턴은 하지층(기재) 상에 형성할 수 있으며, 이 하지층(기재)으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있는데, 이 후막화 전의 레지스트 패턴이 반도체 장치에 형성되는 경우에는 하지층(기재)으로서 통상 실리콘 웨이퍼 등의 기판, 각종 산화막 등을 바람직하게 들 수 있다.
상기 레지스트 패턴 후막화 재료의 도포 방법으로서는, 특별히 제한되지 않고 목적에 따라 공지된 도포 방법 중에서 적절하게 선택할 수 있으며, 예를 들면 스핀 코팅법 등을 바람직하게 들 수 있다. 이 스핀 코팅법의 경우, 그 조건으로서는 예를 들면 회전수가 100 내지 10000 rpm 정도이고, 800 내지 5000 rpm인 것이 바람직하며, 시간은 1초 내지 10분 정도이고, 1초 내지 90초인 것이 바람직하다.
상기 도포시의 도포 두께로서는 통상 10 nm 내지 1000 nm(100 Å 내지 10000Å) 정도이며, 50 nm 내지 500 nm(500 Å 내지 5000 Å) 정도인 것이 바람직하다.
또한, 상기 도포시 상기 계면활성제에 대해서는, 상기 레지스트 패턴 후막화 재료에 함유시키지 않고 이 레지스트 패턴 후막화 재료를 도포하기 전에 별도로 도포할 수도 있다.
상기 도포시 내지 그 후에, 도포한 상기 레지스트 패턴 후막화 재료를 프리베이킹(가온ㆍ건조)하는 것이, 이 후막화 전의 레지스트 패턴과 상기 레지스트 패턴 후막화 재료와의 계면에 있어서, 이 레지스트 패턴 후막화 재료의 후막화 전의 레지스트 패턴으로의 믹싱(함침)을 효율적으로 발생시킬 수 있다는 등의 점에서 바람직하다.
또한, 상기 프리베이킹(가온ㆍ건조)의 조건, 방법 등으로서는 후막화 전의 레지스트 패턴을 연화시키지 않는 한 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있는데, 예를 들면 온도가 40 내지 120 ℃ 정도이고, 70 내지 100 ℃인 것이 바람직하며, 시간이 10초 내지 5분 정도이고, 40초 내지 100초인 것이 바람직하다.
또한, 상기 프리베이킹(가온ㆍ건조) 후에, 도포한 상기 레지스트 패턴 후막화 재료를 베이킹하는 것이, 상기 후막화 전의 레지스트 패턴과 레지스트 패턴 후막화 재료의 계면에 있어서 상기 믹싱을 효율적으로 진행시킬 수 있다는 등의 점에서 바람직하다.
또한, 상기 베이킹의 조건, 방법 등으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있는데, 상기 프리베이킹(가온ㆍ건조)보다 통상 높은 온도 조건이 채용된다. 상기 베이킹의 조건으로서는, 예를 들면 온도가 70 내지 150 ℃ 정도이고, 90 내지 130 ℃인 것이 바람직하며, 시간이 10초 내지 5분 정도이고, 40초 내지 100초인 것이 바람직하다.
또한, 상기 베이킹 후에, 도포한 상기 레지스트 패턴 후막화 재료에 대하여 현상 처리를 행하는 것이 바람직하다. 이 경우, 도포한 레지스트 패턴 후막화 재료 중 상기 후막화 전의 레지스트 패턴과 믹싱되지 않은 부분을 용해 제거하여 후막화 레지스트 패턴을 현상(수득)할 수 있다는 점에서 바람직하다.
또한, 상기 현상 처리에 대해서는 상술한 바와 같다.
여기서, 본 발명의 레지스트 패턴의 제조 방법에 대하여 이하에 도면을 참조하면서 설명한다.
도 2(a)에 나타낸 바와 같이 하지층(기재) (5) 상에 레지스트재 (3a)를 도포한 후, 도 2(b)에 나타낸 바와 같이 이것을 패터닝하여 후막화 전의 레지스트 패턴 (3)을 형성한 후, 도 2(c)에 나타낸 바와 같이 후막화 전의 레지스트 패턴 (3)의 표면에 레지스트 패턴 후막화 재료 (1)을 도포하고, 프리베이킹(가온ㆍ건조)하여 도포막을 형성한다. 그러면, 후막화 전의 레지스트 패턴 (3)과 레지스트 패턴 후막화 재료 (1)의 계면에서 레지스트 패턴 후막화 재료 (1)의 후막화 전의 레지스트 패턴 (3)으로의 믹싱(함침), 가교가 발생하며, 도 2(d)에 나타낸 바와 같이 후막화 전의 레지스트 패턴 (3)과 레지스트 패턴 후막화 재료 (1)의 계면에서 상기 믹싱(함침)층이 형성된다. 그 후, 도 2(e)에 나타낸 바와 같이 현상 처리를 행하면, 도포한 레지스트 패턴 후막화 재료 (1) 중 후막화 전의 레지스트 패턴 (3)과 믹싱되지 않은 부분이 용해 제거되어 후막화 전의 레지스트 패턴 (10b) (후막화 전의 레지스트 패턴 (3)) 상에 표층 (10a)를 포함하는 후막화 레지스트 패턴 (10)이 형성(현상)된다.
또한, 상기 현상 처리는 수현상일 수도 있고, 알칼리 수용액에 의한 현상일 수도 있지만, 저비용으로 효율적으로 현상 처리를 행할 수 있다는 점에서 수현상이 바람직하다.
후막화 레지스트 패턴 (10)은, 후막화 전의 레지스트 패턴 (10b) (후막화 전의 레지스트 패턴 (3))의 표면에 레지스트 패턴 후막화 재료 (1)이 믹싱되어 형성된 표층 (10a)를 포함한다. 레지스트 패턴 (10)은, 후막화 전의 레지스트 패턴 (3) (후막화 전의 레지스트 패턴 (10b))과 비교하여 표층 (10a)의 두께분만큼 후막화되어 있기 때문에, 후막화 레지스트 패턴 (10)에 의해 형성되는 레지스트 제거 패턴의 폭은, 후막화 전의 레지스트 패턴 (3) (후막화 전의 레지스트 패턴 (10b))에 의해 형성되는 레지스트 제거 패턴의 폭보다 작고, 후막화 레지스트 패턴 (10)에 의해 형성되는 레지스트 제거 패턴은 미세하다.
후막화 레지스트 패턴 (10)에서의 표층 (10a)는 레지스트 패턴 후막화 재료 (1)에 의해 형성되지만, 레지스트 패턴 후막화 재료 (1)이 상기 환상 구조 함유 화합물 및 환상 구조를 일부에 포함하는 수지 중 적어도 어느 하나를 함유하고 있기 때문에 에칭 내성이 현저히 우수하다. 이 경우, 후막화 전의 레지스트 패턴 (3) (후막화 전의 레지스트 패턴 (10b))이 에칭 내성이 떨어지는 재료라도 그 표면에 에칭 내성이 우수한 표층 (10a)를 갖는 후막화 레지스트 패턴 (10)을 형성할 수 있다.
또한, 후막화 레지스트 패턴 (10)에 있어서는, 후막화 전의 레지스트 패턴 (10b)와 표층 (10a)의 경계가 명료할 수도 있고, 불명료할 수도 있다.
본 발명의 레지스트 패턴의 형성 방법에 의해 제조된 레지스트 패턴은, 상기 후막화 전의 레지스트 패턴 표면에 본 발명의 레지스트 패턴 후막화 재료가 믹싱되어 형성된 표층을 포함한다. 이 레지스트 패턴 후막화 재료는, 상기 환상 구조 함유 화합물 및 상기 환상 구조를 일부에 함유하는 수지 중 적어도 하나를 포함하고 있기 때문에, 상기 후막화 전의 레지스트 패턴이 에칭 내성이 떨어지는 재료였다고 해도, 이 후막화 전의 레지스트 패턴의 표면에 에칭 내성이 우수한 표층을 갖는 레지스트 패턴을 효율적으로 제조할 수 있다. 또한, 본 발명의 레지스트 패턴의 제조 방법에 의해 제조된 후막화 레지스트 패턴은, 상기 후막화 전의 레지스트 패턴과 비교하여 상기 표층의 두께분만큼 후막화되어 있어, 제조된 후막화 레지스트 패턴 (10)에 의해 형성되는 레지스트 제거 패턴의 폭은, 후막화되기 전의 레지스트 패턴에 의해 형성되는 레지스트 제거 패턴의 폭보다 작기 때문에, 본 발명의 레지스트 패턴의 제조 방법에 따르면 미세한 레지스트 제거 패턴을 효율적으로 형성할 수 있다.
본 발명의 레지스트 패턴의 제조 방법에 의해 제조된 후막화 레지스트 패턴은, 예를 들면 마스크 패턴, 레티클 패턴, 자기 헤드, LCD(액정 디스플레이), PDP(플라즈마 디스플레이 패널), SAW 필터(탄성 표면파 필터) 등의 기능 부품, 광배선 접속에 이용되는 광부품, 마이크로 작동기 등의 미세 부품, 반도체 장치의 제조에바람직하게 사용할 수 있으며, 후술하는 본 발명의 반도체 장치 및 그의 제조 방법에 바람직하게 사용할 수 있다.
(반도체 장치 및 그의 제조 방법)
본 발명의 반도체 장치는, 본 발명의 레지스트 패턴을 사용하여 형성된 패턴을 적어도 포함하는 것 이외에는 특별히 제한되지 않으며, 목적에 따라 적절하게 선택한 공지된 부재 등을 포함하여 구성된다.
본 발명의 반도체 장치의 구체예로서는 플래시 메모리, DRAM, FRAM 등을 바람직하게 들 수 있다.
본 발명의 반도체 장치는, 이하에 설명하는 본 발명의 반도체 장치의 제조 방법에 의해 바람직하게 제조할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 레지스트 패턴 형성 공정과 패터닝 공정을 포함하며, 필요에 따라 적절하게 선택한 그 밖의 공정을 더 포함한다.
상기 레지스트 패턴 형성 공정은, 하지(하지층) 상에 후막화 전의 레지스트 패턴을 형성한 후, 이 후막화 전의 레지스트 패턴의 표면을 피복하도록 본 발명의 레지스트 패턴 후막화 재료를 도포함으로써 이 후막화 전의 레지스트 패턴을 후막화하여 후막화된 레지스트 패턴을 형성하는 공정이다.
또한, 상기 하지(하지층)으로서는 반도체 장치에서의 각종 부재의 표면층을 들 수 있는데, 실리콘 웨이퍼 등의 기판 내지 그 표면층을 바람직하게 들 수 있다. 상기 후막화 전의 레지스트 패턴은 상술한 바와 같다. 상기 도포 방법은 상술한 바와 같다. 또한, 상기 도포 후에는 상술한 프리베이킹, 가교 베이킹 등을 행하는것이 바람직하다.
상기 패터닝 공정은 상기 레지스트 패턴 형성 공정에 의해 형성된 후막화 레지스트 패턴을 이용하여 (마스크 패턴 등으로서 이용하여) 에칭 등을 행함으로써 상기 하지(하지층)을 패터닝하는 공정이다.
상기 에칭 방법으로서는, 특별히 제한되지 않고 공지된 방법 중에서 목적에 따라 적절하게 선택할 수 있는데, 예를 들면 건식 에칭을 바람직하게 들 수 있다. 이 에칭 조건은 특별히 제한되지 않으며 목적에 따라 적절하게 선택할 수 있다.
상기 그 밖의 공정으로서는, 예를 들면 계면활성제 도포 공정, 현상 처리 공정 등을 바람직하게 들 수 있다.
상기 계면활성제 도포 공정은, 상기 레지스트 패턴 형성 공정 전에 상기 후막화 전의 레지스트 패턴의 표면에 상기 계면활성제를 도포하는 공정이다.
상기 계면활성제로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 예를 들면 상술한 것을 바람직하게 들 수 있으며, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌 알킬에테르 화합물, 폴리옥시에틸렌 알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄 지방산 에스테르 화합물, 글리세린 지방산 에스테르 화합물, 1급 알코올 에톡실레이트 화합물, 페놀 에톡실레이트 화합물, 노닐페놀 에톡실레이트계, 옥틸페놀 에톡실레이트계, 라우릴알코올 에톡실레이트계, 올레일알코올 에톡실레이트계, 지방산 에스테르계, 아미드계, 천연 알코올계, 에틸렌디아민계, 2급 알코올 에톡실레이트계, 알킬 양이온계, 아미드형 4급 양이온계, 에스테르형 4급 양이온계, 아민옥시드계, 베타인계 등을들 수 있다.
상기 현상 처리 공정은 상기 레지스트 패턴 형성 공정 후, 상기 패터닝 공정 전에, 도포된 레지스트 패턴 후막화 재료의 현상 처리를 행하는 공정이다. 또한, 이 현상 처리는 상술한 바와 같다.
본 발명의 반도체 장치의 제조 방법에 따르면, 예를 들어 플래시 메모리, DRAM, FRAM 등을 비롯한 각종 반도체 장치를 효율적으로 제조할 수 있다.
<실시예>
이하, 본 발명의 실시예를 구체적으로 설명하지만, 본 발명은 이들 실시예로 전혀 한정되지 않는다.
<실시예 1>
-레지스트 패턴 후막화 재료의 제조-
표 1에 나타낸 조성을 갖는 본 발명의 레지스트 패턴 후막화 재료 1A 내지 1J를 제조하였다. 또한, 표 1에서 ( )안의 수치 단위는 질량부를 나타낸다. "수지"란의 "KW-3"은 폴리비닐아세탈 수지(세끼스이 가가꾸사 제조)를 나타내고, "PVA"는 폴리비닐알코올 수지(구라레사 제조, 포발 117)를 나타낸다. "가교제"란에 있어서 "우릴"은 테트라메톡시 메틸글리콜우릴을 나타내고, "요소"는 N,N'-디메톡시메틸 디메톡시에틸렌요소를 나타내며, "멜라민"은 헥사메톡시 메틸멜라민을 나타낸다. "계면활성제"란에 있어서 "TN-80"은 비이온성 계면활성제(아사히 덴까사 제조, 1급 알코올 에톡실레이트계 계면활성제)를 나타내고, "PC-6"은 비이온성 계면활성제(아사히 덴까사 제조, 특수 페놀 에톡실레이트계 계면활성제)를 나타내며,"PC-8"은 비이온성 계면활성제(아사히 덴까사 제조, 특수 페놀 에톡실레이트계 계면활성제)를 나타내고, "PC-12"는 비이온성 계면활성제(아사히 덴까사 제조, 특수 페놀 에톡실레이트계 계면활성제)를 나타낸다. 또한, 상기 수지, 상기 가교제 및 상기 환상 구조 함유 화합물을 제외한 주용제 성분으로서 순수한 물(탈이온수)과 이소프로필알코올의 혼합액 (질량비가 순수한 물(탈이온수):이소프로필알코올 = 98.6:0.4)을 사용하였다.
-레지스트 패턴 및 그의 제조-
이상에 의해 제조한 본 발명의 레지스트 패턴 후막화 재료 1A 내지 1J를 상기 ArF 레지스트(스미또모 가가꾸(주) 제조, PAR700, 지환족계 레지스트)에 의해 형성한 홀 패턴 상에 스핀 코팅법에 의해 처음에 1000 rpm/5 s의 조건으로, 이어서 3500 rpm/40 s의 조건으로 도포한 후, 85 ℃/70 s의 조건으로 상기 프리베이킹을 행하고, 110 ℃/70 s의 조건으로 상기 가교 베이킹을 더 행한 후, 순수한 물로 레지스트 패턴 후막화 재료 1A 내지 1J를 60초간 린스하여 미가교부를 제거하고, 레지스트 패턴 후막화 재료 1A 내지 1J에 의해 후막화된 레지스트 패턴을 현상시킴으로써 레지스트 패턴을 제조하였다.
제조한 레지스트 패턴(후막화된 레지스트 패턴)에 의해 형성된 패턴의 크기(후막화 후의 레지스트 패턴에 의해 형성된 레지스트 패턴의 크기)에 대하여, 초기 패턴에 의해 형성된 패턴의 크기(후막화 전의 레지스트 패턴에 의해 형성된 레지스트 패턴의 크기)와 함께 표 2에 나타내었다. 또한, 표 2에서 "1A" 내지 "1J"는 상기 레지스트 패턴 후막화 재료 1A 내지 1J에 대응한다.
이상에 의해 제조한 본 발명의 레지스트 패턴 후막화 재료 1A 내지 1J를 상기 ArF 레지스트(스미또모 가가꾸(주) 제조, PAR700)에 의해 형성한 라인 앤드 스페이스 패턴 상에 스핀 코팅법에 의해 처음에 1000 rpm/5 s의 조건으로, 이어서 3500 rpm/40 s의 조건으로 도포한 후, 85 ℃/70 s의 조건으로 상기 프리베이킹을 행하고, 110 ℃/70 s의 조건으로 상기 가교 베이킹을 더 행한 후, 순수한 물로 레지스트 패턴 후막화 재료 1A 내지 1J를 60초간 린스하여 미가교부를 제거하고, 레지스트 패턴 후막화 재료 1A 내지 1J에 의해 후막화된 레지스트 패턴을 현상시킴으로써 레지스트 패턴을 제조하였다.
제조한 레지스트 패턴(후막화된 레지스트 패턴)에 의해 형성된 패턴의 크기(후막화 후의 레지스트 패턴에 의해 형성된 레지스트 패턴의 크기)에 대하여, 초기 패턴에 의해 형성된 패턴의 크기(후막화 전의 레지스트 패턴에 의해 형성된 레지스트 패턴의 크기)와 함께 표 3에 나타내었다. 또한, 표 3에서 "1A" 내지 "1J"는 상기 레지스트 패턴 후막화 재료 1A 내지 1J에 대응한다.
표 2 및 표 3의 결과로부터, 본 발명의 레지스트 패턴 후막화 재료는 홀 패턴, 라인 앤드 스페이스 패턴 모두에 대하여 적용 가능하며, 후막화가 가능한 것을 알 수 있었다. 본 발명의 레지스트 패턴 후막화 재료를 홀 패턴 형성에 사용하면 이 홀 패턴의 내부 직경을 좁게 미세화할 수 있고, 또한 선형 패턴 형성에 사용하면 이 선형 패턴폭(이 선형 패턴을 형성하는 레지스트 패턴 상호의 간격)을 작게미세화할 수 있으며, 또한 고립 패턴 형성에 사용하면 이 고립 패턴의 면적을 크게 할 수 있다.
이어서, 실리콘 기판 상에 형성한 레지스트 표면에 본 발명의 레지스트 패턴 후막화 재료 1D, 1H, 1I, 1J를 도포하고 가교시켜 두께가 0.5 ㎛인 표층을 형성하였다. 이들 표층과 비교를 위한 상기 KrF 레지스트(시플레이사 제조, UV-6)와, 비교를 위한 폴리메틸메타크릴레이트(PMMA)에 대하여 에칭 장치(평행 평판형 RIE 장치, 후지쯔(주) 제조)를 이용하여 Pμ=200 W, 압력=0.02 Torr, CF4가스=100 sccm의 조건하에서 3분간 에칭하여 샘플의 막감소량을 측정하고, 에칭률을 산출하여 상기 KrF 레지스트의 에칭률을 기준으로서 상대 평가를 행하였다.
표 4에 나타낸 결과로부터, 본 발명의 레지스트 패턴 후막화 재료의 에칭 내성은 상기 KrF 레지스트에 근접하며, 상기 PMMA보다 현저하게 우수한 것을 알 수있었다.
이어서, 본 발명의 레지스트 패턴 후막화 재료 1A 내지 1J를 노광 후 1개월간 클린 룸 밖에 방치한 웨이퍼 기판 상의 후막화 전의 레지스트 패턴 상에 도포했더니, 노광 후 바로 도포했을 경우와 동일한 레지스트 패턴 후막화 효과를 얻을 수 있었다.
이 결과에 의해, 본 발명의 레지스트 패턴 후막화 재료는, 종래의 RELACS라고 불리우는 기술과 같이 산확산에 의한 가교 반응을 이용하여 상기 후막화 전의 레지스트 패턴을 후막화하는 것이 아니라, 상기 후막화 전의 레지스트 패턴간의 상용성(相溶性)에 의존하여 이 후막화 전의 레지스트 패턴을 후막화하는 것이라고 추측된다.
<실시예 2>
-레지스트 패턴 후막화 재료의 제조-
표 5에 나타낸 조성을 갖는 본 발명의 레지스트 패턴 후막화 재료 2A 내지 2M을 제조하였다. 또한, 표 5에서 ( )안의 수치 단위는 질량부를 나타낸다. "수지"란에 있어서 "수지 1", "수지 2" 및 "수지 3"은 후술하는 바와 같이 합성한 것이며, "가교제"란에 있어서 "우릴"은 테트라메톡시메틸글리콜우릴을 나타내고, "요소"는 N,N'-디메톡시메틸디메톡시에틸렌요소를 나타내며, "멜라민"은 헥사메톡시 메틸멜라민을 나타낸다. "계면활성제"란에 있어서 "TN-80"은 비이온성 계면활성제(아사히 덴까사 제조, 1급 알코올에톡실레이트계 계면활성제)를 나타낸다. 또한, 상기 수지, 상기 가교제 및 상기 계면활성제를 제외한 주용제 성분으로서 순수한 물(탈이온수)과 이소프로필알코올의 혼합액(질량비가 순수한 물(탈이온수):이소프로필알코올=16:0.75)을 사용하였다.
상기 "수지 1"은 이하와 같이 하여 합성한 "폴리비닐 β-레졸신아세탈 수지"이다. 즉, 폴리비닐알코올 500(간또 가가꾸 제조) 10 g을 탈이온수 100 g에 용해시키고, 진한 염산 0.8 g을 넣어 40 ℃에서 3시간 교반하였다. 여기에 β-레졸신알데히드(도꾜 가세이사 제조) 2.36 g을 첨가하고, 동일 온도에서 6시간 교반하였다. 반응 용액을 실온으로 되돌려 15 질량％의 TMAH(테트라메틸암모늄히드록시드) 용액을 첨가하여 중화하였다. 이 용액을 2 ℓ 에탄올에 적하하고 수지를 분리하였다. 유리 필터로 수지를 여과 분리하고, 45 ℃의 진공 베이킹로에서 6시간 감압 건조시켰다. 이 조작을 세번 반복하여 목적으로 하는 폴리비닐 β-레졸신아세탈 수지를 합성하였다. 수득량은 6.8 g이었다. NMR에 의해 아세탈화율을 측정했더니 20.6 mol％였다.
상기 "수지 2"는 이하와 같이 하여 합성한 "폴리비닐-2,3-디히드록시벤즈아세탈 수지"이다. 즉, 상기 "수지 1"의 합성에 있어서, β-레졸신알데히드를 2,3-디히드록시벤즈알데히드로 바꾼 것 이외에는 "수지 1"의 합성과 동일하게 하여 3,4-디히드록시벤즈아세탈 수지를 얻었다. 수득량은 6.6 g이었다. NMR에 의해 아세탈화율을 측정했더니 20.1 mol％였다.
상기 "수지 3"은 이하와 같이 합성한 "폴리비닐 β-레졸신아세탈 수지"이다. 즉, 폴리비닐알코올 500(간또 가가꾸 제조) 10 g을 탈이온수 100 g에 용해시키고, 진한 염산 0.4 g을 넣어 40 ℃에서 3시간 교반하였다. 여기에 β-레졸신알데히드(도꾜 가세이사 제조) 0.5 g을 첨가하고, 동일 온도에서 6시간 교반하였다. 반응 용액을 실온으로 되돌려 15 질량％의 TMAH(테트라메틸암모늄히드록시드) 용액을 첨가하여 중화하였다. 이 용액을 2 ℓ의 에탄올에 적하하고 수지를 분리하였다. 유리 필터로 수지를 여과 분리하고, 45 ℃의 진공 베이킹로에서 6시간 감압 건조시켰다. 이 조작을 세번 반복하여 목적으로 하는 폴리비닐 β-레졸신아세탈 수지를 얻었다. 수득량은 4.1 g이었다. NMR에 의해 아세탈화율을 측정했더니 3.7 mol％였다.
-레지스트 패턴 및 그의 제조-
이상에 의해 제조한 본 발명의 레지스트 패턴 후막화 재료 2A 내지 2L을 상기 ArF 레지스트(스미또모 가가꾸(주) 제조, PAR700)에 의해 형성한 홀 패턴 상에 스핀 코팅법에 의해 처음에 1000 rpm/5 s의 조건으로, 이어서 3500 rpm/40 s의 조건으로 도포한 후, 85 ℃/70 s의 조건으로 상기 프리베이킹을 행하고, 110 ℃/70 s의 조건으로 상기 가교 베이킹을 더 행한 후, 순수한 물로 레지스트 패턴 후막화 재료 2A 내지 2L을 60초간 린스하여 미가교부를 제거하고, 레지스트 패턴 후막화 재료 2A 내지 2L에 의해 후막화된 레지스트 패턴을 현상시킴으로써 레지스트 패턴을 제조하였다.
제조한 레지스트 패턴(후막화된 레지스트 패턴)에 의해 형성된 패턴의 크기(를 초기 패턴 크기(후막화되기 전의 상기 홀 패턴의 크기)에 의해 형성된 패턴의 크기와 함께 표 6에 나타내었다. 또한, 표 6에서 "2A" 내지 "2L"은 상기 레지스트 패턴 후막화 재료 2A 내지 2L에 대응한다.
이상에 의해 제조한 본 발명의 레지스트 패턴 후막화 재료 2A 내지 2L을 상기 ArF 레지스트(스미또모 가가꾸(주) 제조, PAR700)에 의해 형성한 라인 앤드 스페이스 패턴 상에 스핀 코팅법에 의해 처음에 1000 rpm/5 s의 조건으로, 이어서 3500 rpm/40 s의 조건으로 도포한 후, 85 ℃/70 s의 조건으로 상기 프리베이킹을 행하고, 110 ℃/70 s의 조건으로 상기 가교 베이킹을 더 행한 후, 순수한 물로 레지스트 패턴 후막화 재료 2A 내지 2L을 60초간 린스하여 미가교부를 제거하고, 레지스트 패턴 후막화 재료 2A 내지 2L에 의해 후막화된 레지스트 패턴을 현상시킴으로써 레지스트 패턴을 제조하였다.
제조한 레지스트 패턴(후막화된 레지스트 패턴)에 의해 형성된 패턴의 크기를 초기 패턴 크기(후막화되기 전의 상기 라인 앤드 스페이스 패턴의 크기)에 의해 형성된 패턴의 크기와 함께 표 7에 나타내었다. 또한, 표 7에서 "2A" 내지 "2L"은 상기 레지스트 패턴 후막화 재료 2A 내지 2L에 대응한다.
표 6 및 표 7의 결과로부터, 본 발명의 레지스트 패턴 후막화 재료는 홀 패턴, 라인 앤드 스페이스 패턴 모두에 대하여 적용 가능하며, 후막화가 가능한 것을 알 수 있었다. 본 발명의 레지스트 패턴 후막화 재료를 홀 패턴 형성에 사용하면 이 홀 패턴의 내부 직경을 좁게 미세화할 수 있고, 또한 선형 패턴 형성에 사용하면 이 선형 패턴폭(이 선형 패턴을 형성하는 레지스트 패턴 상호의 간격)을 작게 미세화할 수 있으며, 또한 고립 패턴 형성에 사용하면 이 고립 패턴의 면적을 크게 할 수 있다.
이어서, 실리콘 기판 상에 형성한 레지스트 표면에 본 발명의 레지스트 패턴 후막화 재료 2A, 2G, 2M을 도포하고 가교시켜 두께가 0.5 ㎛인 표층을 형성하였다. 이들 표층과 비교를 위한 상기 KrF 레지스트(시플레이사 제조, UV-6)와, 비교를 위한 폴리메틸메타크릴레이트(PMMA)에 대하여 에칭 장치(평행 평판형 RIE 장치, 후지쯔(주) 제조)를 이용하여 Pμ=200 W, 압력=0.02 Torr, CF4가스=100 sccm의 조건하에서 3분간 에칭하여 샘플의 막감소량을 측정하고, 에칭률을 산출하여 상기 KrF 레지스트의 에칭률을 기준으로서 상대 평가를 행하였다.
표 8에 나타낸 결과로부터, 본 발명의 레지스트 패턴 후막화 재료의 에칭 내성은 상기 KrF 레지스트에 근접하며, 상기 PMMA보다 현저히 우수한 것을 알 수 있었다. 또한, 레지스트 패턴 후막화 재료 2M에 대해서는, 아릴아세탈의 함유량이 5 mol％ 미만이고, 아릴아세탈의 함유량이 5 mol％ 이상인 레지스트 패턴 후막화 재료 2A 및 2G와 비교하여 에칭 내성이 약간 떨어지는 경향이 관찰되었다.
이어서, 본 발명의 레지스트 패턴 후막화 재료 2A 내지 2M을 노광 후 1개월간 클린 룸 밖에 방치한 웨이퍼 기판 상의 후막화 전의 레지스트 패턴 상에 도포했더니, 노광 후 바로 도포했을 경우와 동일한 패턴 후막화 효과를 얻을 수 있었다.
이 결과에 의해, 본 발명의 레지스트 패턴 후막화 재료는, 종래의 RELACS라고 불리우는 기술과 같이 산확산에 의한 가교 반응을 이용하여 상기 후막화 전의 레지스트 패턴을 후막화하는 것이 아니라, 상기 후막화 전의 레지스트 패턴간의 상용성에 의존하여 이 후막화 전의 레지스트 패턴을 후막화하는 것이라고 추측된다.
<실시예 3>
-플래시 메모리 및 그의 제조-
실시예 3은 본 발명의 레지스트 패턴 후막화 재료를 사용한 본 발명의 반도체 장치 및 그의 제조 방법의 일례이다. 또한, 본 실시예 3에서는 이하의 레지스트막 (26), (27), (29), (32) 및 (34)가 본 발명의 레지스트 패턴 후막화 재료를 사용하여 실시예 1 및 2에서와 동일한 방법에 의해 후막화된 것이다.
도 3의 (a) 및 (b)는 FLOTOX형 또는 ETOX형이라고 불리우는 FLASH EPROM의 상면도(평면도)이고, 도 4의 (a) 내지 (c), 도 5의 (d) 내지 (f), 도 6의 (g) 내지 (i)는 상기 FLASH EPROM의 제조 방법에 관한 일례를 설명하기 위한 단면 개략도이며, 도 4 내지 도 6의 좌측도는 메모리 셀부(제1 소자 영역)로서 부동 게이트(floating gate) 전극을 갖는 M0S 트랜지스터가 형성되는 부분의 게이트 폭방향(도 3(a) 및 (b)의 X 방향)의 단면(A 방향 단면)의 개략도이고, 중앙도는 상기 좌측도와 동일 부분의 메모리 셀부로서 상기 X 방향과 직교하는 게이트 길이방향(도 3(a) 및 (b)의 Y 방향)의 단면(B 방향 단면)의 개략도이며, 우측도는 주변 회로부(제2 소자 영역)의 MOS 트랜지스터가 형성되는 부분의 단면(도 3(a) 및 (b)의 A 방향 단면)의 개략도이다.
우선, 도 4(a)에 나타낸 바와 같이 p형의 Si 기판 (22) 상의 소자 분리 영역에 선택적으로 SiO2막에 의한 필드 산화막 (23)을 형성하였다. 그 후, 메모리셀부(제1 소자 영역)의 MOS 트랜지스터에서의 제1 게이트 절연막 (24a)를 두께가 10 nm 내지 30 nm(100 Å 내지 300 Å)이 되도록 열산화로 SiO2막에 의해 형성하고, 또한 별도의 공정으로 주변 회로부(제2 소자 영역)의 MOS 트랜지스터에서의 제2 게이트 절연막 (24b)를 두께가 10 nm 내지 50 nm(100 Å 내지 500 Å)이 되도록 열산화로 SiO2막에 의해 형성하였다. 또한, 제1 게이트 절연막 (24a) 및 제2 게이트 절연막 (24b)를 동일한 두께로 하는 경우에는, 동일한 공정으로 동시에 산화막을 형성할 수도 있다.
이어서, 상기 메모리 셀부(도 4(a)의 좌측도 및 중앙도)에 n형 디플레이션 형태의 채널을 갖는 M0S 트랜지스터를 형성하기 위해, 임계치 전압을 제어할 목적으로 상기 주변 회로부(도 4(a)의 우측도)를 레지스트막 (26)에 의해 마스크하였다. 또한, 부동 게이트 전극 바로밑의 채널 영역이 되는 영역에 n형 불순물로서 선량(dose amount) 1×1011내지 1×1014cm-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하고, 제1 임계치 제어층 (25a)를 형성하였다. 또한, 이 때의 선량 및 불순물의 도전형은 디플레이션 형태로 할지 아큐밀레이션 형태로 할지에 따라 적절하게 선택할 수 있다.
이어서, 상기 주변 회로부(도 4(b)의 우측도)에 n형 디플레이션 형태의 채널을 갖는 M0S 트랜지스터를 형성하기 위해, 임계치 전압을 억제할 목적으로 메모리 셀부(도 4(b)의 좌측도 및 중앙도)를 레지스트막 (27)에 의해 마스크하였다. 또한, 게이트 전극 바로밑의 채널 영역이 되는 영역에 n형 불순물로서 선량 1×1011내지 1×1014cm-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하여 제2 임계치 제어층 (25b)를 형성하였다.
이어서, 상기 메모리 셀부(도 4(c)의 좌측도 및 중앙도)의 MOS 트랜지스터의 부동 게이트 전극 및 상기 주변 회로부(도 4(c)의 우측도)의 MOS 트랜지스터의 게이트 전극으로서 두께가 50 nm 내지 200 nm(500 Å 내지 2000 Å)인 제1 폴리실리콘막(제1 도전체막) (28)을 전면에 형성하였다.
그 후, 도 5(d)에 나타낸 바와 같이, 마스크로서 형성한 레지스트막 (29)에 의해 제1 폴리실리콘막 (28)을 패터닝하여 상기 메모리 셀부(도 5(d)의 좌측도 및 중앙도)의 M0S 트랜지스터에서의 부동 게이트 전극 (28a)를 형성하였다. 이 때, 도 5(d)에 나타낸 바와 같이 X 방향은 최종적인 치수폭이 되도록 패터닝하고, Y 방향은 패터닝하지 않으며, S/D 영역층이 되는 영역은 레지스트막 (29)에 의해 피복된 상태로 하였다.
이어서, (도 5(e)의 좌측도 및 중앙도)에 나타낸 바와 같이, 레지스트막 (29)를 제거한 후, 부동 게이트 전극 (28a)를 피복하도록 하여 SiO2막으로 이루어지는 캐패시터 절연막 (30a)를 두께가 약 20 nm 내지 50 nm(200 Å 내지 500 Å)이 되도록 열산화로 형성하였다. 이 때, 상기 주변 회로부(도 5(e)의 우측도)의 제1 폴리실리콘막 (28) 상에도 SiO2막으로 이루어지는 캐패시터 절연막 (30b)가 형성된다. 또한, 여기서는 캐패시터 절연막 (30a) 및 (30b)는 SiO2막만으로 형성되어 있지만, SiO2막 및 Si3N4막이 2 내지 3개 적층된 복합막으로 형성될 수도 있다.
이어서, 도 5(e)에 나타낸 바와 같이, 부동 게이트 전극 (28a) 및 캐패시터 절연막 (30a)를 피복하도록 하여 컨트롤 게이트 전극이 되는 제2 폴리실리콘막 (제2 도전체막) (31)을 두께가 50 nm 내지 200 nm(500 Å 내지 2000 Å)이 되도록 형성하였다.
이어서, 도 5(f)에 나타낸 바와 같이, 상기 메모리 셀부(도 5(f)의 좌측도 및 중앙도)를 레지스트막 (32)에 의해 마스크하고, 상기 주변 회로부(도 5(f)의 우측도)의 제2 폴리실리콘막 (31) 및 캐패시터 절연막 (30b)를 순차 에칭에 의해 제거하여 제1 폴리실리콘막 (28)을 표출시켰다.
이어서, 도 6(g)에 나타낸 바와 같이, 상기 메모리 셀부 (도 6(g)의 좌측도 및 중앙도)의 제2 폴리실리콘막 (31), 캐패시터 절연막 (30a) 및 X 방향만 패터닝되어 있는 제1 폴리실리콘막 (28a)에 대하여 레지스트막 (32)를 마스크로서 제1 게이트부 (33a)의 최종적인 치수가 되도록 Y 방향으로 패터닝하고, Y 방향으로 폭 약 1 ㎛의 컨트롤 게이트 전극 (31a)/캐패시터 절연막 (30c)/부동 게이트 전극 (28c)에 의한 적층을 형성함과 동시에, 상기 주변 회로부(도 6(g)의 우측도)의 제1 폴리실리콘막 (28)에 대하여 레지스트막 (32)를 마스크로서 제2 게이트부 (33b)의 최종적인 치수가 되도록 패터닝하여 폭 약 1 ㎛의 게이트 전극 (28b)를 형성하였다.
이어서, 상기 메모리 셀부(도 6(h)의 좌측도 및 중앙도)의 컨트롤 게이트 전극 (31a)/캐패시터 절연막 (30c)/부동 게이트 전극 (28c)에 의한 적층을 마스크로서 소자 형성 영역의 Si 기판 (22)에 선량 1×1014내지 1×1016cm-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하여 n형의 S/D 영역층 (35a) 및 (35b)를 형성함과 동시에, 상기 주변 회로부(도 6(h)의 우측도)의 게이트 전극 (28b)를 마스크로서 소자 형성 영역의 Si 기판 (22)에 n형 불순물로서 선량 1×1014내지 1×1016cm-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하여 S/D 영역층 (36a) 및 (36b)를 형성하였다.
이어서, 상기 메모리 셀부(도 6(i)의 좌측도 및 중앙도)의 제1 게이트부 (33a) 및 상기 주변 회로부(도 6(i)의 우측도)의 제2 게이트부 (33b)를 PSG막에 의한 층간 절연막 (37)을 두께가 약 500 nm(5000 Å)이 되도록 피복 형성하였다.
그 후, S/D 영역층 (35a) 및 (35b) 및 S/D 영역층 (36a) 및 (36b) 상에 형성한 층간 절연막 (37)에, 컨택트 홀 (38a) 및 (38b) 및 컨택트홀 (39a) 및 (39b)를 형성한 후, S/D 전극 (40a) 및 (40b) 및 S/D 전극 (41a) 및 (41b)를 형성하였다.
이상에 의해 도 6(i)에 나타낸 바와 같이 반도체 장치로서 FLASH EPROM을 제조하였다.
이 FLASH EPROM에 있어서는, 상기 주변 회로부(도 4(a) 내지 도 5(f)의 우측도)의 제2 게이트 절연막 (24b)가 형성 후부터 시종 제1 폴리실리콘막 (28) 또는 게이트 전극 (28b)에 의해 피복되어 있기 때문에(도 4(c) 내지 도 5(f)의 우측도), 제2 게이트 절연막 (24b)는 처음에 형성되었을 때의 두께를 유지한 상태이다. 따라서, 제2 게이트 절연막 (24b)의 두께를 쉽게 제어할 수 있음과 동시에 임계치 전압의 제어를 위한 도전형 불순물 농도도 쉽게 조정할 수 있다.
또한, 상기 실시예에서는 제1 게이트부 (33a)를 형성하는 데, 우선 게이트 폭방향(도 3(a) 및 (b)의 X 방향)으로 소정폭 패터닝한 후, 게이트 길이방향(도 3(a) 및 (b)의 Y 방향)으로 패터닝하여 최종적인 소정폭으로 하고 있지만, 반대로 게이트 길이방향(도 3(a) 및 (b)의 Y 방향)으로 소정폭 패터닝한 후, 게이트 폭방향(도 3(a) 및 (b)의 X 방향)으로 패터닝하여 최종적인 소정폭으로 할 수도 있다.
도 7(a) 내지 (c)에 나타낸 FLASH EPROM의 제조예는, 상기 실시예에서 도 5(f)로 나타낸 공정 후가 도 7(a) 내지 (c)에 나타낸 바와 같이 변경된 것 이외에는 상기 실시예와 동일하다. 즉, 도 7(a)에 나타낸 바와 같이 상기 메모리 셀부 도 7(a)의 좌측도 및 중앙도의 제2 폴리실리콘막 (31) 및 상기 주변 회로부 도 7(a)의 우측도의 제1 폴리실리콘막 (28) 상에, 텅스텐(W)막 또는 티탄(Ti)막을 포함하는 고융점 금속막(제4 도전체막) (42)를 두께가 약 200 nm(2000 Å)이 되도록 형성하여 폴리사이드막을 설치한 점에서만 상기 실시예와 상이하다. 도 7(a)의 후속 공정, 즉 도 7(b) 내지 (c)에 나타낸 공정은 도 6(g) 내지 (i)와 동일하게 행하였다. 도 6(g) 내지 (i)와 동일한 공정에 대해서는 설명을 생략하며, 도 7(a) 내지 (c)에서는 도 6(g) 내지 (i)와 동일한 것은 동일한 부호로 표시하였다.
이상에 의해 도 7(c)에 나타낸 바와 같이, 반도체 장치로서 FLASH EPROM을 제조하였다.
이 FLASH EPROM에 있어서는, 컨트롤 게이트 전극 (31a) 및 게이트 전극(28b) 상에 고융점 금속막(제4 도전체막) (42a) 및 (42b)를 갖기 때문에 전기 저항치를 한층 감소시킬 수 있다.
또한, 여기서는 고융점 금속막(제4 도전체막)으로서 고융점 금속막(제4 도전체막) (42a) 및 (42b)를 사용하고 있지만, 티탄 실리사이드(TiSi)막 등의 고융점 금속 실리사이드막을 사용할 수도 있다.
도 8(a) 내지 (c)에 나타낸 FLASH EPROM의 제조예는, 상기 실시예에 있어서 상기 주변 회로부(제2 소자 영역)(도 8(a)의 우측도)의 제2 게이트부 (33c)도 상기 메모리 셀부(제1 소자 영역)(도 8(a)의 좌측도 및 중앙도)의 제1 게이트부 (33a)와 동일하게 제1 폴리실리콘막 (28b)(제1 도전체막)/SiO2막 (30d)(캐패시터 절연막)/ 제2 폴리실리콘막 (31b)(제2 도전체막)의 구성으로 하며, 도 8(b) 또는 (c)에 나타낸 바와 같이 제1 폴리실리콘막 (28b) 및 제2 폴리실리콘막 (31b)를 단락시켜 게이트 전극을 형성하고 있다는 점에서 상이한 것 이외에는 상기 실시예와 동일하다.
여기서는, 도 8(b)에 나타낸 바와 같이, 제1 폴리실리콘막 (28b)(제1 도전체막)/SiO2막 (30d)(캐패시터 절연막)/제2 폴리실리콘막 (31b)(제2 도전체막)를 관통하는 개구부 (52a)를, 예를 들면 도 8(a)에 나타낸 제2 게이트부 (33c)와는 별도의 부분, 예를 들면 절연막 (54) 상에 형성하여 개구부 (52a) 내에 제3 도전체막, 예를 들면 W막 또는 Ti막 등의 고융점 금속막 (53a)를 매입함으로써 제1 폴리실리콘막 (28b) 및 제2 폴리실리콘막 (31b)를 단락시키고 있다. 또한, 도 8(c)에 나타낸 바와 같이, 제1 폴리실리콘막 (28b)(제1 도전체막)/SiO2막 (30d)(캐패시터 절연막)를 관통하는 개구부 (52b)를 형성하여 개구부 (52b)의 바닥부에 하층인 제1 폴리실리콘막 (28b)를 표출시킨 후, 개구부 (52b) 내에 제3 도전체막, 예를 들면 W막 또는 Ti막 등의 고융점 금속막 (53b)를 매입함으로써 제1 폴리실리콘막 (28b) 및 제2 폴리실리콘막 (31b)를 단락시키고 있다.
이 FLASH EPROM에 있어서는, 상기 주변 회로부의 제2 게이트부 (33c)는 상기 메모리 셀부의 제1 게이트부 (33a)와 동일 구조이기 때문에, 상기 메모리 셀부를 형성할 때 동시에 상기 주변 회로부를 형성할 수 있으며 제조 공정을 간단히 할 수 있어 효율적이다.
또한, 여기서는 제3 도전체막 (53a) 또는 (53b)와, 고융점 금속막(제4 도전체막) (42)를 각각 별개로 형성하고 있지만, 공통의 고융점 금속막으로서 동시에 형성할 수도 있다.
<실시예 4>
-자기 헤드의 제조-
실시예 4는 본 발명의 레지스트 패턴 후막화 재료를 이용한 본 발명의 레지스트 패턴의 응용예로서의 자기 헤드의 제조에 관한 것이다. 또한, 본 실시예 4에서는 이하의 후막화 전의 레지스트 패턴 (102) 및 (126)이, 본 발명의 레지스트 패턴 후막화 재료를 사용하여 실시예 1 및 2와 동일한 방법에 의해 후막화된 것이다.
도 9(A) 내지 (D)는 자기 헤드의 제조를 설명하기 위한 공정도이다.
우선, 도 9(A)에 나타낸 바와 같이 층간 절연층 (100) 상에 두께가 6 ㎛가 되도록 레지스트막을 형성하고, 노광, 현상을 행하여 나선형 박막 자기 코일 형성용의 개구 패턴을 갖는 후막화 전의 레지스트 패턴 (102)를 형성하였다.
이어서, 도 9(B)에 나타낸 바와 같이, 층간 절연층 (100) 상에 있어서, 후막화 전의 레지스트 패턴 (102) 위 및 후막화 전의 레지스트 패턴 (102)가 형성되어 있지 않은 부위, 즉 개구부 (104)의 노출면 상에, 두께가 0.01 ㎛인 Ti 밀착막과 두께가 0.05 ㎛인 Cu 밀착막이 적층되어 이루어지는 도금 하지층 (106)을 증착법에 의해 형성하였다.
이어서, 도 9(C)에 나타낸 바와 같이, 층간 절연층 (100) 상에 있어서, 후막화 전의 레지스트 패턴 (102)가 형성되어 있지 않은 부위, 즉 개구부 (104)의 노출면 상에 형성된 도금 하지층 (106)의 표면에 두께가 3 ㎛인 Cu 도금막으로 이루어지는 박막 도체 (108)을 형성하였다.
이어서, 도 9(D)에 나타낸 바와 같이, 후막화 전의 레지스트 패턴 (102)를 용해 제거하여 층간 절연층 (100) 상으로부터 리프트 오프하면, 박막 도체 (108)의 나선형 패턴에 의한 박막 자기 코일 (110)이 형성된다.
이상에 의해 자기 헤드를 제조하였다.
여기서 얻어진 자기 헤드는, 본 발명의 후막화 재료를 사용하여 후막화된 후막화 전의 레지스트 패턴 (102)에 의해 나선형 패턴이 미세하게 형성되어 있기 때문에, 박막 자기 코일 (110)은 미세하고 정밀하며, 또한 양산성이 우수하다.
도 10 내지 도 15는 다른 자기 헤드의 제조를 설명하기 위한 공정도이다.
도 10에 나타낸 바와 같이, 세라믹제의 비자성 기판 (112) 상에 스퍼터링법에 의해 갭층 (114)를 피복 형성하였다. 또한, 비자성 기판 (112) 상에는 도시하지 않았지만, 미리 산화규소에 의한 절연체층 및 Ni-Fe 퍼말로이를 포함하는 도전성 하지층이 스퍼터링법에 의해 피복 형성되며, 또한 Ni-Fe 퍼말로이를 포함하는 하부 자성층이 형성되어 있다. 또한, 도시하지 않은 상기 하부 자성층의 자성 선단부가 되는 부분을 제외한 갭층 (114) 상의 소정 영역에 열경화 수지에 의해 수지 절연막 (116)을 형성하였다. 이어서, 수지 절연막 (116) 상에 레지스트재를 도포하여 레지스트막 (118)을 형성하였다.
이어서, 도 11에 나타낸 바와 같이, 레지스트막 (118)에 노광, 현상을 행하여 나선형 패턴을 형성하였다. 또한, 도 12에 나타낸 바와 같이, 이 나선형 패턴의 레지스트막 (118)을 수백℃에서 1시간 정도 열경화 처리하여 돌기형의 제1 나선형 패턴 (120)을 형성하였다. 또한, 그 표면에 Cu로 이루어지는 도전성 하지층 (122)를 피복 형성하였다.
이어서, 도 13에 나타낸 바와 같이, 도전성 하지층 (122) 상에 레지스트재를 스핀 코팅법에 의해 도포하여 레지스트막 (124)를 형성한 후, 레지스트막 (124)를 제1 나선형 패턴 (120) 상에 패터닝하여 레지스트 패턴 (126)을 형성하였다.
이어서, 도 14에 나타낸 바와 같이, 도전성 하지층 (122)의 노출면 상에, 즉 레지스트 패턴 (126)이 형성되어 있지 않은 부위 상에 Cu 도체층 (128)을 도금법에 의해 형성하였다. 그 후, 도 15에 나타낸 바와 같이, 레지스트 패턴 (126)을 용해 제거함으로써, 도전성 하지층 (122) 상으로부터 리프트 오프하여 Cu 도체층 (128)에 의한 나선형 박막 자기 코일 (130)을 형성하였다.
이상에 의해, 도 16의 평면도에 나타낸 수지 절연막 (116) 상에 자성층(132)를 가지며, 표면에 박막 자기 코일 (130)이 설치된 자기 헤드를 제조하였다.
여기서 얻어진 자기 헤드는, 본 발명의 레지스트 패턴 후막화 재료를 사용하여 후막화된 레지스트 패턴 (126)에 의해 나선형 패턴이 미세하게 형성되어 있기 때문에, 박막 자기 코일 (130)은 미세하고 정밀하며 또한 양산성이 우수하다.
본 발명에 따르면, 상기 요구에 부응하여 종래의 상기 여러 문제를 해결할 수 있다.
또한, 본 발명에 따르면, ArF 레지스트 등으로 형성된 후막화 전의 레지스트 패턴 상에 도포되어 이 후막화 전의 레지스트 패턴을 후막화하고, 기존의 노광 장치 광원에서의 노광 한계를 초과하여 미세한 레지스트 패턴을 저렴한 비용으로 간편하게 형성할 수 있으며, 또한 이 후막화 전의 레지스트 패턴의 에칭 내성을 향상시킬 수 있는 레지스트 패턴 후막화 재료를 제공할 수 있다.
또한, 본 발명에 따르면, ArF 엑시머 레이저 등을 사용하여 패터닝이 가능하고, 미세한 구조를 가지며 에칭 내성이 우수한 레지스트 패턴을 제공할 수 있다.
또한, 본 발명에 따르면, 노광광(노광에 사용하는 광)으로서 ArF 엑시머 레이저광을 사용할 수 있고, 양산성이 우수하며, 후막화 전의 레지스트 패턴에 의해 형성되는 미세 패턴을 광의 노광 한계를 초과하여 정밀하게, 또한 저렴한 비용으로 간편하게 에칭 내성을 향상시켜 형성할 수 있는 레지스트 패턴의 제조 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 레지스트 패턴에 의해 형성된 미세 패턴을 포함하는 고성능의 반도체 장치를 제공할 수 있다.
또한, 본 발명에 따르면, 노광광(노광에 사용하는 광)으로서 ArF 엑시머 레이저광을 사용할 수 있고, 미세 패턴을 포함하는 고성능의 반도체 장치를 효율적으로 양산할 수 있는 반도체 장치의 제조 방법을 제공할 수 있다.

Claims (37)

  1. 수지와 가교제와 환상 구조 함유 화합물을 포함하는 것을 특징으로 하는 레지스트 패턴 후막화 재료.
  2. 제1항에 있어서, 수용성 내지 알칼리 가용성인 레지스트 패턴 후막화 재료.
  3. 제1항 또는 제2항에 있어서, 환상 구조 함유 화합물이 25 ℃의 물 100 g 및 2.38 질량％ 테트라메틸암모늄히드록시드 100 g 중 어느 하나에 대하여 1 g 이상 용해되는 수용성 내지 알칼리성을 나타내는 레지스트 패턴 후막화 재료.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 환상 구조 함유 화합물이 극성기를 2개 이상 갖는 레지스트 패턴 후막화 재료.
  5. 제4항에 있어서, 극성기가 수산기, 아미노기, 술포닐기, 카르복실기, 카르보닐기 및 이들의 유도기로부터 선택되는 레지스트 패턴 후막화 재료.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 환상 구조 함유 화합물이 방향족 화합물, 지환족 화합물 및 헤테로 환상 화합물로부터 선택되는 1종 이상인 레지스트 패턴 후막화 재료.
  7. 제6항에 있어서, 방향족 화합물이 폴리페놀 화합물, 방향족 카르복실산 화합물, 나프탈렌 다가 알코올 화합물, 벤조페논 화합물, 플라보노이드 화합물, 이들의 유도체 및 이들의 배당체로부터 선택되고, 지환족 화합물이 폴리시클로알칸, 시클로알칸, 스테로이드류, 이들의 유도체 및 이들의 배당체로부터 선택되며, 헤테로 환상 화합물이 피롤리딘, 피리딘, 이미다졸, 옥사졸, 모르폴린, 피롤리돈, 푸란, 피란, 당류 및 이들의 유도체로부터 선택되는 레지스트 패턴 후막화 재료.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 수지가 환상 구조를 적어도 일부에 포함하는 레지스트 패턴 후막화 재료.
  9. 환상 구조를 적어도 일부에 포함하는 수지와 가교제를 함유하는 것을 특징으로 하는 레지스트 패턴 후막화 재료.
  10. 제8항 또는 제9항에 있어서, 환상 구조가 방향족 화합물, 지환족 화합물 및 헤터로 환상 화합물로부터 선택되는 레지스트 패턴 후막화 재료.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, 환상 구조의 수지에서의 몰 함유율이 5 mol％ 이상인 레지스트 패턴 후막화 재료.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 수지가 수용성 내지 알칼리 가용성인 레지스트 패턴 후막화 재료.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 수지가 폴리비닐알코올, 폴리비닐아세탈 및 폴리비닐아세테이트로부터 선택되는 1종 이상인 레지스트 패턴 후막화 재료.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 수지가 폴리비닐아세탈 5 내지 40 질량％를 함유하는 레지스트 패턴 후막화 재료.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 수지가 극성기를 2개 이상 갖는 레지스트 패턴 후막화 재료.
  16. 제15항에 있어서, 극성기가 수산기, 아미노기, 술포닐기, 카르복실기, 카르보닐기 및 이들의 유도기로부터 선택되는 레지스트 패턴 후막화 재료.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 가교제가 멜라민 유도체, 요소 유도체 및 우릴 유도체로부터 선택되는 1종 이상인 레지스트 패턴 후막화 재료.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 계면활성제를 포함하는 레지스트 패턴 후막화 재료.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 계면활성제가 비이온성 계면활성제, 양이온성 계면활성제, 음이온성 계면활성제, 및 양쪽성 계면활성제로부터 선택되는 1종 이상인 레지스트 패턴 후막화 재료.
  20. 제19항에 있어서, 비이온성 계면활성제가 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌 알킬에테르 화합물, 폴리옥시에틸렌 알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄 지방산 에스테르 화합물, 글리세린 지방산 에스테르 화합물, 1급 알코올 에톡실레이트 화합물, 페놀 에톡실레이트 화합물, 알콕실레이트계 계면활성제, 지방산 에스테르계 계면활성제, 아미드계 계면활성제, 알코올계 계면활성제 및 에틸렌디아민계 계면활성제로부터 선택되고, 양이온성 계면활성제가 알킬 양이온계 계면활성제, 아미드형 4급 양이온계 계면활성제 및 에스테르형 4급 양이온계 계면활성제로부터 선택되며, 양쪽성 계면활성제가 아민옥시드계 계면활성제 및 베타인계 계면활성제로부터 선택되는 레지스트 패턴 후막화 재료.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서, 유기 용제를 포함하는 레지스트 패턴 후막화 재료.
  22. 제21항에 있어서, 유기 용제가 알코올계 용제, 쇄상 에스테르계 용제, 환상 에스테르계 용제, 케톤계 용제, 쇄상 에테르계 용제 및 환상 에테르계 용제로부터 선택되는 1종 이상인 레지스트 패턴 후막화 재료.
  23. 후막화 전의 레지스트 패턴 상에 표층을 포함하며, 동일 조건하에서의 이 표층의 에칭 속도(nm/s)와 상기 후막화 전의 레지스트 패턴의 에칭 속도(nm/s)의 비(후막화 전의 레지스트 패턴/표층)가 1.1 이상인 것을 특징으로 하는 레지스트 패턴.
  24. 제23항에 있어서, 표층이 환상 구조 함유 화합물을 포함하는 레지스트 패턴.
  25. 제23항 또는 제24항에 있어서, 환상 구조 함유 화합물의 함유량이 표층에서부터 내부를 향하여 점차 감소하는 레지스트 패턴.
  26. 제23 내지 제25항 중 어느 한 항에 있어서, 후막화 전의 레지스트 패턴을 형성한 후, 이 후막화 전의 레지스트 패턴의 표면을 피복하도록 제1항 내지 제22항 중 어느 한 항에 기재된 레지스트 패턴 후막화 재료를 도포하여 이루어지는 레지스트 패턴.
  27. 후막화 전의 레지스트 패턴을 형성한 후, 이 후막화 전의 레지스트 패턴의표면을 피복하도록 제1항 내지 제22항 중 어느 한 항에 기재된 레지스트 패턴 후막화 재료를 도포하는 것을 특징으로 하는 레지스트 패턴의 제조 방법.
  28. 제27항에 있어서, 레지스트 패턴 후막화 재료의 도포 후, 이 레지스트 패턴 후막화 재료의 현상 처리를 행하는 레지스트 패턴의 제조 방법.
  29. 제28항에 있어서, 현상 처리가 순수한 물을 사용하여 행해지는 레지스트 패턴의 제조 방법.
  30. 제27항 내지 제29항 중 어느 한 항에 있어서, 후막화 전의 레지스트 패턴 상에 표층을 포함하며, 동일 조건하에서의 이 표층의 에칭 속도(nm/s)와 상기 레지스트 패턴의 에칭 속도(nm/s)의 비(후막화 전의 레지스트 패턴/표층)가 1.1 이상인 레지스트 패턴의 제조 방법.
  31. 제30항에 있어서, 표층이 환상 구조 함유 화합물 및 환상 구조를 일부에 갖는 수지 중 적어도 어느 하나를 함유하는 레지스트 패턴의 제조 방법.
  32. 제30항 또는 제31항에 있어서, 환상 구조 함유 화합물 및 환상 구조를 일부에 갖는 수지 중 적어도 어느 하나의 함유량이 표층에서부터 내부를 향하여 점차 감소하는 레지스트 패턴의 제조 방법.
  33. 제23항 내지 제26항에 기재된 레지스트 패턴을 사용하여 형성한 패턴을 적어도 포함하는 것을 특징으로 하는 반도체 장치.
  34. 하지층 상에 후막화 전의 레지스트 패턴을 형성한 후, 이 후막화 전의 레지스트 패턴의 표면을 피복하도록 제1항 내지 제22항에 기재된 레지스트 패턴 후막화 재료를 도포함으로써 상기 후막화 전의 레지스트 패턴을 후막화하는 레지스트 패턴 형성 공정과, 이 후막화된 레지스트 패턴을 마스크로서 에칭에 의해 상기 하지층을 패터닝하는 패터닝 공정을 포함하는 반도체 장치의 제조 방법.
  35. 제34항에 있어서, 후막화 전의 레지스트 패턴이 ArF 레지스트로 형성된 반도체 장치의 제조 방법.
  36. 제35항에 있어서, ArF 레지스트가 지환족계 관능기를 측쇄에 갖는 아크릴계 레지스트, 시클로올레핀-말레산 무수물계 레지스트 및 시클로올레핀계 레지스트로부터 선택되는 1종 이상인 반도체 장치의 제조 방법.
  37. 제34항 내지 제36항 중 어느 한 항에 있어서, 레지스트 패턴 형성 공정 전에, 후막화 전의 레지스트 패턴 표면에 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌 알킬에테르 화합물, 폴리옥시에틸렌 알킬에테르 화합물,폴리옥시에틸렌 유도체 화합물, 소르비탄 지방산 에스테르 화합물, 글리세린 지방산 에스테르 화합물, 1급 알코올 에톡실레이트 화합물 및 페놀 에톡실레이트 화합물로부터 선택되는 1종 이상인 비이온성 계면활성제를 도포하는 계면활성제 도포 공정을 포함하는 반도체 장치의 제조 방법.
KR1020020074280A 2001-11-27 2002-11-27 레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법 KR100760113B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00361505 2001-11-27
JP2001361505 2001-11-27
KR1020020017642 2002-03-30
KR20020017642 2002-03-30
JPJP-P-2002-00139317 2002-05-14
JP2002139317 2002-05-14
JPJP-P-2002-00328931 2002-11-12
JP2002328931A JP4316222B2 (ja) 2001-11-27 2002-11-12 レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20030043756A true KR20030043756A (ko) 2003-06-02
KR100760113B1 KR100760113B1 (ko) 2007-09-18

Family

ID=37421632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020074280A KR100760113B1 (ko) 2001-11-27 2002-11-27 레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100760113B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060016498A (ko) * 2004-08-18 2006-02-22 삼성전자주식회사 슬러리 조성물, 이의 제조 방법 및 이를 이용한 가공물의연마방법
US7501224B2 (en) 2007-02-08 2009-03-10 Samsung Electronics Co., Ltd. Compositions for use in forming a pattern and methods of forming a pattern
WO2016006864A1 (ko) * 2014-07-09 2016-01-14 동우 화인켐 주식회사 후막 패턴 구조 및 그의 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895269B2 (ja) 2002-12-09 2007-03-22 富士通株式会社 レジストパターンの形成方法並びに半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3812622B2 (ja) * 1999-09-17 2006-08-23 信越化学工業株式会社 レジスト材料及びパターン形成方法
KR100499304B1 (ko) * 2000-03-21 2005-07-04 신에쓰 가가꾸 고교 가부시끼가이샤 레지스트 재료 및 패턴 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060016498A (ko) * 2004-08-18 2006-02-22 삼성전자주식회사 슬러리 조성물, 이의 제조 방법 및 이를 이용한 가공물의연마방법
US7501224B2 (en) 2007-02-08 2009-03-10 Samsung Electronics Co., Ltd. Compositions for use in forming a pattern and methods of forming a pattern
WO2016006864A1 (ko) * 2014-07-09 2016-01-14 동우 화인켐 주식회사 후막 패턴 구조 및 그의 형성 방법
US10152183B2 (en) 2014-07-09 2018-12-11 Dongwoo Fine-Chem Co., Ltd. Thick-film pattern structure and method of forming the same

Also Published As

Publication number Publication date
KR100760113B1 (ko) 2007-09-18

Similar Documents

Publication Publication Date Title
KR100941040B1 (ko) 레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법
KR101225301B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴 및 그 제조방법, 반도체 장치 및 그 제조 방법
KR101125412B1 (ko) 레지스트 패턴 후육화 재료
US7744768B2 (en) Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
KR101013474B1 (ko) 레지스트 패턴 두께 증대화 재료, 레지스트 패턴의 제조방법 및 반도체 장치의 제조 방법
US7550248B2 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
JP4316222B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
KR100711743B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴 형성 방법, 및반도체 장치의 제조 방법
JP4490228B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
EP1315043A1 (en) Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
KR100760113B1 (ko) 레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법
JP4409524B2 (ja) レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法
JP4440285B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP4417191B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP4447569B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP4402068B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12