KR20030037430A - 막 센서 유닛 및 그 제조 방법 - Google Patents

Abstract

본 발명은 적어도 하나의 센서용 센서 소자 구조물을 형성하기 위해, 평면 막(8), 및 상기 막 아래에서 열 분리를 위한 절연 웰(10)이 형성되는, 반도체 재료 지지체(2)를 가진 막 센서 유닛(1)의 제조 방법에 관한 것이다. 본 발명의 과제는 막 센서 어레이에도 적합한 막 센서의 제조를 간소화하는 것이다. 상기 과제는 반도체 재료로 이루어진 지지체(2)가 센서 소자 구조물을 한정하는 예정된 영역에서 주변 반도체 재료와는 다르게 도핑되며, 상기 도핑이 이루지지 않은 영역들 사이의 반도체 재료 세그먼트로부터 다공성 반도체 재료가 형성되고, 다공화된 반도체 재료 아래 웰 영역(10) 및 센서 소자 구조물의 일부에 있는 반도체 재료가 제거되거나 및/또는 다공화됨으로써 해결된다. 본 발명은 또한 상기 방법에 따라 제조된 막 센서 유닛에 관한 것이다.

Description

막 센서 유닛 및 그 제조 방법{Membrane Sensor Unit And Method For Manufacturing The Same}

본 발명은 청구항 1 및 7의 전제부에 따른 막 센서 유닛의 제조 방법 및 막 센서 유닛에 관한 것이다.

반도체 재료 지지체를 가진 막 센서 유닛의 제조 방법에서 센서 소자 구조물을 형성하기 위해 적어도 하나의 평면 막, 및 상기 막 아래에서 막의 열 절연을 위한 절연 웰이 제공되는 것은 이미 공지되어 있다. 막 센서 유닛이 다수의 평면 막 영역을 포함하면, 상기 막 영역들은 막 및 스트립의 래터럴 주변 보다 현저히 높은 열전도성을 가진 재료로 이루어진 스트립에 의해 규칙적으로 서로 분리된다.

현재 시판 중인 막 센서는 대개 박막으로 구현된다. 이것을 위해, 층 시스템이 10 nm 내지 수 마이크로미터의 두께로 지지체 기판 상에 퇴적된 후, 지지체 기판이 예정된 영역에서 제거됨으로써, 지지되지 않는 막 영역이 얻어진다. 이 경우, 지지되지 않는 막의 배치에 의해 주변 지지체 기판과 열 분리되는 센서 소자가 막 센터에 장착되며, 이것은 열 및 흐름 센서에 대해 적합하다.

막의 노출을 위한 상이한 2가지 방법이 있다:

1. 표면 마이크로메카닉(OMM): 여기서는 일반적으로 희생층이 사용되며, 상기 희생층은 막 퇴적 전에 지지체 기판의 앞면 상에 제공된다. 희생층은 나중에 막 내의 분리 개구를 통해 센서의 앞면으로부터 제거됨으로써, 지지되지 않는 구조물이 생긴다. 상기 표면 마이크로메카닉 방법은 별도의 희생층의 필수성으로 인해 비교적 복잡하다.

2. 벌크 마이크로메카닉: 여기서는 막이 지지체 기판 후면의 에칭에 의해 노출된다. 즉, 예컨대 웨이퍼의 전체 두께를 통해 개구가 에칭된다.

많은 용도에서, 센서 어레이(그루핑)가 필요하다. 이것을 위해, 다수의 동일한 센서가 서로 인접하게 선형으로 또는 2차원으로 배치된다. 열 센서가 다루어지면, 이것은 히트 싱크에 의해 서로 분리됨으로써, 측정 신호의 공간적 분해가 가능해져야 한다.

히트 싱크의 제조를 위한 여러 가지 방법이 있다. 종종 양호한 열 전도성 재료로 이루어진 하나의 층이 막의 표면에 퇴적되고 구조화됨으로써, 양호한 열전도성 재료의 남은 구조물이 히트 싱크로서 사용된다.

그러나, 상기 막이 상술한 바와 같이 벌크 마이크로메카닉 공정에 의해 노출됨으로써, 개별 막 영역 사이에 벌크 재료로 이루어진 스트립이 남을 수 있다. 벌크 마이크로메카닉 막 센서에서는 통상적으로 예컨대 KOH(칼륨하이드록사이드)에 의한 이방성 에칭 공정에 의해 후면의 막이 노출된다. 여기서는, 에칭이 그 이방성에도 불구하고 기판의 후면에서 고유의 막 구조물에 필요한 것 보다 큰 장소를 필요로 한다. 이로 인해, 상기 공정에 의해 집적도가 제한된다.

본 발명의 과제는 막 센서의 제조를 비용 및 집적도 면에서 개선하는 것이다.

상기 과제는 청구항 1 및 청구항 7의 특징에 의해 해결된다.

본 발명은 적어도 하나의 센서용 센서 소자 구조물을 형성하기 위해, 평면 막, 및 상기 막 아래에서 열 분리를 위한 절연 웰이 형성되는, 반도체 재료 지지체를 가진 막 센서 유닛의 제조 방법에 관한 것이다. 본 발명에서 막이라는 용어는 지지되지 않는 층 뿐만 아니라, 가장 간단한 경우 비교적 양호한 절연 재료로 이루어진 절연 웰 영역 위에 배치된 층도 의미한다. 본 발명의 핵심은 반도체 재료로 이루어진 지지체가 센서 구조물을 한정하는 예정된 영역에서 주변 반도체 재료와 다르게 도핑되며, 상기 도핑이 이루어지지 않은 영역들 사이의 반도체 재료 세그먼트로부터 다공성 반도체 재료가 형성되고, 다공화된 반도체 재료 및 센서 소자 구조물의 일부 아래 웰 영역의 반도체 재료가 제거되거나 및/또는 다공화된다는 것이다. 상기 조치에서는 매우 큰 표면을 가진 다공성 반도체 재료가 벌크 반도체 재료 보다 현저히 낮은 열 전도성을 갖는다는 사실이 이용된다. 따라서, 막 내부의 다공화되지 않은 반도체 재료 세그먼트가 래터럴 방향으로 막 재료에 의해 열 절연된다. 하부로 상기 반도체 영역의 절연은 절연 웰 영역에 의해 이루어진다. 이것은 공동부 또는 다공화된 반도체 재료 자체로 형성될 수 있다. 본 발명에 따른 조치에 의해 열전 소자를 형성하기 위한 제 2 재료층을 제외하고 막 센서 유닛이 완전히 반도체 지지체 재료로 형성될 수 있다. 이것은 제조 공정을 간소화하고 제조 비용을 감소시킨다.

막 센서 구조물의 폭은 도핑 공정 및 에칭 공정에 의해 간단히 제어될 수 있기 때문에, 특히 열전 소자의 열기전력이 쉽게 설정될 수 있다.

다공성 반도체, 예컨대 다공성 실리콘의 제조시 일반적으로 하이드로플루오릭 산과 실리콘의 사이의 전기 화학적 반응이 이용된다. 이 반응에서, 실리콘에 스폰지형 구조물이 형성된다. 이것을 위해, 실리콘-반도체 지지체(일반적으로 실리콘 웨이퍼)는 하이드로플루오릭산 전해질에 대해 양극 극성을 가져야 한다. 예컨대 하이드로플루오릭산/에탄올로 이루어진 혼합물 중에서 실리콘의 전기 화학적 에칭(양극화)에 의해, 다공성 실리콘이 부분적인 에칭에 의해 일정 깊이로 형성된다. 실리콘의 에칭을 위해, 전류를 흐르게함으로써 주어지는 실리콘과 전해실 사이의 경계면에 정공이 필요하다. 전류 밀도가 임계 전류 밀도(j_KRIT) 보다 작으면, 정공이 전계의 인가에 의해 표면에 있는 홈으로 확산된다. 상기 홈 내에서 적합한 에칭이 일어난다. 예컨대, p-도핑된 실리콘에서, 홈 들 사이의 영역은 최소 두께까지, 양자 효과에 의해 정공이 더 이상 상기 영역 내로 침투할 수 없고 에칭 공정이 중단될 때까지 래터럴 에칭된다. 이로 인해, 실리콘과 에칭된 다공으로 이루어진 스폰지형 골격 구조물이 형성된다. 골격 구조물의 형성시 다공 피크의 영역에서만 에칭 공정이 일어나기 때문에, 이미 에칭된 실리콘의 스폰지 구조물은 남는다. 따라서, 이미 에칭된 영역에서 다공의 크기도 거의 변동되지 않는다. 다공 크기는 하이드로플루오릭산 중의 HF-농도, 도핑 및 전류 밀도에 의존하며, 수 나노미터 내지 수십 나노미터 일 수 있다. 마찬가지로 다공도는 약 10% 내지 90% 이상의 범위로 설정될 수 있다.

다공성 실리콘의 제조를 위해, 상이하게 도핑된 기판이 사용될 수 있다. 통상적으로, 상이한 도핑 농도를 가진 p-도핑된 웨이퍼가 사용된다. 도핑에 의해 다공성 실리콘 내부의 구조가 결정될 수 있다.

다공성 실리콘의 국부적 제조를 위해 p- 및 n-도핑된 실리콘이 매우 상이한 에칭 특성을 갖는다는 사실을 이용한다. p-도핑된 실리콘에 다공성 실리콘을 형성할 수 있는 조건 하에서, n-도핑된 실리콘에 다공성 실리콘을 형성하는 것은 불가능하거나 매우 작은 범위로만 가능하다. 따라서, 센서 소자 구조물을 규정하기 위해, p-도핑된 기판의 표면에 있는 하나의 층이 n-도핑될 수 있다(이온 주입 또는확산). 다공성 실리콘은 전기 화학적 에칭시 p-도핑된 영역에만 형성된다. 다공성 실리콘의 형성은 n-도핑된 층의 두께에 매칭될 수 있다. 따라서, n-도핑된 영역들 사이에 다공화된 실리콘 층이 배치된 구조물이 얻어진다.

본 발명의 특히 적합한 실시예에서, 다공화된 반도체 재료는 절연 웰 영역의 형성 후에 산화된다. 이로 인해, 다공화된 구조물의 열 전도성이 더욱 감소된다.

본 발명의 특히 적합한 실시예에서, 다공성의, 산화된 반도체 재료의 형성 전에 의도적으로 상이하게 도핑된 영역에 보호층이 제공된다. 예컨대, 실리콘 웨이퍼에서 n-도핑된 실리콘이 n-도핑된 영역을 보호하는 질화 실리콘 층으로 부가로 코팅된다.

적합하게는 상기 패시베이션층이 다공성, 경우에 따라 산화된 반도체 재료의 형성 후에 제거된다.

절연 웰 영역은 공동부의 형태로 또는 고다공성 재료로 형성될 수 있다.

본 발명의 또 다른 매우 적합한 실시예에서, 다공화된 그리고 경우에 따라 산화된 반도체 재료 내부에서 도핑이 이루어지지 않은 반도체 영역, 즉 반도체 구조물을 형성하는 영역, 다시 말하면, 다공화된 재료에 인접하지만 그 자체가 다공성을 갖지는 않은 반도체 영역에 열전 소자의 형성을 위해 알루미늄과 같은 재료 층이 제공된다. 다공화된 그리고 경우에 따라 산화된 반도체 재료 사이에 배치된 반도체 재료 영역으로 이루어진 열전 소자는, 특히 다공성의 그리고 경우에 따라 산화된 반도체 재료의 형성시 도핑이 이루어지지 않은 반도체 영역이 패시베이션 층에 의해 보호되는 경우에, 부가 층의 간단한 제공에 의해 형성될 수 있다. 패시베이션 층의 제거 후에, 열전 소자의 형성을 위한 소정 반도체 표면(예컨대 산화막의 손상 없이)이 제공된다. 예컨대, 상술한 바와 같이 n-도핑된 실리콘이 질화 실리콘 층에 의해 보호된다. 질화 실리콘 층의 제거 후에 알루미늄 층의 제공에 의해 열전 소자가 형성될 수 있다.

본 발명은 또한 적어도 하나의 센서용 센서 소자 구조물의 형성을 위해 막 및 상기 막 하부에 배치된, 상기 막의 열 절연을 위한 절연 웰을 포함하는, 반도체 재료로 이루어진 지지체를 가진 막 센서 유닛에 관한 것이다. 막 센서 유닛의 중요한 관점은 막이 다공화된 그리고 경우에 따라 산화된 반도체 재료로 이루어진 반도체 재료 세그먼트를 포함한다는 것이다. 이로 인해, 열전 소자의 비교적 양호한 열 절연이 이루어지는 막 센서 유닛의 매우 간단한 구성이 가능해진다.

다공성을 갖지 않은 산화된 반도체 영역이 막 내에 배치되고, 상기 반도체 영역이 열전 소자용 스트립 도체 또는 열전 레그로서 사용될 수 있으면, 구성이 더욱 간소화된다. 상술한 바와 같이, 상기 구성에서 열전 소자는 적합한 구조를 가진 부가의 층의 직접 제공에 의해 간단히 형성될 수 있다.

열전 소자로서 사용하기 위해, 막 하부의 절연 웰이 적합하게는 공동부로서 형성된다. 이와는 달리, 흐름 센서로서 사용하기 위해서는 절연 웰이 고다공성 반도체 재료로 형성된다.

다공성 반도체 재료의 정확한 형성에 의해 그리고 남은 반도체 재료 영역에 의해, 특히 상술한 방법으로, 높은 집적도를 가지며 개별 막 센서 유닛의 양호한 분리를 보장하는 막 센서 어레이가 구성될 수 있다.

도 1a 내지 도 1c는 다공성 실리콘 막을 가진 막 센서의 제조시 상이한 제조 단계에서의 실리콘 지지체의 단면도.

도 2는 다공성 실리콘 막 및 그 아래 놓인 절연, 다공성 웰 영역을 가진 막 센서의 단면도.

도 3은 막 센서 어레이의 평면도.

*도면의 주요 부분에 대한 부호의 설명*

1: 막 센서 유닛 2: 반도체 재료 지지체

3, 4: 센서 소자 구조물 5: 반도체 재료

6: 보호층 7, 10: 웰 영역

8: 막 9: 재료 층

이하, 본 발명의 실시예를 첨부한 도면을 참고로 구체적으로 설명한다.

도 1a 내지 도 1c는 p-도핑된 실리콘 웨이퍼(2)상에 막 센서(1)의 형성을 도시한 단면도이다.

제 1 단계에서, 예컨대 이온 주입에 의해 n-도핑된 영역(3, 4)이 형성된다. 상기 영역들은 나중에 스트립 도체 및 열전 레그 또는 센서 에지로 사용된다(도 1a 참조).

영역(3, 4) 사이의 실리콘 기판(2)의 p(적합하게는 ≒ 0.02 Ω㎝)-도핑된 영역은 다공화되고 미세 다공성 영역(5)(예컨대 10 내지 65% 다공도; 층 두께 ≒ 1 내지 10 ㎛ 또는 그 이상; 전류 밀도 ≒ 1 내지 50 mA/㎠; HF-농도 ≒ 15 내지 40%). 용도에 따라 영역(5)의 다공도가 설정된다(열 분리를 위한 높은 다공도 > 55%). 영역(5)의 내부에는 열전 레그로서 사용되는 n-도핑된 영역(3)이 놓인다. 다공성 영역(5)의 형성 전에 n-도핑된 영역(3, 4)에 다공화 공정을 위한 보호층으로서 질화 실리콘 층(6)이 제공된다. 질화 실리콘 층(6)은 다공화 후에 다시 제거된다. 그리고 나서, 다공성 영역을 통해 적합한 방법에 의해 영역(3, 5) 하부에 공동부(7)가 형성된다.

상기 에칭 단계는 영역(5)의 다공을 통한 실리콘 기상 에칭에 의해 또는 마찬가지로 영역(5)의 다공을 통한 일렉트로 폴리싱(예컨대, HF-농도 2 내지 20%; 전류 밀도 > 50 mA/㎠)에 의해 이루어진다.

에칭 공정이 등방성이기 때문에, 래터럴 방향으로도 p-도핑된 반도체 재료의에칭이 이루어진다. 따라서, 도 1c에 개략적으로 도시된 연속하는 공동부(7)가 n-도핑된 영역(3)의 완전한 "언더 에칭"에 의해 그리고 n-도핑된 영역(4)의 부분적인 "언더 에칭"에 의해 형성된다. 따라서, 공동부(7)는 막(8)을 형성하는 영역(3, 4) 및 (5)에 의해 커버링된다.

미세 다공성 영역(5)을 안정화하고 그 열 전도성을 더욱 감소시키기 위해, 상기 영역이 부가로 산화될 수 있다.

부분적으로 다공성인 막(8)의 장기간 안정성을 향상시키기 위해, 상기 막은 CVD(화학 기상 증착)-커버층에 의해 밀봉될 수 있다(도시되지 않음). 상응하는 언더 에칭을 가진 공동부(7)의 형성 전후에 열전 소자에 부가로 필요한 구조물, 특히 제 2 열전 레그가 형성된다.

온도 및 흐름 센서(3)를 위해 예컨대 n-도핑된 실리콘 영역(3)상에 알루미늄 또는 p-도핑된 폴리 실리콘으로 이루어진 열전 레그(9)가 배치된다.

특히 흐름 센서(도 2 참조)에서 막 하부의 웰 영역(10)에서 반도체 재료가 다공화되고 산화될 수 있다. 적합하게는 나노다공성 실리콘 영역이 다공성 영역(5)을 통한 적합한 에칭 공정에 의해 형성된다. 이 경우에는 다공도가 비교적 높게(> 60%) 세팅됨으로써, 남아있는 실리콘의 양이 최소화되지만, 충분한 안정성이 보장된다. 그리고 나서, 웰 영역(10)내에 이렇게 형성된 다공성 실리콘이 산화됨으로써, 비교적 양호한 열 전도성 실리콘이 낮은 열전도성을 가진 다공성 산화 실리콘으로 변환된다. 개별 재료의 열 전도성은 하기와 같을 수 있다:

실리콘 ≒ 150 W/Km

산화 실리콘 1.4 W/Km

나노-다공화된 실리콘 1 내지 2 W/Km

산화된 다공화된 실리콘 0.3 내지 1.4 W/Km

반도체 지지체(2) 방향으로 양호한 열 절연을 얻기 위해, 웰 영역(10)의 두께가 가급적 크게 선택된다(예컨대 50 내지 150㎛).

CVD-(화학 기상 증착) 또는 스퍼터-층의 제공 및 구조화(습식 화학적 또는 물리적/건식 화학적)에 의해, 제 2 열전 소자를 형성하는, 막(8) 및 특히 다공성 영역(5) 및 열전 레그(9)의 밀봉을 위한 커버층이 형성될 수 있다.

단결정 실리콘의 비교적 양호한 열전도성으로 인해, n- 또는 p-도핑된 실리콘 영역이 센서 어레이(12)의 개별 픽셀(11)을 열 분리하기 위해 사용된다(도 3 참조).

상기 분리는 특히 고집적 센서 어레이에서, 개별 픽셀(11) 하의 열적 크로스토크를 방지하기 위해 사용된다.

상술한 방법에 따라 막(8) 및 그 아래 놓인 웰 영역(7, 10)의 형성시 필요한 히트 싱크(13)가 동시에 형성될 수 있다. 따라서, 본 발명에 따른 조치에 의해 특히 고집적 센서 어레이가 구성될 수 있다.

본 발명에 의해 막 센서의 제조 비용 및 집적도가 향상된다.

Claims (11)

1. 적어도 하나의 센서용 센서 소자 구조물을 형성하기 위해, 평면 막(8), 및 상기 막(8) 아래 열 분리를 위한 절연 웰(7, 10)이 형성되는, 반도체 재료 지지체(2)를 가진 막 센서 유닛(1) 제조 방법에 있어서,

   반도체 재료로 이루어진 지지체(2)가 센서 구조물(3, 4)을 한정하는 예정된 영역에서 주변 반도체 재료와 다르게 도핑되며, 상기 도핑이 이루어지지 않은 영역(3, 4)들 사이의 반도체 재료 세그먼트로부터 다공성 반도체 재료(5)가 형성되고, 다공화된 반도체 재료 및 센서 소자 구조물(3, 4)의 일부 아래 웰 영역(7, 10)의 반도체 재료가 제거되거나 및/또는 다공화되는 것을 특징으로 하는 막 센서 유닛 제조 방법.
2. 제 1 항에 있어서, 상기 다공화된 반도체 재료(5)는 절연 웰 영역(7, 10)의 형성 후에 산화되는 것을 특징으로 하는 방법.
3. 제 1 항 또는 제 2 항에 있어서, 상기 의도적으로 상이하게 도핑된 영역(3, 4)에 다공성 반도체 재료의 형성 전에 보호층(6)이 제공되는 것을 특징으로 하는 방법.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 웰 영역(7)은 다공성막 세그먼트를 통해 에칭에 의해 제거되는 것을 특징으로 하는 방법.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 웰 영역(7)은 다공성 막 세그먼트를 통해 다공화 및 경우에 따라 산화되는 것을 특징으로 하는 방법.
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 다공화된 그리고 경우에 따라 산화된 반도체 재료(5) 내부에서 도핑이 이루어지지 않은 반도체 영역(3, 4) 즉, 센서 소자 구조물을 형성하는 영역에 열전 소자의 형성을 위해 재료층(9)이 제공되어 구조화되는 것을 특징으로 하는 방법.
7. 적어도 하나의 센서용 센서 소자 구조물의 형성을 위해 막(8) 및 상기 막(8) 하부에 배치된, 상기 막(8)의 열 절연을 위한 절연 웰(7, 10)을 포함하는, 반도체 재료로 이루어진 지지체(2)를 가진 막 센서 유닛에 있어서,

   상기 막(8)은, 다공화된 그리고 경우에 따라 산화된 반도체 재료로 이루어진 반도체 재료 세그먼트(5)를 포함하는 것을 특징으로 하는 막 센서 유닛.
8. 제 7 항에 있어서, 상기 막(8)은 스트립 도체를 형성하기 위해 비다공성 반도체 영역(3, 4)이 배치되는 것을 특징으로 하는 막 센서 유닛.
9. 제 7 항 또는 제 8 항에 있어서, 상기 절연 웰은 공동부(7)로서 형성되는 것을 특징으로 하는 막 센서 유닛.
10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 웰 영역(10)은 고다공성 반도체 재료를 포함하는 것을 특징으로 하는 막 센서 유닛.
11. 제 7 항 내지 제 10 항 중 어느 한 항에 따른 다수의 막 센서 유닛(1)을 포함하는 막 센서 어레이.