KR20030035326A - 중앙처리장치와 주변 장치간의 버스 인터페이스 회로 - Google Patents

Abstract

본 발명은 중앙처리장치와 주변 장치간의 향상된 버스 인터페이스 회로에 관한 것이다.

그러므로, 본 발명은 중앙처리장치의 칩 셀렉트 신호를 출력 인에이블 신호로 인가받아 주변 장치로 어드레스와 칩 셀렉트 신호와 리드/라이트 신호를 인가하는 제1버퍼와; 상기 중앙처리장치의 리드/라이트 신호를 출력 인에이블 신호로 인가받아 상기 주변 장치와 데이터를 주고받는 제2버퍼를 적어도 구비한다.

따라서, 본 발명은 중앙처리장치와 멀리 떨어져 있는 장치로 가는 버스 인터페이스를 장치를 억세스하는 순간에만 인에이블시켜서 악영향을 미칠 수 있는 소지를 최소화할 수 있다.

Description

중앙처리장치와 주변 장치간의 버스 인터페이스 회로{Circuit for Interfacing bus between Central Process Unit and Peripheral Device}

본 발명은 중앙처리장치와 주변 장치간의 인터페이스 장치에 관한 것으로, 특히 중앙처리장치와 주변 장치간의 버스 인터페이스(bus interface) 장치에 관한 것이다.

통상적으로 중앙처리장치(Central Process Unit:CPU)는 도 1에 도시된 것과같이 메모리(Memory)나 기타 집적 회로(Integrated Circuit)들과 같이 수많은 주변 장치(Peripheral Device)와 어드레스(Address), 데이터(Data), 제어(Control) 신호를 서로 공유하는 버스로 연결된다. 이때 억세스(access)할 장치가 상당히 멀리 떨어져 있는 경우 신호간의 전기적 특성에 좋지 않은 방향으로 영향을 줄 수 있다. 이러한 경우 종래에는 멀리 떨어져 있는 장치로 버스 인터페이스를 장치와 억세스하는 순간에만 인에이블시켜서 악영향을 미칠 수 있는 소지를 최소화한 방법이다.

도 2는 중앙처리장치가 메모리를 읽을 때의 타이밍(timming)도를 나타내는 것이다.

중앙처리장치가 주변 장치를 억세스하기 위해서 어드레스와 데이터와 제어 신호를 주어야 하므로 도 1 및 도 2를 참조하여 구체적으로 리드/라이트가 가능한 메모리(1)를 억세스하는 경우를 예로 들어 설명한다.

먼저 중앙처리장치(10)는 메모리(1)에게 억세스를 하겠다는 정보를 칩 셀렉트(Chip Select:CS)란 신호(S1)를 통해 전달한다. 그리고, 중앙처리장치(10)는 뒤에 억세스하려는 어드레스(S2)를 주고, 리드(Read:RD) 신호(S4)와 출력 인에이블(Output Enable) 신호(S3)를 준다. 그러면, 일정 시간이 지난 후에 메모리(1)는 해당 어드레스에 있는 데이터(S5)를 출력하고, 중앙처리장치(10)는 이를 읽어 가게 된다.

그런데, 여기서 사용자가 임의대로 타이밍을 설정해서 사용할 수 있는 것은 아니다. 메모리를 제조하는 제조사들이 메모리가 안정적으로 정상 동작하기 위해 필요한 적절한 신호간의 타이밍도 및 각 신호의 라이징/폴링타이밍(rising/falling timming), 입력/출력 임피던스와 같은 전기적 특성을 제시해 준다.

따라서, 사용자는 이러한 전기적 스펙(Spec)에 맞도록 시스템을 설계 구성해야 한다. 이와 같이, 메모리만을 예로 들어 설명하긴 했지만 기타 다른 소자 및 집적 회로들의 레지스터들을 억세스하거나 프로그래밍 로직 디바이스(Programming Logic Device:PLD)나 필드 프로그래밍어블 게이트 어레이(Field Programmable Gate Array:FPGA)처럼 사용자가 프로그래밍하여 쓸 수 있는 소자들에게도 모두 해당된다.

이처럼 종래 중앙처리장치는 여러 주변 장치와 접속시키기 위해 버스로 연결할 때 사용자들은 장치들을 서로 가까이 위치시켜 버스가 길어짐으로써 생길 수 있는 노이즈 면역(Noise Immunity) 문제나 타이밍 왜곡을 최소화하려고 한다.

그러나, 버스가 장치 위치상 어쩔 수 없이 길어지는 경우나 커넥터들을 타고 다른 보드로 연결되어 가는 경우 설계할 때 고려했던 전기적 신호 특성이 의도와 다르게 왜곡되기도 한다. 그리고, 노이즈에 대한 내성이 취약해지기도 하여 정상적인 동작을 보장할 수 없는 상황이 발생할 수도 있다. 이런 문제들은 중앙처리장치의 속도가 고속화되어 버스에 실리는 신호들도 같이 고속화될 때 더 많은 문제점을 발생시킬 수 있다.

따라서 본 발명의 목적은 중앙처리장치와 주변 장치간 버스 인터페이스를 향상시키는 회로를 제공함에 있다.

본 발명의 다른 목적은 중앙처리장치와 멀리 떨어져 있는 장치로 가는 버스 인터페이스를 장치를 억세스하는 순간에만 인에이블시켜서 악영향을 미칠 수 있는 소지를 최소화하는 회로를 제공함에 있다.

이러한 목적들을 달성하기 위한 본 발명은 중앙처리장치의 칩 셀렉트 신호를 출력 인에이블 신호로 인가받아 주변 장치로 어드레스와 칩 셀렉트 신호와 리드/라이트 신호를 인가하는 제1버퍼와; 상기 중앙처리장치의 리드/라이트 신호를 출력 인에이블 신호로 인가받아 상기 주변 장치와 데이터를 주고받는 제2버퍼를 적어도 구비하는 것을 특징으로 한다.

도 1은 일반적인 중앙처리장치와 주변 장치간의 연결 상태를 나타내는 도면.

도 2는 일반적인 메모리 리드 타이밍을 나타내는 도면.

도 3은 본 발명에 따른 중앙처리장치와 주변 장치간의 연결 상태를 나타내는 도면.

도 4는 본 발명의 실시예에 따른 중앙처리장치와 주변 장치간의 연결 장치의 구성도.

이하 본 발명을 첨부된 도면들을 참조하여 상세히 설명한다.

도 3은 본 발명에 따른 중앙처리장치와 주변 장치들간의 연결 상태를 나타낸다.

도 1 및 도 3을 비교하면, 본 발명은 종래와 달리 중앙처리장치(10)와 주변 장치들(1~4, 110~130)간의 버스 인터페이스 중간에 버퍼(300)를 삽입한 것이다.

도 3 및 도 4를 참조하면, 버퍼(300)는 제어 신호 2개와 각각 8개의 A포트와 B포트를 가지고 있다. 제어 신호로는 출력 인에이블(Output Enable:OE) 신호와 방향(Direction:DIR) 신호가 있다. 방향 신호는 신호의 방향이 A포트에서 B포트인지 또는 B포트에서 A포트인지를 결정하는 신호이다. 예를 들어, 방향 신호는 하이 상태일 경우에 A포트 -> B포트 방향이고, 로우 상태일 경우에 B포트 -> A포트 방향이다. 출력 인에이블 신호는 출력 포트의 값이 유효하다는 것을 나타내주는 액티브 로우(Active Low) 신호로서 하이값을 가지면 포트값들은 하이 임피던스(High Impedance: High-Z)값을 가진다. 버퍼(300)는 출력을 하이 임피던스 상태로 하면, 버퍼의 입력단 부분쪽을 전기적으로 아무것도 없는 오픈 상태로 간주할 수 있다. 본 발명에 따른 버퍼(300)는 커넥터 너머에 있는 보드의 집적 회로인 필드 프로그래밍어블 게이트 어레이를 억세스할 때만 버스를 열고, 억세스하지 않을 때에는 버스를 닫으려 하는 것이다.

즉, 본 발명은 중앙처리장치와 주변 장치간을 연결할 때 커넥터를 통과하면서 버스가 길게 연결되어 가는 부담을 없애기 위해서 버퍼(300)를 더 추가한 것이다. 그러므로, 본 발명은 버퍼(300)를 닫으면 커넥터 너머로 존재하는 버스를 무시할 수 있기 때문에 중앙처리장치와 주변 장치가 많이 있는 보드내에서의 버스를 안정적으로 동작시킬 수 있다.

또한, 본 발명은 커넥터로 연결된 보드의 필드 프로그래밍어블 게이트 어레이를 억세스하려고 버퍼(300)를 열어 버스가 연결하여도 프린트 회로 보드(Print Circuit Board:PCB)의 패턴(Pattern)으로만 연결했을 때보다 중간에 버퍼(300)가 더 있기 때문에 패턴이 서로 분리되는 효과도 얻을 수 있다.

도 4는 본 발명의 실시예에 따른 중앙처리장치와 주변 장치간의 버스 인터페이스 회로를 나타내는 것으로, 중앙처리장치(10)의 칩 셀렉트(CS) 신호를 출력 인에이블(OE) 신호로 인가받아 주변 장치(400)로 어드레스(Address)와 칩 셀렉트(CS)신호와 리드/라이트(R/W) 신호를 인가하는 제1버퍼(410)와; 중앙처리장치(10)의 리드/라이트(R/W) 신호를 출력 인에이블(0E) 신호로 인가받아 주변 장치(400)와 데이터를 주고받는 제2버퍼(420)로 구성된다.

도 4를 참조하면, 본 발명은 프로그램을 해서 사용할 수 있는 주변 장치(400)에 중앙처리장치(10)가 버스를 통해 제어해야 하는 몇 개의 레지스터(Register)가 설계되어 있다. 이들 레지스터들(410, 420)은 메모리들과 유사하게 어드레스와 데이터와 제어 신호인 칩 선택(Chip Select :CS)과 리드/라이트(Read/Write :R/W) 신호를 사용하여 억세스하도록 설계되어 있다. 리드/라이트 신호는 예를 들면, 로우 신호(0)일 때 리드를 의미하고, 하이 신호(1)일 때 라이트를 의미한다.

또한, 본 발명에서는 버퍼(410, 420)를 제어하기 위해서 위의 신호이외에 또 다른 제어 신호를 이용할 수도 있지만 시스템의 복잡도만을 높이게 되어 버스에 이미 존재하는 신호를 이용하여 설계한다.

본 발명에 따른 버퍼(410, 420)의 출력 인에이블(Output Enable:OE) 신호는 버스의 칩 셀렉트(Chip Select:CS) 신호와 연결되도록 설계한다. 왜냐하면, 칩 셀렉트 신호는 중앙처리장치(10)가 주변 장치들을 억세스할 때 가장 먼저 구동하는 신호이고, 리드나 라이트하는 버스 사이클(Bus Cycle)이 종료된 후에 최종적으로 니게이션(Negation)되는 신호이므로 적당하다.

본 발명에 따른 버퍼(410, 420)의 방향 신호는 리드/라이트 신호와 연결되도록 설계한다. 버스에 존재하는 신호는 크게 2부류로 나눌 수 있는데 하나는 어드레스와 제어 신호로 중앙처리장치(10)가 주변 장치(400)들에게 일방적으로 주기만 하는 신호이고, 다른 하나는 데이터 신호로 중앙처리장치(10)가 주변 장치(400)에게 전송할 수도 있고, 주변 장치들로부터 수신할 수도 있는 신호이다. 그러므로, 리드 버스 사이클과 라이트 버스 사이클에 따라 버퍼(410, 420)의 신호 방향을 결정해 주어야 하는데 버스에서는 리드/라이트 신호가 리드인지 라이트인지를 알려주는 신호이므로 적당하다.

우선, 중앙처리장치(10)는 리드 사이클일 때 칩 셀렉트 신호를 먼저 내서 버퍼(410, 420)의 출력을 인에이블시키고, 차례로 어드레스와 제어 신호를 리드/라이트 신호를 '0'으로 구동시킨다. 그러면, 데이터 신호의 방향은 주변 장치(400)에서 중앙처리장치(10)쪽으로 열리고, 중앙처리장치(10)는 데이터를 읽어갈 수 있다.

한편, 중앙처리장치(10)는 라이트할 때 칩 셀렉트 신호를 먼저 내서 버퍼(410, 420)의 출력을 인에이블시키고, 리드/라이트 신호를 '1'로 구동시킨다. 그러면, 데이터 신호의 방향이 중앙처리장치(10)에서 주변 장치(400)쪽으로 열리게 된다.

상술한 바와 같이 본 발명은 중앙처리장치와 멀리 떨어져 있는 장치로 가는 버스 인터페이스를 장치를 억세스하는 순간에만 인에이블시켜서 악영향을 미칠 수 있는 소지를 최소화할 수 있다. 즉, 본 발명은 중앙처리장치와 주변 장치간의 버스 선이 길어지거나 커넥터등을 타고 다른 보드들로 넘어 가면서 생길 수 있는 버스의전기적 특성들의 왜곡을 최소화할 수 있다.

또한, 본 발명은 중앙처리장치와 주변 장치가 많이 있는 보드내에서 버스를 안정적으로 동작시킬 수 있는 이점이 있다. 즉, 본 발명은 중앙처리장치와 주변 장치간에 상대적으로 취약했던 버스 부분을 버퍼를 통해 막음으로써 보다 안정적으로 버스 동작을 기대할 수 있다.

게다가, 본 발명은 본 발명은 커넥터로 연결된 보드의 필드 프로그래밍어블 게이트 어레이를 억세스하려고 버퍼를 열어 버스가 연결하여도 프린트 회로 보드의 패턴으로만 연결했을 때보다 중간에 버퍼가 더 있기 때문에 패턴이 서로 분리되는 효과도 얻을 수 있다.

Claims (1)

1. 중앙처리장치와 주변 장치간의 버스 인터페이스 회로에 있어서,

   상기 중앙처리장치의 칩 셀렉트 신호를 출력 인에이블 신호로 인가받아 상기 주변 장치로 어드레스와 칩 셀렉트 신호와 리드/라이트 신호를 인가하는 제1버퍼와;

   상기 중앙처리장치의 리드/라이트 신호를 출력 인에이블 신호로 인가받아 상기 주변 장치와 데이터를 주고받는 제2버퍼를 적어도 구비하는 것을 특징으로 하는 버스 인터페이스 회로.