KR20030034932A - 탄성파소자의 패키지 및 그의 패키징 방법 - Google Patents

탄성파소자의 패키지 및 그의 패키징 방법 Download PDF

Info

Publication number
KR20030034932A
KR20030034932A KR1020010066757A KR20010066757A KR20030034932A KR 20030034932 A KR20030034932 A KR 20030034932A KR 1020010066757 A KR1020010066757 A KR 1020010066757A KR 20010066757 A KR20010066757 A KR 20010066757A KR 20030034932 A KR20030034932 A KR 20030034932A
Authority
KR
South Korea
Prior art keywords
air gap
temperature compensation
wafer
compensation film
gap pattern
Prior art date
Application number
KR1020010066757A
Other languages
English (en)
Inventor
전병영
Original Assignee
전병영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전병영 filed Critical 전병영
Priority to KR1020010066757A priority Critical patent/KR20030034932A/ko
Publication of KR20030034932A publication Critical patent/KR20030034932A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0504—Holders or supports for bulk acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 탄성파소자의 반사효율 저하를 억제시키고, 산화막과 수분 등의 외부에 노출됨에 따른 소자 특성 저하를 억제하도록 한 탄성파소자의 패키지 및 그의 패키징 방법을 제공하기 위한 것으로, 본 발명의 탄성파소자의 패키지는 웨이퍼의 일면 및 타면에 형성된 대칭형 제1에어갭패턴과 제2에어갭패턴, 상기 제1에어갭패턴의 표면에 형성된 제3실리콘산화막, 상기 제3실리콘산화막상에 형성된 탄성파소자, 상기 제1에어갭패턴을 덮어 에어갭을 이루며 상기 에어갭을 오픈시키는 창을 갖는 제1폴리아미드층과 제4실리콘산화막의 격층박막, 및 상기 에어갭과 창을 외부와 차단시키면서 상기 격층박막상에 형성된 제2폴리아미드층을 포함하여 구성된다.

Description

탄성파소자의 패키지 및 그의 패키징 방법{PACKAGE FOR ACOUSTIC WAVE DEVICE AND METHOD OF PACKAGING THE SAME}
본 발명은 탄성파소자의 제조 방법에 관한 것으로, 특히 탄성파소자의 패키징 방법에 관한 것이다.
최근 들어, 반도체 부품은 소형화 및 경량화와 더불어 하나의 모듈이 여러 가지 기능을 수행할 수 있는 모듈의 개발을 요구하고 있다. 이러한 기술적 요구는 반도체 공정을 이용한 부품 및 모듈의 개발하게 요구하고 있다. 또한 현재 대부분의 부품 및 모듈에 대해서 반도체 공정을 이용하여 개발 양산되고 있다.
그러나 이러한 반도체 부품의 경우 마그네트론스퍼터(Magnetron Sputter) 장비 및 화학기상증착장치(Chemical Vapor Deposition), 증발증착장치(Evaporation Deposition) 등의 장치를 이용한 박막 형태로 증착되므로 대기 중의 산소와 결합하여 산화막의 형성 및 수분, 그 이외의 오염 물질에 의해 소자 특성의 저하를 유발시킨다.
특히, 반도체 박막을 이용한 부품, 예컨대 FBAR(Film Bulk Acoustic Resonator), FTAR(Film Trans Acoustic Resonator) , SAW(Surface Acoustic Wave) 등의 탄성파 소자(Acoustic wave device)는, 박막의 특성상 주위의 온도 변화에 따라 박막의 특성이 변화되어 중심 주파수의 천이 및 손실의 증가를 발생시킨다.
이러한 문제점을 극복하기 위해 압전소자의 패키징 구현 기술의 중요성이 부가되고 있다.
통상적으로 탄성파 소자는 브래그반사기(Brag reflector)형, 에어갭(Air gap)형, 멤브레인(Membrane)형 등이 적용되고 있다.
먼저 브래그반사기형은, 도 1에 도시된 바와 같이, 음향파(Acoustic wave)에 대해 공기막과 같은 효과를 나타내기 위한 방법으로, 웨이퍼(11)상에 음향 임피던스(acoustic impedence)차가 큰 두 종류의 반사층(실리콘산화막과 텅스텐)(12a, 12b)을 격층으로 증착, 브래그 반사를 유발시켜 음파에너지가 전극층 사이에 모이도록 해 공진이 발생토록 하는 방식이다.
한편, 탄성파 소자는 반사층상에 형성된다.
그러나, 브래그반사기형은, 각각의 반사층을 다층으로 적층하여 형성해야 하므로 전반적인 제조 공정의 소요 시간이 매우 길고 공정상에도 반사 특성 제어가 어려운 문제점이 있다.
또한, 온도 변화에 대한 손실 및 주파수 천이에 대해 극복하기 어렵다.
그리고, 에어갭형은, 도 2에 도시된 바와 같이, 웨이퍼(21)의 양면(상면, 하면)에 실리콘산화막(22a,22b)을 형성한 후, 웨이퍼(21)의 하면에 형성된 실리콘산화막(22b)을 식각하고 연속해서 웨이퍼(21)의 상면에 형성된 실리콘산화막(22a)에서 식각이 멈추도록 웨이퍼(21)를 식각하여 에어갭(23)을 형성한다.
다음으로, 웨이퍼(21)의 상면의 실리콘산화막(22a)상에 압전층을 구비하는 탄성파 소자를 형성한다.
상술한 에어갭형은, 소자 구현이 용이하며 실리콘산화막(22a,22b)을 이용하므로 온도 보상 특성이 가능하나 후속 패키징 공정시 웨이퍼와 에폭시(Epoxy) 사이에 기계적 결합 상수가 낮아 접합 부분이 떨어지기 쉽다.
이러한 특성을 극복하기 위해 웨이퍼와 에폭시 사이에 버퍼막이 필요하며, 버퍼막과 에폭시 사이에도 기계적 결합 계수를 높이기 위한 제 2의 버퍼막을 필요로 하는 단점이 있다.
마지막으로, 멤브레인형은, 도 3에 도시된 바와 같이, 웨이퍼(31)상에 실리콘산화막(32)을 증착한 후 식각 용액을 이용하여 웨이퍼를 소정 깊이만큼 식각하므로써 에어갭(33)을 구현하는 방식이다.
그러나, 전체적인 웨이퍼 식각 공정이 이루어지지 않기 때문에 에어갭 두께가 균일하지 않고 이로 인해 소자의 수율이 매우 낮아 실제 생산에 적용되지 못하고 있다.
더욱이, 상술한 종래기술들은 에폭시(epoxy)를 이용한 몰딩(molding)으로 밀봉 패키지되는데, 이러한 에폭시 몰딩전 탄성파 소자가 대기중에 노출되기 때문에 산화막에 의한 소자 특성의 저하가 발생되고, 수분에 의한 손실 또는 기능상실이 초래된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 탄성파소자의 반사효율 저하를 억제시키는데 적합한 탄성파소자의 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 산화막과 수분 등의 외부에 노출됨에 따른 소자 특성 저하를 억제하는데 적합한 탄성파소자의 패키지 및 그의 패키징 방법을 제공하는데 있다.
도 1은 종래기술의 멤브레인법에 의한 탄성파소자를 도시한 도면,
도 2는 종래기술의 브래그반사법에 의한 탄성파소자를 도시한 도면,
도 3은 종래기술의 에어갭법에 의한 탄성파소자를 도시한 도면,
도 4는 본 발명의 실시예에 따른 탄성파소자의 패키지를 도시한 도면,
도 5a 내지 도 5h는 본 발명의 실시예에 따른 탄성파소자의 패키징 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
41 : 웨이퍼 42a : 제1실리콘산화막
42b : 제2실리콘산화막 45 : 제1에어갭패턴
46 : 제3실리콘산화막 49 : 제2에어갭패턴
50 : 탄성파소자 51a : 에어갭
52 : 제1폴리아미드층 52a : 창
53 : 제4실리콘산화막 53a : 창
55 : 제2폴리아미드층
상기 목적을 달성하기 위한 본 발명의 탄성파소자의 패키지는 웨이퍼의 일면 및 타면에 형성된 대칭형 제1에어갭패턴과 제2에어갭패턴, 상기 제1에어갭패턴의 표면에 형성된 제3실리콘산화막, 상기 제3실리콘산화막상에 형성된 탄성파소자, 상기 제1에어갭패턴을 덮어 에어갭을 이루며 상기 에어갭을 오픈시키는 창을 갖는 제1폴리아미드층과 제4실리콘산화막의 격층박막, 및 상기 에어갭과 창을 외부와 차단시키면서 상기 격층박막상에 형성된 제2폴리아미드층을 포함하여 이루어짐을 특징으로 한다.
그리고, 본 발명의 탄성파소자의 제조 방법은 웨이퍼의 일면을 선택적으로 식각하여 제1에어갭패턴을 형성하는 단계, 상기 제1에어갭패턴의 표면에 제1온도보상막을 형성하는 단계, 상기 제1온도보상막을 식각정지막으로 하고 상기 웨이퍼의 타면을 선택적으로 식각하여 상기 제1에어갭패턴에 대칭되는 제2에어갭패턴을 형성하는 단계, 및 상기 제1에어갭패턴상의 상기 제1온도보상막상에 압전소자를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
그리고, 본 발명의 탄성파소자의 패키징 방법은 웨이퍼의 양면을 선택적으로 식각하여 일측 에어갭패턴상에 제1온도보상막이 개재된 대칭형 에어갭패턴을 형성하는 단계, 상기 제1온도보상막상에 탄성파소자를 형성하는 단계, 상기 탄성파소자가 형성된 상기 일측 에어갭패턴을 희생층으로 매립시키는 단계, 상기 희생층상에 제1폴리아미드층과 제2온도보상막을 차례로 형성하는 단계, 상기 상기 제2온도보상막과 상기 제1폴리아미드층을 선택적으로 식각하여 상기 희생층의 소정 부분을 노출시키는 제1창을 형성하는 단계, 상기 제1창에 의해 노출된 상기 희생층을 선택적으로 제거하여 에어갭을 형성하는 단계, 및 상기 에어갭 및 상기 제1창을 외부와 차단시키는 제2폴리아미드층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명의 탄성파소자의 패키징 방법은 웨이퍼의 일면을 선택적으로 식각하여 제1에어갭패턴을 형성하는 단계, 상기 제1에어갭패턴의 표면에 제1온도보상막을 형성하는 단계, 상기 제1온도보상막을 식각정지막으로 하고 상기 웨이퍼의 타면을 선택적으로 식각하여 상기 제1에어갭패턴에 대칭되는 제2에어갭패턴을 형성하는 단계, 상기 제1에어갭패턴상의 상기 제1온도보상막상에 탄성파소자를 형성하는 단계, 상기 탄성파소자가 형성된 상기 제1에어갭패턴을 희생층으로 매립시키는 단계, 상기 희생층상에 제1폴리아미드층과 제2온도보상막을 순차적으로 형성하는 단계, 상기 제2온도보상막과 상기 제1폴리아미드층을 선택적으로 식각하여 상기 희생층의 소정 부분을 노출시키는 창을 형성하는 단계, 상기 창에 의해 노출된 상기 희생층을 선택적으로 제거하여 에어갭을 형성하는 단계, 및 상기 웨이퍼를 회전시키면서 상기 에어갭 및 상기 창을 외부와 차단시키는 제2폴리아미드층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 탄성파소자의 패키지를 도시한 도면이다.
도 4에 도시된 바와 같이, 웨이퍼(41), 웨이퍼(41)의 일면 및 타면에 형성된 대칭형 제1에어갭패턴(45)과 제2에어갭패턴(49), 제1에어갭패턴(45)의 표면에 형성된 제3실리콘산화막(46), 제3실리콘산화막(46)상에 형성된 탄성파소자(50), 제1에어갭패턴(45)을 덮어 에어갭(51a)을 이루며 에어갭(51a)을 오픈시키는 창(52a,53a)을 갖는 제1폴리아미드층(52)과 제4실리콘산화막(53)의 격층박막, 에어갭(51a)과 창(52a,53a)을 외부와 차단시키면서 격층박막상에 형성된 제2폴리아미드층(55)으로 구성된다.
그리고, 웨이퍼(41)의 일면상에 제1실리콘산화막(42a)이 형성되고, 웨이퍼(41)의 타면상에 제2실리콘산화막(42b)이 형성된다.
여기서, 제1,2,3 및 제4실리콘산화막(42a, 42b, 46, 53)은 탄성파소자가 외부온도 변화로부터 공진 주파수 변동을 방지하기 위한 온도보상막으로 작용한다.
도 5a 내지 도 5h는 본 발명의 실시예에 따른 탄성파소자의 패키징 방법을 도시한 공정 단면도이다.
도 5a에 도시된 바와 같이, 양면 폴리싱된 웨이퍼(41)의 양면에 실리콘산화막(SiO2)(42a, 42b)을 20㎛∼30㎛의 두께로 증착하는데, 웨이퍼(41)의 상면에 형성된 실리콘산화막을 제1실리콘산화막(42a)이라 하고 웨이퍼(41)의 하면에 형성된 실리콘산화막을 제2실리콘산화막(42b)이라 약칭한다.
이때, 제1 및 제2실리콘산화막(42a, 42b)의 경우 탄성파 소자의 구현 과정 중 탄성파 소자를 유지하기 위한 교각의 상판 역할 및 에어갭(Air Gap) 구현을 위한 용도 이외에 온도 변화에 따른 탄성파 소자의 주파수 천이 및 손실의 발생을 방지하기 위한 온도 보상용 박막으로 사용된다.
다음으로, 웨이퍼(41)의 양면 즉, 제1 및 제2실리콘산화막(42a, 42b)상에 동일한 두께로 감광막(Photoresist)(43)을 도포한 다음, 제2실리콘산화막(42b)상의 감광막만 선택적으로 패터닝하여 제1감광막패턴(44)을 형성한다.
여기서, 제1감광막패턴(44)은 웨이퍼(41)를 식각하기 위한 식각마스크로서, 양면 폴리싱된 웨이퍼(41)의 (111) 방향으로 결정성장시킨 면을 노출시킨다. 이와 같이 웨이퍼(41)의 (111)방향을 노출시키는 이유는 웨이퍼(41)의 식각 공정 중 웨이퍼(41)의 결정 성장 방향에 따라 식각되는 각도가 다르기 때문이다.
한편, 제1감광막패턴(44)은 웨이퍼(41)의 양면이 아닌 웨이퍼(41)의 하면에만 형성할 수 있다.
다음으로, 제1감광막패턴(44)을 식각마스크로 하고 BOE(Buffered Oxide Etchant) 용액을 사용하여 제2실리콘산화막(42b)의 노출된 부분을 식각한 다음, 제2실리콘산화막(42b)의 부분 식각으로 노출된 웨이퍼(41)를 소정 깊이로 식각하여제1에어갭패턴(45)을 형성한다.
이 때, 식각제(etchant)로는 KOH용액을 사용하며, 제1에어갭패턴(45)은 탄성파소자의 에어갭으로서 식각 시간 및 식각 온도의 조절을 통해 그 두께가 조절되며, 바람직하게, 웨이퍼(41)를 54.7°의 각도로 식각하여 형성된다.
도 5b에 도시된 바와 같이, 제1감광막패턴(44) 및 감광막(43)을 제거한 후, 스퍼터(Sputter) 및 화학기상증착(CVD) 장치를 이용하여 제1에어갭패턴(45)의 표면에 제3실리콘산화막(46)을 20㎛∼30㎛의 두께로 증착한다.
다음으로, 감광막(47)을 웨이퍼(41) 양면에 도포한 후 제1에어갭패턴(46)이 형성된 웨이퍼(41)의 반대편, 즉 웨이퍼(41)의 상면에 형성된 제1실리콘산화막(42a)상에 도포된 감광막(47)을 선택적으로 패터닝하여 제2감광막패턴(48)을 형성한다.
여기서, 제2감광막패턴(48)은 제1감광막패턴(44)와 동일한 크기를 갖는데, 이는 제1에어갭패턴(45)과 동일한 폭 및 깊이를 갖는 제2에어갭패턴을 형성하기 위함이다.
도 5c에 도시된 바와 같이, 제2감광막패턴(48)을 식각마스크로 하고 BOE 용액을 사용하여 제1실리콘산화막(42a)을 식각하고, 연속해서 KOH용액을 이용하여 제1실리콘산화막(42a) 식각후 드러난 웨이퍼(41)의 상면을 식각하되 제3실리콘산화막(46)의 표면이 노출될때까지 식각하여 제3실리콘산화막(46)을 사이에 두고 제1에어갭패턴(45)에 대칭되는 제2에어갭패턴(49)을 형성한다.
그리고, 제2감광막패턴(48) 및 감광막(47)을 제거한다.
전술한 공정들을 진행하면, 에어갭 구조의 웨이퍼(41) 가공이 이루어지게 되며, 에어갭 구조의 웨이퍼 가공 공정이 이루어지면 에어갭 상단에 탄성파소자(50)를 제조하고 외부와의 차단을 위해 패키징을 실시한다. 이 경우 탄성파 소자(50)가 박막 형태로 제조되기 때문에 산화막 및 오염 물질에 의한 성능의 저하를 방지하기 위해 진공 패키징을 실시한다.
도 5d에 도시된 바와 같이, 탄성파소자(50)의 제조 공정이 완료된 웨이퍼(41), 특히 제2실리콘산화막(42a) 및 제3실리콘산화막(46)상에 후속 에어갭을 형성하기 위해 제거되는 희생층(51)을 스핀코팅법(spin coating)으로 형성한 후, 선택적으로 제거하여 제1에어갭패턴(45)에만 희생층(51)을 잔류시킨다.
이 때 잔류하는 희생층(51)의 두께는 스핀 코터(Spin coater)의 회전 속도로 조절 가능하며, 제2실리콘산화막(42b)과 높이는 같지 않아도 된다. 그러나 높이가 너무 차이가 나면 패키징시 단차피복성(step coverage)이 나빠지는 발생되는 문제가 있다.
다음으로, 희생층(51)을 포함한 제2실리콘산화막(42b)상에 액체 상태의 제1폴리아미드층(52)을 형성한 후, 제1폴리아미드층(52)상에 제4실리콘산화막(53)을 형성한다.
이 때, 제1폴리아미드층(52)상에 제4실리콘산화막(53)을 형성하는 이유는, 희생층(51) 제거를 위해 제1폴리아미드층(52)의 일부분을 제거해야 되는데 감광막을 이용하여 제1폴리아미드층(52)을 식각하는 경우에는 일부분의 선택적 식각이 어려워 제4실리콘산화막(53)을 하드마스크(hardmask)로 이용한다.
결국, 제1폴리아미드층(52)을 선택적으로 식각하기 위한 하드마스크로서 제4실리콘산화막(53)을 20∼30㎛의 두께로 증착하므로써 제1폴리아미드층(52)의 부분식각을 가능하게 함과 동시에 제4실리콘산화막(53)에 의한 온도 보상 효과를 얻을 수 있다.
다음으로, 제4실리콘산화막(53)상에 감광막을 도포한 후 감광막을 선택적으로 제거하여 창(window)(54a)을 갖는 제3감광막패턴(54)을 형성한다. 이 때, 제3감광막패턴(54)의 창(54a)은 20㎛×20㎛의 크기를 갖는다.
도 5e에 도시된 바와 같이, 제3감광막패턴(54)의 창(54a)에 의해 노출된 제4실리콘산화막(53)의 일부분을 BOE용액으로 제거하여 제3감광막패턴(54)의 창(54a)과 동일한 크기의 제4실리콘산화막(53)의 창(53a)을 형성한 후, 제3감광막패턴(54)을 제거한다.
도 5f에 도시된 바와 같이, 창(53a)이 형성된 제4실리콘산화막(53)을 식각마스크로 하고 유기성 이소프로필 알코올(IPA)을 사용하여 제1폴리아미드층(52)을 선택적으로 제거하여 제4실리콘산화막(53)의 창(53a)과 동일한 크기의 제1폴리아미드층(52)의 창(52a)을 형성한다.
도 5g에 도시된 바와 같이, 제1폴리아미드층(52)의 창(52a)이 형성된 웨이퍼(41)를 아세톤(aceton)에 담근다. 이 때, 아세톤에 담겨진 희생층(51)은 일정 시간이 경과후에 식각되어 제거되고, 희생층(51)이 제거된 곳에 에어갭(51a)이 형성된다.
도 5h에 도시된 바와 같이, 에어갭(51a) 및 창(52a, 53a)을 외부로부터 차단시키기 위해 스핀 코터위에 웨이퍼(41)를 올려놓고 회전시키면서 제2폴리아미드층(55)을 형성시킨다.
이 때, 회전시키면서 제2폴리아미드층(55)을 형성하는 이유는, 제2폴리아미드층(55)이 창(52a,53a)을 통해 에어갭(51a)로 유입이 되는 것을 방지하기 위함이다.
상술한 바와 같은 실시예에 의하면, 희생층과 웨이퍼 상면에 제1폴리아미드층을 형성하므로써 웨이퍼와 제1폴리아미드층 사이에 에어갭을 형성하여 음향파의 반사효율이 브래그반사층보다 좋다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 에어갭 두께의 평준화를 가지게 되므로 탄성파소자의 반사효율을 증대시시키고 반사층의 공정 시간을 단축시켜 양산 수율을 높일 수 있는 효과가 있다.
그리고, 탄성파소자의 대기중 노출을 방지하므로써 산화막에 의한 소자특성 저하 및 수분에 의한 손실 또는 기능 상실을 방지하여 탄성파소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (15)

  1. 웨이퍼의 일면 및 타면에 형성된 대칭형 제1에어갭패턴과 제2에어갭패턴;
    상기 제1에어갭패턴의 표면에 형성된 제3실리콘산화막,
    상기 제3실리콘산화막상에 형성된 탄성파소자;
    상기 제1에어갭패턴을 덮어 에어갭을 이루며 상기 에어갭을 오픈시키는 창을 갖는 제1폴리아미드층과 제4실리콘산화막의 격층박막; 및
    상기 에어갭과 창을 외부와 차단시키면서 상기 격층박막상에 형성된 제2폴리아미드층
    을 포함하여 이루어짐을 특징으로 하는 탄성파소자의 패키지.
  2. 제 1 항에 있어서,
    상기 웨이퍼의 일면상에 형성된 제1실리콘산화막과 상기 웨이퍼의 타면상에 형성된 제2실리콘산화막을 더 포함함을 특징으로 하는 탄성파소자의 패키지.
  3. 웨이퍼의 일면을 선택적으로 식각하여 제1에어갭패턴을 형성하는 단계;
    상기 제1에어갭패턴의 표면에 제1온도보상막을 형성하는 단계;
    상기 제1온도보상막을 식각정지막으로 하고 상기 웨이퍼의 타면을 선택적으로 식각하여 상기 제1에어갭패턴에 대칭되는 제2에어갭패턴을 형성하는 단계; 및
    상기 제1에어갭패턴상의 상기 제1온도보상막상에 압전소자를 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄성파소자의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제1에어갭패턴을 형성하는 단계는,
    상기 웨이퍼의 양면에 제2온도보상막을 형성하는 단계;
    상기 제2온도보상막 중 상기 웨이퍼의 일면상에 제1마스크층을 형성하는 단계;
    상기 제1마스크층을 식각마스크로 하여 상기 제2온도보상막을 식각하는 단계; 및
    상기 제2온도보상막 식각후 노출된 상기 웨이퍼의 일면을 식각하는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄성파소자의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제1 및 제2온도보상막은 실리콘산화막인 것을 특징으로 하는 탄성파소자의 제조 방법.
  6. 제 3 항에 있어서,
    상기 제2에어갭패턴을 형성하는 단계는,
    상기 웨이퍼의 타면상에 제3온도보상막을 형성하는 단계;
    상기 제3온도보상막상에 제2마스크층을 형성하는 단계;
    상기 제2마스크층을 식각마스크로 하여 상기 제3온도보상막을 식각하는 단계; 및
    상기 제3온도보상막 식각후 노출된 상기 웨이퍼의 타면을 식각하는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄성파소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제3온도보상막은 실리콘산화막인 것을 특징으로 하는 탄성파소자의 제조 방법.
  8. 제 3 항에 있어서,
    상기 제1에어갭패턴 및 상기 제2에어갭패턴은 상기 웨이퍼의 결정성장면에 대해 54.7°기울어짐을 특징으로 하는 탄성파소자의 제조 방법.
  9. 웨이퍼의 양면을 선택적으로 식각하여 일측 에어갭패턴상에 제1온도보상막이 개재된 대칭형 에어갭패턴을 형성하는 단계;
    상기 제1온도보상막상에 탄성파소자를 형성하는 단계;
    상기 탄성파소자가 형성된 상기 일측 에어갭패턴을 희생층으로 매립시키는 단계;
    상기 희생층상에 제1폴리아미드층과 제2온도보상막을 차례로 형성하는 단계;
    상기 상기 제2온도보상막과 상기 제1폴리아미드층을 선택적으로 식각하여 상기 희생층의 소정 부분을 노출시키는 제1창을 형성하는 단계;
    상기 제1창에 의해 노출된 상기 희생층을 선택적으로 제거하여 에어갭을 형성하는 단계; 및
    상기 에어갭 및 상기 제1창을 외부와 차단시키는 제2폴리아미드층을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄성파소자의 패키징 방법.
  10. 제 9 항에 있어서,
    상기 대칭형 에어갭패턴을 형성하는 단계는,
    상기 웨이퍼의 양면상에 제3온도보상막을 형성하는 단계;
    상기 웨이퍼의 양면중 일면에 형성된 상기 제3온도보상막을 선택적으로 식각하는 단계;
    상기 제3온도보상막 식각후 노출된 상기 웨이퍼의 일면을 소정깊이로 식각하여 제1에어갭패턴을 형성하는 단계;
    상기 제1에어갭패턴상에 상기 제1온도보상막을 형성하는 단계
    상기 웨이퍼의 양면 중 타면에 형성된 상기 제3온도보상막을 선택적으로 식각하는 단계; 및
    상기 제3온도보상막 식각후 노출된 상기 웨이퍼의 타면을 상기 제1온도보상막이 노출될때까지 식각하여 상기 제1에어갭패턴에 대칭되는 제2에어갭패턴을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄성파소자의 패키징 방법.
  11. 제 10 항에 있어서,
    상기 제1온도보상막과 상기 제3온도보상막은 실리콘산화막인 것을 특징으로 하는 탄성파소자의 패키징 방법.
  12. 제 9 항에 있어서,
    상기 제1창을 형성하는 단계는,
    상기 제2온도보상막상에 제2창을 갖는 감광막을 형성하는 단계;
    상기 제2온도보상막 중 상기 감광막의 제2창에 의해 노출된 부분을 식각하여 제3창을 형성하는 단계;
    상기 감광막을 제거하는 단계; 및
    상기 제1폴리아미드층 중 상기 제3창에 의해 노출된 노출된 부분을 식각하여제4창을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄성파소자의 패키징 방법.
  13. 제 9 항에 있어서,
    상기 제 2 온도보상막은 실리콘산화막인 것을 특징으로 하는 탄성파소자의 패키징 방법.
  14. 제 9 항에 있어서,
    상기 제2폴리아미드층은 상기 웨이퍼를 회전시키면서 형성되는 것을 특징으로 하는 탄성파소자의 패키징 방법.
  15. 웨이퍼의 일면을 선택적으로 식각하여 제1에어갭패턴을 형성하는 단계;
    상기 제1에어갭패턴의 표면에 제1온도보상막을 형성하는 단계;
    상기 제1온도보상막을 식각정지막으로 하고 상기 웨이퍼의 타면을 선택적으로 식각하여 상기 제1에어갭패턴에 대칭되는 제2에어갭패턴을 형성하는 단계;
    상기 제1에어갭패턴상의 상기 제1온도보상막상에 탄성파소자를 형성하는 단계;
    상기 탄성파소자가 형성된 상기 제1에어갭패턴을 희생층으로 매립시키는 단계;
    상기 희생층상에 제1폴리아미드층과 제2온도보상막을 순차적으로 형성하는 단계;
    상기 제2온도보상막과 상기 제1폴리아미드층을 선택적으로 식각하여 상기 희생층의 소정 부분을 노출시키는 창을 형성하는 단계;
    상기 창에 의해 노출된 상기 희생층을 선택적으로 제거하여 에어갭을 형성하는 단계; 및
    상기 웨이퍼를 회전시키면서 상기 에어갭 및 상기 창을 외부와 차단시키는 제2폴리아미드층을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄성파소자의 패키징 방법.
KR1020010066757A 2001-10-29 2001-10-29 탄성파소자의 패키지 및 그의 패키징 방법 KR20030034932A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010066757A KR20030034932A (ko) 2001-10-29 2001-10-29 탄성파소자의 패키지 및 그의 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010066757A KR20030034932A (ko) 2001-10-29 2001-10-29 탄성파소자의 패키지 및 그의 패키징 방법

Publications (1)

Publication Number Publication Date
KR20030034932A true KR20030034932A (ko) 2003-05-09

Family

ID=29566804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010066757A KR20030034932A (ko) 2001-10-29 2001-10-29 탄성파소자의 패키지 및 그의 패키징 방법

Country Status (1)

Country Link
KR (1) KR20030034932A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108965A1 (en) * 2012-01-18 2013-07-25 Samsung Electronics Co., Ltd. Bulk acoustic wave resonator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108965A1 (en) * 2012-01-18 2013-07-25 Samsung Electronics Co., Ltd. Bulk acoustic wave resonator
CN103534943A (zh) * 2012-01-18 2014-01-22 三星电子株式会社 体声波谐振器
US9899593B2 (en) 2012-01-18 2018-02-20 Samsung Electronics Co., Ltd. Bulk acoustic wave resonator
US10991872B2 (en) 2012-01-18 2021-04-27 Samsung Electronics Co., Ltd. Bulk acoustic wave resonator

Similar Documents

Publication Publication Date Title
JP5559411B2 (ja) 音響共振デバイス用の分離方法
KR100243881B1 (ko) 반도체 기판 및 반도체장치의 제조방법
EP1585218B1 (en) Bulk acoustic wave resonator and methods of making the same
US7239067B2 (en) Method of manufacturing a piezoelectric thin film resonator, manufacturing apparatus for a piezoelectric thin film resonator, piezoelectric thin film resonator, and electronic component
KR20050066104A (ko) Ｆｂａｒ 소자 및 그 제조방법
JP2002198758A (ja) ＦＢＡＲ（ＦｉｌｍＢｕｌｋＡｃｏｕｓｔｉｃＲｅｓｏｎａｔｏｒ）素子及びその製造方法
JPH11109184A (ja) 光デバイス実装用基板及び光モジュール
CN111869103A (zh) 用于形成氮化铝层的方法
EP1471636B1 (en) Film bulk acoustic resonator having an air gap and a method for manufacturing the same
US20230223908A1 (en) Single crystal film bulk acoustic resonator, manufacturing method for single crystal film bulk acoustic resonator, and filter
US6657517B2 (en) Multi-frequency thin film resonators
US6794958B2 (en) Method of fabricating a semiconductor device and an apparatus embodying the method
KR20030034932A (ko) 탄성파소자의 패키지 및 그의 패키징 방법
US11130671B2 (en) MEMS device and fabrication method thereof
US6846423B1 (en) Wafer-level seal for non-silicon-based devices
KR100323802B1 (ko) 탄성파 소자의 제조방법 및 그에 따라 형성된 탄성파 소자
CN112919405B (zh) 一种rf mems开关的原位薄膜封装方法
CN111030631B (zh) 声波器件的制作方法及声波器件
WO2004021398A2 (en) Wafer-level seal for non-silicon-based devices
KR100425677B1 (ko) 유전체 공진기 및 그 제조방법
KR100209424B1 (ko) 박막형 광로 조절 장치 어레이의 제조하는 방법
US20040195684A1 (en) Method for making a radio frequency component and component produced thereby
JPH07154179A (ja) 弾性表面波素子の製造方法
KR19980023297A (ko) 박막형 광로 조절 장치의 제조 방법
JPH07154180A (ja) 弾性表面波素子の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination