KR20030034472A - 다이렉트 컨버젼 회로에서의 ｄｃ-오프셋 제거 회로 - Google Patents

다이렉트 컨버젼 회로에서의 ｄｃ-오프셋 제거 회로 Download PDF

Info

Publication number
KR20030034472A
KR20030034472A KR1020010065422A KR20010065422A KR20030034472A KR 20030034472 A KR20030034472 A KR 20030034472A KR 1020010065422 A KR1020010065422 A KR 1020010065422A KR 20010065422 A KR20010065422 A KR 20010065422A KR 20030034472 A KR20030034472 A KR 20030034472A
Authority
KR
South Korea
Prior art keywords
signal
output
offset
pair
direct conversion
Prior art date
Application number
KR1020010065422A
Other languages
English (en)
Other versions
KR100424474B1 (ko
Inventor
곽동훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0065422A priority Critical patent/KR100424474B1/ko
Publication of KR20030034472A publication Critical patent/KR20030034472A/ko
Application granted granted Critical
Publication of KR100424474B1 publication Critical patent/KR100424474B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H04B2001/305—Circuits for homodyne or synchrodyne receivers using dc offset compensation techniques

Abstract

본 발명은 다이렉트 컨버젼시 발생하는 DC 오프셋을 제거하는 회로에 있어서, 다운 컨버젼 후 로우 패스 필터를 통과한 동위상 신호(In phase) 신호와 직교 위상(Quadrature phase) 신호의 합을 구하는 가산기와, 상기 동위상 신호(In phase) 신호와 상기 직교 위상(Quadrature phase) 신호의 차를 구하는 제1 감산기와, 상기 차 신호에 데이터 레이트에 해당하는 사인 신호와 코사인 신호를 각각 곱하여 출력하는 한 쌍의 곱셈기와, 상기 한 쌍의 곱셈기로부터의 출력 신호를 필터링하는 한 쌍의 능동 필터와, 상기 한 쌍의 능동 필터로부터의 출력 신호를 서로 감산하여 신호 성분의 크기를 출력하는 제2 감산기와, 상기 가산기로부터의 출력으로부터 상기 제2 감산기로부터의 출력을 감산하여 DC-오프셋값을 구하는 제3 감산기를 포함한다.

Description

다이렉트 컨버젼 회로에서의 ＤＣ-오프셋 제거 회로{CIRCUIT FOR REMOVING DC-OFFSET IN A DIRECT CONVERSION CIRCUIT}
본 발명은 통신 수신 방식 중 다이렉트 컨버젼(Direct Conversion) (zero-IF) 방식에서 발생하는 DC(Direct Current)-오프셋(offset)을 제거하는 DC-오프셋 제거 회로에 관한 것이다.
현재 다이렉트 컨버젼(zero-IF) 방식을 사용하여 통신하는 경우에는 DC-오프셋이 존재하여 송수신 품질에 큰 영향을 발생한다. 도 1은 기존의 일반적 다이렉트 컨버젼 회로를 나타낸다. 안테나를 통해서 수신된 신호는 표면 탄성파 필터(SAW: Surface Acoustic Wave Filter)(101)와 LNA(Low-Noise Amplifier)(103)를 거쳐서 믹서(107,108)의 RF단으로 입력된다. 또한, 이 믹서의 RF단으로 입력되는 신호와 동일한 주파수를 가진 LO(Local Oscillator) 신호가 VCO(Voltage Controlled Oscillator)(105)를 통해서 믹서(107,108)의 RF단으로 입력된다. 믹서(107,108)는 각각 입력되는 신호들을 결합하여 출력한다.
도 2는 믹서에서 결합되는 신호들의 입력을 도식적으로 나타낸다. 다운 컨버젼(down-conversion)에 사용되는 LO 신호는 수신되는 신호(received signal) 보다 상당히 큰 값을 갖는다. 따라서, 비록 LNA(103)와 믹서(107,108) 사이에 필터를 사용하고 믹서(107,108)의 격리(isolation)가 충분히 크다고 하더라도 결합되는 신호들은 모두 대역 내의 신호들이고 LNA(103)에 의해서 증폭되는 양을 고려하면 DC-오프셋의 발생을 제어하지 못한다는 것을 알 수 있다. 이 경우 원하는 수신 신호의 크기는 DC-오프셋에 의한 크기보다 상대적으로 매우 작게 되므로 AGC(117,118)에 의해서 충분히 증폭되지 못하고 더 나아가 DC-오프셋 신호가 AGC(117,118)를 포화(saturation) 상태에 있게 만든다. 이 경우 감도(sensitivity)에 심한 손실이 발생한다.
현재 사용하는 많은 통신 제품들이 heterodyne conversion 방식을 사용하고 있다. 이는 SAW 필터 등 많은 수의 분리된(discrete) RF 부품을 요구하며 제품 경량화와 단가에 큰 영향을 미친다. 이에 비해 다이렉트 컨버젼 방식은 중간 주파수를 거치치 않고 직접 기저대역(baseband)으로 변환시키기 때문에 LNA부터 복조기(demodulator)까지 원칩(one chip)에 집적할 수 있는 장점이 있다. 기존에 이미 다이렉트 컨버젼 방식이 공지되어 있었지만 이 방식이 상용화되지 못한 가장 큰 이유는 다이렉트 컨버젼 시에 발생하는 DC-오프셋 문제 때문이다.
최근에 들어서 GSM 이나 Bluetooth등에 사용되고 있지만 완전한 제품까지는 상당한 시간이 걸리는 것이 사실이다. DC-오프셋 문제를 피하기 위해 Low-IF나 SDR(software defined radio)등이 이용되고 있지만 이 방식들 또한 기술적 제약이 있는 것은 마찬가지이다. DC-오프셋은 신호의 크기보다 훨씬 크기 때문에 믹서 다음에 오는 증폭기를 비선형 영역에서 동작하게 만든다. 이 때문에 신호의 왜곡이 생기고 충분히 증폭되지 못하므로 통신품질이 저하된다.
따라서, 본 발명의 목적은 다이렉트 컨버젼시 DC-오프셋을 제거하여 통신시 성능을 개선한 DC-오프셋 제거 회로를 제공함에 있다.
본 발명의 다른 목적은 DC-오프셋을 제거한 다이렉트 컨버젼 회로를 비교적 간단한 회로를 이용하여 구성할 수 있도록 하고, 필요에 따라서는 디지털 제어를 이용하여 성능을 향상시킨 DC-오프셋 제거 회로를 제공함에 있다.
상기한 목적을 달성하기 위하여 본 발명은 다이렉트 컨버젼시 발생하는 DC 오프셋을 제거하는 회로에 있어서, 다운 컨버젼 후 로우 패스 필터를 통과한 동위상 신호(In phase) 신호와 직교 위상(Quadrature phase) 신호의 합을 구하는 가산기와, 상기 동위상 신호(In phase) 신호와 상기 직교 위상(Quadrature phase) 신호의 차를 구하는 제1 감산기와, 상기 차 신호에 데이터 레이트에 해당하는 사인 신호와 코사인 신호를 각각 곱하여 출력하는 한 쌍의 곱셈기와, 상기 한 쌍의 곱셈기로부터의 출력 신호를 필터링하는 한 쌍의 능동 필터와, 상기 한 쌍의 능동 필터로부터의 출력 신호를 서로 감산하여 신호 성분의 크기를 출력하는 제2 감산기와, 상기 가산기로부터의 출력으로부터 상기 제2 감산기로부터의 출력을 감산하여 DC-오프셋값을 구하는 제3 감산기를 포함하여 구성함을 특징으로 한다.
도 1은 기존의 일반적 다이렉트 컨버젼 회로를 나타낸 도면,
도 2는 도 1의 다이렉트 컨버젼 회로의 믹서에서 결합되는 신호들의 입력을 도식적으로 나타낸 도면,
도 3은 본 발명의 바람직한 실시예에 따른 다이렉트 컨버젼 회로를 나타낸 도면,
도 4a 및 도 4b는 본 발명에 따른 다이렉트 컨버젼 회로에서 커플링되는 신호들의 입력을 도식적으로 나타내는 도면.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
다이렉트 컨버젼 회로는 안테나를 통해 들어온 신호를 필터를 통해 원하는 대역을 추출하고 이를 믹싱하여 RF에서 기저대역으로 직접 변환시키는 회로이다. 이 다이렉트 컨버젼 회로에서 발생하는 DC-오프셋을 제거하는 제어 회로가 있어야만 원하는 통화품질을 얻을 수 있다.
도 3은 본 발명의 바람직한 실시예에 따른 다이렉트 컨버젼 회로가 도시되어 있다. 이 다이렉트 컨버젼 회로는 기존의 수신기 블록(receiver block)과 DC-오프셋을 제어하는 제어 블록으로 구성된다.
도 3을 참조하면, 안테나를 통해 수신된 신호는 표면 탄성파 필터(SAW: Surface Acoustic Wave Filter)(301)를 통해 LNA(Low-Noise Amplifier)(303)에 입력된다. LNA(303)를 통과한 신호는 I 및 Q 믹서(307,308)를 통해서 LPF(Low Pass filter)(311,312)에 각각 입력되어 I 신호 및 Q 신호로서 각각 출력된다. 이어서 I 신호 및 Q 신호는 LPF(311,312)로부터 출력된 후 가산기(341)와 제1 감산기(342)에 입력된다.
I 신호와 Q 신호는 가산기(341)에서 합해지고, 제1 감산기(342)에서 서로 감산된다. 가산기(341)로부터 출력되는 신호는 지연 소자(343)에 입력되고, 제1 감산기(342)로부터 출력되는 신호는 곱셈기(345,346)에 입력된다. 제1 감산기(342)로부터 출력되는 신호는 신호 성분의 크기에 해당하는 항을 포함한다. 이 제1 감산기(342)로부터 출력되는 신호는 곱셈기(345,346)에서 VCO(349)로부터 출력되는 신호와 각각 곱해진다. VCO(349)로부터 출력되는 신호는 데이터율의 주파수를 갖는다. 곱셈기(345,346)로부터 출력되는 2개의 신호가 LPF(351,352)를 각각 통과하면 I 신호와 Q 신호에 해당하는 항을 각각 포함하게 된다. 이때 사용되는 능동(active) LPF(351,352)는 기저대역 신호만을 추출하고 손실을 보상하기 위한 것이다.
2개의 LPF(351,352)로부터 출력되는 신호는 제2 감산기(355)에서 서로 감산되어 제3 감산기(357)로 출력된다. 또한, 제3 감산기(357)에는 지연 소자(343)로부터 출력되는 신호가 입력된다. 제2 감산기(355)에서 2개의 LPF(351,352)로부터 출력되는 신호를 서로 감산하면, 가산기(341)에서 합해서 출력된 값의 신호 성분의 크기에 해당하는 값을 갖게 된다. 그러므로 제3 감산기(357)는 입력되는 2개의 신호값을 서로 감산하면, 순수하게 결합에 의해 생긴 DC-오프셋값을 구할 수가 있다.
이와 같이 구해진 DC-오프셋값을 메인 경로에서 지연 소자(321,322)에 의해 지연되어 출력되는 I 및 Q 신호로부터 감산기(325,326)에 의해 감산하면 신호의 성분만을 추출해낼 수 있다. 여기에서 커플링되는 양을 α와 β라고 하면 도 4a 및 도 4b에 도시된 바와 같이 나타낼 수 있다.
도 4a 및 도 4b는 커플링되는 신호들의 입력을 도식적으로 나타내는 도면이다. 여기에서, 로컬 오실레이터의 누설을 α로 보고 신호의 누설을 β로 보면 원래의 신호에서 도 4a 및 도 4b에 도시된 만큼이 coupling되는 것이고 도 4a는 In phase의 경우이고 도 4b는 Quadrature phase의 경우이다. 정보(Information) 신호를 In phase인 coskm(t)와 Quadrature phase인 sinkm(t) 라고 하고 S2(t)와 S`2(t)를 계산해보면, In phase의 경우에는 다음 수학식 1이 된다.
여기에서, Wc는 캐리어 주파수이고, 도 3에 도시된 바와 같이 LPF를 통과하게 되면 수학식 2가 된다.
상기 수학식 2에서 첫 번째 항은 LO 누설이고, 마지막 항은 RF 누설에 의한 항이며, 가운데 있는 항은 원하는 신호에 의한 항이다.
한편, Quadrature phase의 경우에는 다음 수학식 3이 된다.
상기 수학식 3을 정리하면 다음 수학식 4가 된다.
상기 In phase의 경우와 마찬가지로 Quadrature phase의 경우에도 첫 번째 항은 LO 누설이고, 마지막 항은 RF 누설에 의한 항이며, 가운데 있는 항은 원하는 신호에 의한 항이다.
도 3에 도시된 바와 같이, I 신호 및 Q 신호가 LPF(311,312)로부터 출력된 후 가산기(341)에서 수학식 5와 같이 S2(t)와 S'2(t)를 합산한다.
그리고 I 신호 및 Q 신호가 LPF(311,312)로부터 출력된 후 감산기(342)에서 수학식 6와 같이 S2(t)에서 S'2(t)를 감산한다.
이와 같이 구해진 S'3(t)를 데이터 레이트에 해당하는 cosωRt와 sinωRt를 도 3의 곱셈기(345,346)에서 각각 곱해주고, 전술한 바와 같이 능동 필터(351,352)를 통과시키면 신호 성분에 해당하는 크기를 구할 수 있다. 이 두 값을 제2 감산기(355)에서 감산하면 신호 성분의 크기를 구할 수 있다. 제2 감산기로부터의 출력을 가산기(341)로부터 지연되어 출력되는 신호로부터 제3 감산기(357)에서 감산하면 커플링에 의해 생긴 DC-오프셋값을 구할 수 있다. 이렇게 함으로써 최종적으로 계산되는 값은 다음 수학식 7이 된다.
이 수학식 7의 값은 커플링에 의해 생기 DC-오프셋값이므로 원래 출력되는신호에서 빼면 DC-오프셋이 제거된 신호 성분을 구할 수 있게 된다. 물론 LPF(351,352) 대신 Power detector를 사용해도 마찬가지 결과를 얻을 수 있게 된다. 이렇게 회로를 구현하면 통신 방식에 상관없이 실시간으로 DC-오프셋을 제거할 수 있게 된다.
전술한 바와 같이, 본 발명에 의하면 다이렉트 컨버젼(Direct conversion) 방식으로 통신 시스템을 설계할 경우에 DC-오프셋을 제거함으로써 성능 향상의 이점을 가져다 줄 수 있게 된다.

Claims (2)

  1. 다이렉트 컨버젼시 발생하는 DC 오프셋을 제거하는 회로에 있어서,
    다운 컨버젼 후 로우 패스 필터를 통과한 동위상 신호(In phase) 신호와 직교 위상(Quadrature phase) 신호의 합을 구하는 가산기와,
    상기 동위상 신호(In phase) 신호와 상기 직교 위상(Quadrature phase) 신호의 차를 구하는 제1 감산기와,
    상기 차 신호에 데이터 레이트에 해당하는 사인 신호와 코사인 신호를 각각 곱하여 출력하는 한 쌍의 곱셈기와,
    상기 한 쌍의 곱셈기로부터의 출력 신호를 필터링하는 한 쌍의 능동 필터와,
    상기 한 쌍의 능동 필터로부터의 출력 신호를 서로 감산하여 신호 성분의 크기를 출력하는 제2 감산기와,
    상기 가산기로부터의 출력으로부터 상기 제2 감산기로부터의 출력을 감산하여 DC-오프셋값을 구하는 제3 감산기를 포함하는 것을 특징으로 하는 DC 오프셋 제거 회로.
  2. 제1항에 있어서, 상기 DC-오프셋값을 상기 다운 컨버젼 후 로우 패스 필터를 통과한 동위상 신호와 직교 위상 신호로부터 각각 감산하여 DC-오프셋이 제거된 신호 성분만을 출력하는 한 쌍의 제4 감산기를 더 포함하는 것을 특징으로 하는 DC오프셋 제거 회로.
KR10-2001-0065422A 2001-10-23 2001-10-23 다이렉트 컨버젼 회로에서의 ｄｃ-오프셋 제거 회로 KR100424474B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0065422A KR100424474B1 (ko) 2001-10-23 2001-10-23 다이렉트 컨버젼 회로에서의 ｄｃ-오프셋 제거 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0065422A KR100424474B1 (ko) 2001-10-23 2001-10-23 다이렉트 컨버젼 회로에서의 ｄｃ-오프셋 제거 회로

Publications (2)

Publication Number Publication Date
KR20030034472A true KR20030034472A (ko) 2003-05-09
KR100424474B1 KR100424474B1 (ko) 2004-03-24

Family

ID=29565981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0065422A KR100424474B1 (ko) 2001-10-23 2001-10-23 다이렉트 컨버젼 회로에서의 ｄｃ-오프셋 제거 회로

Country Status (1)

Country Link
KR (1) KR100424474B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575938B1 (ko) * 2003-03-13 2006-05-02 한국과학기술원 이동통신시스템에서 주파수 오프셋 보상장치 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356326B2 (en) * 2001-12-12 2008-04-08 Samsung Electronics Co., Ltd. Direct-conversion receiver for removing DC offset
KR100606123B1 (ko) * 2002-08-05 2006-07-28 삼성전자주식회사 직접 변환 수신기의 직류 오프셋 제거 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983595A (ja) * 1995-09-19 1997-03-28 Matsushita Electric Ind Co Ltd ダイレクトコンバージョン受信機
FI961935A (fi) * 1996-05-07 1997-11-08 Nokia Mobile Phones Ltd Erojännitteen eliminointi ja AM-vaimennus suoramuunnosvastaanottimessa
JP3132459B2 (ja) * 1997-03-05 2001-02-05 日本電気株式会社 ダイレクトコンバージョン受信機
JP3793641B2 (ja) * 1998-05-25 2006-07-05 アイコム株式会社 ダイレクト・コンバージョン方式受信機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575938B1 (ko) * 2003-03-13 2006-05-02 한국과학기술원 이동통신시스템에서 주파수 오프셋 보상장치 및 방법

Also Published As

Publication number Publication date
KR100424474B1 (ko) 2004-03-24

Similar Documents

Publication Publication Date Title
EP1058396B1 (en) Very low IF receiver circuit and method
JP3310114B2 (ja) 周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機
US6775530B2 (en) Direct conversion of narrow-band RF signals
US6678340B1 (en) Apparatus for receiving and processing a radio frequency signal
US5507036A (en) Apparatus with distortion cancelling feed forward signal
US7817979B2 (en) Systems and methods for DC offset correction in a direct conversion RF receiver
EP0977351A1 (en) Method and apparatus for radio communication
EP1336246B1 (en) Direct conversion receiver
JP2003509909A (ja) 角度変調ｒｆ信号に対する位相補間受信機
US20090286499A1 (en) High dynamic range receiver
KR20080025691A (ko) 수신기 감손 추정 및 보정을 위한 방법 및 시스템
KR20070064369A (ko) 낮은 중간 주파수 수신기 시스템 및 방법
JP3480492B2 (ja) 無線受信器
KR100424474B1 (ko) 다이렉트 컨버젼 회로에서의 ｄｃ-오프셋 제거 회로
JP2006504351A5 (ko)
US9287912B2 (en) Multimode receiver with complex filter
Nezami Performance assessment of baseband algorithms for direct conversion tactical software defined receivers: I/Q imbalance correction, image rejection, DC removal, and channelization
KR100438533B1 (ko) 이미지 주파수 제거 회로
GB2345230A (en) Image rejection filters for quadrature radio receivers
KR100764522B1 (ko) 복소 신호들을 곱하기 위한 곱셈기
EP1986334A2 (en) Narrowband interference cancellation method and apparatus
KR100616665B1 (ko) 2차 이미지 제거기능을 갖는 이미지 리젝션 믹서
KR100595272B1 (ko) 호모다인 수신 장치 및 이를 이용한 신호 수신 방법
KR20060044112A (ko) 디씨 오프셋 억압 장치 및 그를 이용한 직접변환 수신시스템
Shah et al. Baseband I/Q regeneration method for direct conversion receiver to nullify effect of second order intermodulation distortion

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee