KR20030032628A - 메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법 - Google Patents

메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법 Download PDF

Info

Publication number
KR20030032628A
KR20030032628A KR1020010064548A KR20010064548A KR20030032628A KR 20030032628 A KR20030032628 A KR 20030032628A KR 1020010064548 A KR1020010064548 A KR 1020010064548A KR 20010064548 A KR20010064548 A KR 20010064548A KR 20030032628 A KR20030032628 A KR 20030032628A
Authority
KR
South Korea
Prior art keywords
memory card
clock signal
data
host
synchronization
Prior art date
Application number
KR1020010064548A
Other languages
English (en)
Other versions
KR100441601B1 (ko
Inventor
김진수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0064548A priority Critical patent/KR100441601B1/ko
Priority to US10/191,437 priority patent/US6971582B2/en
Priority to JP2002205948A priority patent/JP2003141487A/ja
Publication of KR20030032628A publication Critical patent/KR20030032628A/ko
Application granted granted Critical
Publication of KR100441601B1 publication Critical patent/KR100441601B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)

Abstract

메모리 카드와, 디지털 기기 및 두 장치 사이의 데이터 인터페이스 방법이 개시된다. 메모리 카드는 자체에서 발생된 제1 클럭신호에 동기하여 독출된 데이터를 호스트에 전송하며, 호스트에서 공급된 제2 클럭신호에 동기하여 호스트로부터 전송된 기입데이터를 캡쳐한다. 디지털기기는 메모리 카드에서 공급된 제1 클럭신호에 동기하여 메모리 카드로부터 전송된 독출데이터를 캡쳐하며, 자체에서 발생된 제2 클럭신호에 동기하여 기입데이터를 메모리 카드에 전송한다. 이처럼 두 장치는 각각 데이터를 전송하는 측에서 클럭신호를 제공하므로, 데이터와 클럭간의 스큐발생 문제를 개선할 수 있게 되며, 타이밍 마진이 개선되어 캡쳐 동작을 안정화 시킬 수 있게 된다. 이에 따라 데이터 전송속도 향상에 저항요소가 제거되므로, 클럭주파수를 높여 데이터 전송속도를 향상시킬 수 있다.

Description

메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기 사이의 데이터 인터페이스 방법{Memory card, digital device and Method for interfacing data between memory card and digital device}
본 발명은 메모리 카드 및 메모리 카드를 이용하는 디지털 기기에 관한 것으로서, 특히 데이터 전송속도 향상을 위한 메모리 카드와 그 메모리 카드를 이용하는 디지털 기기 및 두 장치 사이의 데이터 인터페이스 방법에 관한 것이다.
디지털 기기의 보조기억장치로 이용되는 기록매체로는 종이에 구멍을 뚫은 천공카드로부터 시작되어 플로피디스크 및 하드디스크와 같은 자기 디스크, 그리고 CD, DVD와 같은 광디스크를 거쳐 최근의 SMC(Smart Media Card), MMC(Multimedia Memory Card)와 같은 카드 형태의 메모리 카드로 다양하게 발전되어 왔다.
위와 같은 기록매체로는 다소 변형이 가해진 것도 있지만 지금까지도 각각 다양한 분야에서 널리 이용되고 있으며, 최근 개발된 플래쉬 메모리 기반의 메모리 카드는 데이터 이식의 우수성 등이 부각되어 매우 각광을 받고 있다.
한편, 새로운 형태의 카드형 메모리 카드로서, 메모리 스틱(등록상표)이 제안되었으며, 이러한 메모리 스틱은 SMC와는 달리 전극이 노출되지 않기 때문에 데이터 안정성이 보다 뛰어나고, 별도의 마이크로 프로세서를 메모리 카드 내에 내장하지 않기 때문에 가격면에서 유리하다는 장점을 가지고 있다.
도 1은 메모리 스틱의 외형을 나타낸 도면이다. 메모리 스틱은 기기와 접촉되는 소켓(20)의 크기가 작은 반면, 그 몸체(40)의 길이는 다소 길게 형성되어 있다. 이는 메모리 스틱(100)의 데이터 전송방식이 시리얼(serial) 형태이기 때문에 필요한 신호선의 수가 적은 반면, 필요한 회로를 몸체 내부에 구성하기 위한 형상 구조이다.
도 2는 종래 메모리 스틱(100)의 내부 구조를 나타낸 블록도이다. 메모리 스틱(100)은 데이터가 저장되는 메모리부(110)와, 호스트로부터 전송된 데이터를 메모리부(110)에 기록하거나 메모리부(110)에 기록된 데이터를 독출하여 호스트에 전달하는 인터페이스(120)를 갖는다. 인터페이스(120)는 S(serial)/P(parallel) 및 P(parallel)/S(serial) 인터페이스(111)와, 레지스터(112), 페이지 버퍼(113), ECC(Error Correction Code)(114), 플래쉬 인터페이스 시퀀서(115), 롬(ROM)(116) 그리고 발진기(117)를 포함한다.
S/P 및 P/S 인터페이스(111)는 호스트의 인터페이스와 결합되어 호스트로부터 전송된 직렬 데이터를 병렬 데이터로 변환한다. 그리고 메모리 스틱(110) 내부에서 발생된 병렬데이터를 직렬로 변환하여 호스트에 전달한다. 레지스터(112)는 명령 레지스터(미도시)와, 라이트(Write) 레지스터(미도시) 및 리드(Read) 레지스터(미도시)를 포함한다. 페이지 버퍼(113)는 입출력 데이터를 일시 저장한다. ECC(114)는 페이지 버퍼(113)의 일시 저장 데이터에 대한 에러정정의 수행 및 에러정정코드를 발생한다. 플래쉬 인터페이스 시퀀서(115)는 레지스터(112)에 기록된명령에 따라 페이지 버퍼(113)에 저장된 데이터를 플래쉬 메모리(110)에 기록하거나, 플래쉬 메모리(110)로부터 기록된 데이터를 독출하여 페이지 버퍼(113)로 출력한다. 롬(116)은 메모리 스틱(100)의 버전정보 및 속성정보를 저장한다. 발진기(117)는 메모리 스틱(100) 내의 신호처리 타이밍을 위한 클럭신호를 발생한다.
이러한 메모리 스틱(100)은 호스트와의 사이에 시리얼 인터페이스를 위한 10개의 라인을 가진다. 이들 라인은 데이터를 전송하기 위한 데이터라인(SDIO), 클럭신호가 전송되는 클럭라인(SCLK), 상태신호를 전송하기 위한 상태라인(BS), 인터럽트 라인(INT), 2개의 접지라인(VSS), 2개의 전원라인(VCC), 그리고 2개의 여유라인이다(Reserved). 위와 같은 10개의 라인 중에서 인터페이스에 특별히 관계되는 신호는 클럭라인(SCLK), 상태라인(BS), 데이터라인(SDIO)이라고 할 수 있다.
도 3의 타이밍도를 참조하여 메모리 스틱의 입출력 동작을 살펴보면 다음과 같다. 먼저, 데이터 출력동작일 때, 초기상태인 제1상태(BS0)에서 상태라인(BS)과 데이터라인(SDIO)은 각각 로우(low) 레벨이다. 그리고 클럭라인(SCLK)과 상태라인(BS)이 각각 하이(high)레벨로 천이된 제2 상태(BS1)에서 호스트로부터 메모리 스틱(100)의 동작을 지시하는 명령, TPC(Transfer Protocol Command)가 전달된다. 이후, TPC 전달이 완료되면 상태라인(BS)의 레벨이 하이에서 로우로 상태 천이되어 제3 상태(BS2)가 된다. 제3 상태(BS2)에서 인터페이스(120)는 TPC에 의한 명령을 수행한다. 즉, TPC가 데이터 독출 명령인 경우, 플래쉬 메모리(110)로부터 페이지 버퍼(113)로 데이터를 전달한다. 그리고 플래쉬 메모리(110)로부터 페이지버퍼(113)에 데이터 전달이 완료되면, 메모리 스틱에서는 데이터라인(SDIO)을 통해 호스트에 데이터를 보낼 준비가 되었다는 준비신호(RDY)를 전송한다. 그러면 호스트에서는 상태라인(BS)의 레벨을 로우에서 하이로 천이시킨다. 이렇게 천이된 상태라인(BS)의 제4 상태(BS$)에서 메모리 스틱(100)은 페이지 버퍼(113)에 있는 데이터를 데이터 라인(SDIO)을 통해 호스트에 출력한다. 이렇게 메모리 스틱(100)으로부터 호스트에 데이터 전송이 완료되면, 호스트는 클럭신호(SCLK)의 전송을 중단하고, 상태라인(BS)의 신호레벨을 하이에서 로우로 천이시켜 초기상태로 복귀한다.
한편, TPC가 라이트 명령인 경우, 상태라인의 제3 상태(BS2)에서 즉, 로우 레벨인 구간에서 호스트는 기입 데이터를 메모리 스틱(100)에 전송한다. 그리고 메모리 스틱(100)은 전송된 데이터를 페이지 버퍼(113)에 저장한다. 호스트는 데이터 전송이 완료되면, 상태라인(BS)의 레벨을 로우에서 하이로 천이한다. 이렇게 상태라인(BS)의 레벨이 하이로 천이된 제4 상태(BS3) 구간에서 메모리 스틱(100)은 페이지 버퍼(113)에 저장된 데이터를 플래쉬 메모리(110)에 기록하는 한편, 호스트에 비지신호(BUSY)를 전송한다. 이후, 메모리 스틱(100)에서는 페이지 버퍼(113)에 저장된 데이터가 플래쉬메모리(110)에 기록 완료되면, 기록완료신호(RDY)를 호스트에 전송한다. 그러면 메모리 스틱(100)으로부터 기록완료신호(RDY)를 수신한 호스트에서는 전송한 데이터의 기록이 완료된 것으로 판단하여 클럭신호의 전송을 중단한다. 그리고 상태라인(BS)의 신호레벨을 하이에서 로우로 천이시켜 초기 상태로 복귀한다.
여기에서 메모리 스틱(100)의 동작을 위한 클럭은 호스트에서 공급되고 있다. 즉, 호스트로부터 전송된 클럭(SCLK)에 의해 메모리 스틱(100)은 데이터의 입/출력 동작을 개시하며, 호스트에서도 이 클럭(SCLK)을 기준으로 데이터를 캡쳐하고 있다. 따라서 호스트에서는 클럭 제공 시점부터 클럭 제공 중단 시점까지 라운드 트립 타임(Round Trip Time: RTT)을 갖는다.
또한, 메모리 스틱(100)은 모바일 장치에서의 전원이 불안정한 것을 고려하여 최대 동작속도가 20㎒로 정해져 있다. 이러한 동작속도는 시리얼 동작이므로, 대략 2Mbytes/s의 전송율을 갖게 된다.
그러나 종래의 메모리 스틱은 현재 이용 가능한 낸드(Nand)형 플래쉬 메모리의 데이터 전송율이 20M Cycle/s이며, 병렬로 데이터가 전송되므로 최대 전송속도가 160Mbits/s인 점에 비추어 볼 때, 매우 저성능이라고 할 수 있다.
또한, 라운드 트립 데이터 전송은 한 클럭 안에 전송동작이 완료되어야 하므로 동작클럭의 속도를 향상시키는 데 어려움이 따르고 있었다. 이에 따라 동작 클럭속도가 낮으므로 동영상, 멀티미디어 데이터, 대용량의 정지영상을 빠른 시간에 저장하고 읽어내기 어려워 고속화 동작을 하는 데 장애가 된다. 즉, 20㎒로 동작하는 현재의 메모리 스틱으로는 400만 픽셀 이상되는 정지영상의 경우, 빠른 시간 안에 저장을 완료할 수 없으므로 디지털 카메라의 연사속도를 제한하게 된다. 또한, 메모리 스틱에 기록된 동영상을 충분히 재생할 수 없다. 또한, 데이터 전송에 걸리는 시간만큼 전원 공급이 계속되므로 고속 전송이 가능한 경우보다 배터리 소모량이 커지는 문제점이 있다.
또한, 도 4에서 호스트로부터 출력된 클럭신호(a)와 메모리 스틱의 인터페이스에 도달하는 클럭신호(b) 사이에는 약간의 지연이 발생한다. 또한, (a)와 (b)에 따른 메모리 스틱에서의 데이터 출력(c)과 호스트에서의 데이터 캡쳐(d)는 마찬가지로 약간의 지연이 발생한다. 이때, 호스트에서 실제 캡쳐되는 시점(캡쳐 포인트)은 도면에서와 같이 약간의 타이밍 마진(timing margin)을 가지고 캡쳐된다. 이러한 타이밍 마진이 또한 메모리 스틱의 동작속도를 제한하는 요소가 된다. 메모리 스틱은 소켓을 통하여 접촉점을 가지므로 신호의 상승/하강 스코프(scope)가 왜곡되며, 따라서 지연시간이 발생하게 된다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 데이터 전송속도를 높일 수 있는 메모리 카드와, 그 메모리 카드와 고속의 데이터 인터페이싱이 가능한 디지털 기기 및 메모리 카드와 디지털 기기 사이의 데이터 고속 인터페이싱 방법을 제공하는 데 있다.
도 1은 메모리 스틱의 외관을 나타낸 사시도,
도 2는 도 1에 도시한 메모리 스틱의 내부 구성을 나타낸 블록도,
도 3은 도 2에 도시한 메모리 스틱의 동작을 설명하기 위한 타이밍도,
도 4는 도 2에 도시한 메모리 스틱의 라운드 트립을 설명하는 타이밍도,
도 5는 본 발명에 따른 메모리 카드 및 디지털 기기 각각의 인터페이스결합관계를 간략하게 나타낸 블록도, 그리고
도 6 및 도 7은 도 5에 도시한 메모리 카드 및 디지털 기기 사이의 데이터 인터페이스 방법을 설명하는 순서도이다.
*도면의 주요부분에 대한 부호의 설명*
20: 소켓40: 몸체
100: 메모리 스틱110: 메모리부
111: S/P & P/S 인터페이스111-1,111-2,211-1,211-2: 플립플롭
111-3,111-4,211-3,211-4: 3상태 버퍼
112: 레지스터113: 페이지 버퍼
114: ECC115: 플레쉬 인터페이스 시퀀서
116: 롬(ROM)117: 발진기
151: 클럭라인152: 데이터 라인
200: 메모리 카드300: 호스트
상기의 목적을 달성하기 위한 본 발명의 메모리 카드는 데이터가 저장되는 메모리부; 제1 클럭신호를 발생하는 발진기; 및 상기 발진기에서 발생된 제1 클럭신호에 동기하여 상기 메모리부에서 독출된 데이터를 호스트에 전송하며, 상기 호스트에서 발생된 제2 클럭신호에 동기하여 상기 호스트로부터 전송된 기입 데이터를 캡쳐하는 인터페이스;를 포함한다.
상기 메모리부는 낸드(NAND)형 플래쉬 메모리 및 노어(NOR)형 플래쉬 메모리가 이용된다.
상기 인터페이스는, 상기 제1 클럭신호(CLK1)에 동기하여 상기 플래쉬 메모리에서 독출된 데이터를 출력하는 제1 플립플롭; 및 상기 제2 클럭신호(CLK2)에 동기하여 상기 호스트로부터 전송된 기입데이터를 입력받는 제2 플립플롭;을 포함한다.
그리고 상기 인터페이스는 상기 제1및 제2 플립플롭 각각의 클럭단자에 공통으로 연결되며, 상기 제2 클럭신호(CLK2)를 전달받기 위한 클럭라인; 및 데이터 입출력에 따라 상기 제1 클럭신호(CLK1)를 상기 클럭라인에 스위칭하는 제1 스위칭수단;을 갖는다. 이를 통해 호스트와 메모리 카드 사이에는 단일의 클럭라인을 통해 제1및 제2 클럭을 호스트와 메모리 카드에 각각 공급할 수 있게 된다. 물론 기록 매체에서 호스트에 제1클럭을 공급하기 위해서는 메모리 카드는 호스트에게 미리 제2 클럭 공급 중단을 요청한다.
또한, 상기 인터페이스는 상기 제1 플립플롭의 출력단자와 상기 제2 플립플롭은 입력단자에 공통으로 연결되며, 상기 호스트와 데이터를 인터페이싱 하기 위한 단일의 데이터 라인; 및 상기 제1 플립플롭의 출력단자와 상기 데이터 라인 사이에 호스트로부터 전송된 기입 데이터의 입력을 저지하기 위한 제2 스위칭수단;을 포함할 수 있다. 이를 통해 호스트와 메모리 카드 사이에는 단일의 데이터 라인을 통해 데이터 인터페이싱이 가능하게 된다.
여기서 상기 제1및 제2 스위칭수단은 각각 3상태 버퍼가 이용된다.
한편, 상기 인터페이스는 상기 제1 클럭신호(CLK1)에 동기하여 독출 데이터를 전송할 수 있는 기능 유무에 대한 정보가 저장된 메모리를 포함하며, 상기 호스트로부터 상기 메모리에 저장된 상기 기능 유무 확인을 통해 인에이블 명령이 전달되면 상기 기능을 인에이블 한다.
상기의 목적을 달성하기 위한 본 발명의 디지털 기기는 메모리 카드에서 공급된 제1 클럭신호에 동기하여 상기 메모리 카드로부터 전송된 독출 데이터를 캡쳐하는 인터페이스; 및 제2 클럭신호를 발생시키는 발진기를 포함하며, 상기 인터페이스는 상기 발진기에서 발생된 상기 제2 클럭신호에 동기하여 기입 데이터를 상기 메모리 카드에 전송한다.
상기 인터페이스는, 상기 제1 클럭신호에 동기하여 상기 메모리 카드로부터 전송된 독출 데이터를 입력받는 제1 플립플롭; 및 상기 제2 클럭신호에 동기하여 상기 메모리 카드에 기입데이터를 전송하는 제2 플립플롭;을 포함한다.
여기서, 상기 인터페이스는 상기 제1및 제2 플립플롭 각각의 클럭단자에 공통으로 연결되며, 상기 제2 클럭신호를 전달받기 위한 클럭라인; 및 데이터 입출력에 따라 상기 제1 클럭신호를 상기 클럭라인에 스위칭하는 제1 스위칭수단;을 더 포함할 수 있다. 이를 통해 호스트와 메모리 카드 사이에는 단일의 클럭라인을 통해 제1및 제2 클럭을 호스트와 메모리 카드에 각각 공급할 수 있게 된다. 물론 기록 매체에서 호스트에 제1클럭을 공급하기 위해서는 메모리 카드는 호스트에게 미리 제2 클럭 공급 중단을 요청한다.
또한, 상기 인터페이스는 상기 제1 플립플롭의 출력단자와 상기 제2 플립플롭의 입력단자에 공통으로 연결되며, 상기 호스트와 데이터를 인터페이싱 하기 위한 단일의 데이터 라인; 및 상기 제1 플립플롭의 출력단자와 상기 데이터 라인 사이에 호스트로부터 전송된 기입 데이터의 입력을 저지하기 위한 제2 스위칭수단;을 포함할 수 있다. 이를 통해 호스트와 메모리 카드 사이에는 단일의 데이터 라인을 통해 데이터 인터페이싱이 가능하게 된다.
여기서, 상기 제1및 제2 스위칭수단은 각각 3상태 버퍼가 이용된다.
한편, 상기 디지털 기기는 상기 제1 클럭신호에 동기하여 독출 데이터를 전송할 수 있는 기능 유무를 상기 메모리 카드에서 검출하여 상기 메모리 카드가 상기 기능을 가진 것으로 판단되면 상기 기능을 활성화 하도록 요청하는 인에이블 명령을 상기 메모리 카드에 전송하는 제어부;를 더 포함한다.
상기의 목적을 달성하기 위한 본 발명의 메모리 카드와 디지털 기기 사이의 데이터 고속 인터페이스 방법은 호스트에서 발생된 제2 클럭신호 및 데이터 독출 명령을 메모리 카드에 전송하는 단계; 상기 메모리 카드에서 상기 호스트로부터 공급된 상기 제2 클럭신호에 동기하여 상기 데이터 독출명령을 수신하는 단계; 상기 메모리 카드에서 수신된 상기 독출 명령에 따라 저장된 데이터를 독출하는 단계; 상기 메모리 카드에서 발생된 제1 클럭신호에 동기하여 상기 독출 데이터를 상기 호스트에 전송하는 단계; 및 상기 호스트에서 상기 메모리 카드로부터 전송된 데이터를 상기 메모리 카드에서 발생되어 공급된 상기 제1 클럭신호에 동기하여 캡쳐하는 단계;를 포함한다.
한편, 상기 호스트에서 상기 메모리 카드로의 데이터 독출 명령 전송 단계 수행 전에, 상기 호스트에서 상기 메모리 카드에 상기 제1 클럭신호에 동기한 독출 데이터 전송 기능 유무를 검출하는 단계; 및 상기 메모리 카드가 상기 기능을포함하고 있음이 검출되면 상기 메모리 카드에 상기 기능 인에이블 명령을 전송하는 단계;를 더 포함한다.
또한, 상기 메모리 카드에서 상기 제1 클럭신호에 동기하여 상기 독출 데이터를 상기 호스트에 전송하는 단계 수행 전에, 상기 메모리 카드에서 상기 제1 클럭신호 동기화 요청신호를 상기 호스트에 전송하는 단계;를 더 포함한다.
또한, 상기 호스트에서 상기 제1 클럭신호에 동기하여 상기 메모리 카드로부터 전송된 데이터를 캡쳐하는 단계 수행 전에, 상기 호스트에서 상기 제1 클럭 동기화 요청신호가 수신되면, 상기 호스트의 상기 제2 클럭 동기화 상태를 중단하는 단계;를 더 포함한다.
이상과 같은 메모리 카드와, 디지털 기기 그리고 메모리 카드와 디지털 기기 사이의 데이터 인터페이스 방법에 의하면 메모리 카드와 디지털 기기 사이의 데이터 전송 속도를 향상시킬 수 있어 디지털 기기의 응용 범위를 확장시킬 수 있게 된다.
이하 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.
설명에 앞서, 본 발명의 메모리 카드는 도 2에 보인 메모리 스틱과 그 내부 구성이 유사한 관계로 메모리 카드 전체 구조에 대한 자세한 설명은 생략하기로 한다. 다만, 본 발명에서는 인터페이스의 구조 및 낸드형 플래쉬 메모리를 통해 데이터 전송속도를 개선하고 있는 관계로 인터페이스 구조를 중심으로 설명하며, 필요에 따라 도 2에 도시한 블록의 명칭 및 부재번호를 이용하여 설명한다.
도 5는 본 발명의 실시예에 따른 메모리 카드 및 그 메모리 카드와 고속 인터페이싱이 가능한 디지털 기기의 결합관계를 개략적으로 나타낸 블록도이다.
도면에서 메모리 카드(200)는 데이터의 직렬 인터페이싱을 위한 데이터 출력용 제1 플립플롭(111-1)과 데이터 입력용 제2 플립플롭(111-2)을 포함한다. 또한, 제1및 제2 플립플롭(111-1)(111-2) 각각의 클럭단자에는 호스트(300)에서 발생된 제2 클럭신호(CLK2)의 전달통로인 클럭라인(151)이 공통으로 연결된다. 그리고 데이터 입출력에 따라 제1 클럭신호(CLK1)를 클럭라인(151)에 스위칭하는 제1 3상태 버퍼(111-3)가 마련된다. 또한, 제1 플립플롭(111-1)의 출력단자와 제2 플립플롭의 입력단자에는 각각 데이터의 전달통로인 데이터 라인(152)이 공통으로 연결된다. 그리고 제1 플립플롭(111-1)의 출력단자와 데이터 라인(152) 사이에는 호스트(300)로부터 전송되는 데이터의 입력을 저지하기 위한 제2 3상태 버퍼(111-4)가 마련된다.
또한, 메모리 카드(200)와 마찬가지로 호스트(300)는 데이터 직렬 인터페이싱을 위한 데이터 출력용 제1 플립플롭(211-1)과 데이터 입력용 제2 플립플롭(211-2)을 포함한다. 또한, 제1및 제2 플립플롭(211-1)(211-2) 각각의 클럭단자에는 호스트에서 발생된 제2 클럭신호(CLK2)의 전달통로인 클럭라인(151)이 공통으로 연결된다. 그리고 데이터 입출력에 따라 제1 클럭신호(CLK1)를 클럭라인(151)에 스위칭하는 제1 3상태 버퍼(211-3)가 마련된다. 또한, 제1 플립플롭(211-1)의 출력단자와 제2 플립플롭(211-2)의 입력단자에는 각각 데이터의 전달통로인 데이터 라인(152)이 공통으로 연결된다. 그리고 제1 플립플롭(211-1)의 출력단자와 데이터 라인(152) 사이에 메모리 카드(200)로부터 전송되는 데이터의 입력을 저지하기 위한 제2 3상태 버퍼(211-4)가 마련된다.
위와 같은 메모리 카드(200) 및 디지털 기기(300)는 두 장치가 결합된 상태에서 클럭라인(151)과 데이터 라인(152)을 형성하게 되며, 데이터의 입출력은 각각의 장치에서 제1 플립플롭(111-1)(211-1)을 통한 출력 및 제2 플립플롭(111-2)(211-2)을 통한 입력이 된다. 이때, 각 장치의 제1 플립플롭(111-1)(211-1)은 각각의 장치에서 발생된 내부 클럭신호(제1클럭)(제2 클럭)에 동기하여 데이터를 전송하게 된다. 그리고 각 장치의 제2 플립플롭(111-2)(211-2)은 상대 장치에서 발생된 외부 클럭신호에 동기하여 데이터를 입력받을 수 있도록 구성되어 있다.
여기에서 호스트9300)는 메모리 카드(200)가 자체에서 발생된 내부 클럭(제1클럭)을 통해 데이터 전송이 가능한가 여부를 판독하는 기능을 갖는다. 그리고 메모리 카드(100)는 위의 기능이 가능함을 나타내는 ID(Identity)를 내부의 롬(113)에 저장한다. 그리고 롬(116)에 저장된 ID를 인식할 수 있는 호스트(300)인 경우, 이 기능을 인에이블 시키기 위한 명령을 메모리 카드(200)에 전송하며, 메모리 카드(200)는 전송된 기능 인에이블 명령에 따라 기능이 인에이블 된다.
이하에 도 6 및 도 7의 순서도를 참조하여 도 5에 도시한 메모리 카드와 디지털 기기 사이의 데이터 인터페이스 방법을 설명한다.
도 6은 호스트(300)에서의 데이터 독출 동작을 나타낸 순서도이다. 먼저 호스트(300)는 결합된 메모리 카드(200)에 메모리 카드의 내부클럭(제1클럭)에 동기하여 독출데이터의 전송이 가능한가를 판독한다(S10). 이를 위해 호스트(300)는 메모리 카드(200)에 포함된 롬(116)의 컨피겨레이션(configuration)을 읽어들인다.그리고 메모리 카드(200)가 제1 클럭신호(CLK1)에 동기하여 데이터 전송이 가능하다고 판단되면, 메모리 카드(200)의 내부 클럭(제1클럭)에 의한 데이터 전송기능 인에이블 명령을 메모리 카드(200)에 전송한다(S20). 이후, 호스트(300) 내부에서 발생된 제2 클럭신호(CLK2)에 동기하여 TPC(플래쉬 메모리에 저장된 데이터 독출 명령)를 메모리 카드(200)에 전송한다(S30). 이러한 과정은 도 3의 타이밍도에서 상태라인의 제2 상태(BS1)인 구간에 이루어진다. 메모리 카드(200)에 대한 TPC 전송이 완료되면, 상태라인(BS)은 제3 상태(BS2)가 된다. 제3 상태(BS2)에서 데이터 라인(152)을 통해 메모리 카드(200)로부터 비지신호(BUSY)가 전송되는 동안 호스트(300)는 대기 상태가 된다. 제3 상태인 구간은 메모리 카드(200)의 플래쉬 메모리(110)로부터 페이지 버퍼(113)에 데이터가 전송되는 구간이다. 이 후, 호스트(300)는 플래쉬 메모리(110)에서 페이지 버퍼(113)에 데이터가 모두 전달되어 특정신호가 전달되면, 즉, 메모리 카드(200)로부터 제1 클럭신호(CLK1) 동기화 요청신호가 전달되면, 제2 클럭신호(CLK2)에 의한 호스트(300)의 제1 및 제2 플립플롭(211-1)(211-2)의 동기화를 중단한다(S50). 즉, 호스트(300)는 상태라인(BS)을 제4 상태(BS3)로 천이하면서 호스트(300)의 제1 3상태 버퍼(211-3)를 하이 임피던스 상태로 천이시킨다. 이후, 호스트의 제1및 제2 플립플롭(211-1)(211-2)은 메모리 카드(200)로부터 전송된 제1 클럭신호(CLK1)에 동기하여 동작하게 된다. 이렇게 제1 클럭신호(CLK1)와 함께 메모리 카드(200)로부터 독출 데이터가 전송되면(S60), 호스트의 제2 플립플롭(211-2)은 제1 클럭신호(CLK1)에 동기하여 독출데이터를 캡쳐하게 된다(S70).
한편, 호스트(300)는 결합된 메모리 카드(200)의 컨피겨레이션을 판독하여 메모리 카드(200)가 독출데이터를 내부클럭(제1 클럭신호(CLK1))에 동기하여 전송할 수 있는 기능을 갖지 않았다고 판단되면(S10), 호스트(300) 내부에서 발생된 제2 클럭신호(CLK2)에 동기하여 TPC(플래쉬 메모리에 저장된 데이터 독출 명령)를 메모리 카드(200)에 전송한다(S30). 이후, 호스트(300)는 메모리 카드(200)로부터 제2 클럭신호(CLK2)에 동기하여 독출데이터가 전송되면(S42), 호스트(300)의 제2 플립플롭(211-2)에서 제2 클럭신호(CLK2)에 동기하여 전송되는 독출데이터를 캡쳐한다(S44).
도 7은 도 5에 도시한 메모리 카드(200)에서의 동작을 나타낸 순서도이다.
메모리 카드(200)는 호스트(300)로부터 메모리 카드(200) 내부에서 발생된 제1 클럭신호(CLK1)를 통한 독출데이터 전송가능 여부에 대한 질문이 있으면(S110), 그에 따른 응답을 한다(S120). 즉, 호스트(300)로부터 롬(116)에 저장된 컨피켜레이션 독출 명령이 전달되면(S110), 롬(116)에 기억된 컨피겨레이션 데이터를 호스트(300)에 전송한다(S120). 이때, 컨피겨레이션에 제1 클럭신호(CLK1)에 동기하여 데이터를 전송할 수 있는 기능에 대한 ID가 포함되어 호스트(300)로부터 제1 클럭신호(CLK1)를 이용한 독출데이터 전송기능 인에이블 명령이 전송되고(S130), 이후, 호스트(300)로부터 제2 클럭신호(CLK2)에 동기하여 TPC(데이터 독출 명령)가 전송되면(S140), TPC에 따른 요청 데이터를 플래쉬 메모리(110)에서 독출한다(S150). 이때, 상기 플래쉬 메모리(110)는 낸드형 플래쉬 메모리가 이용되므로 페이지 버퍼(113)에 독출데이터가 고속으로 전달된다. 이렇게페이지 버퍼(113)에 독출 데이터의 전달이 완료되면, 호스트(300)가 제1 클럭신호(CLK1)에 동기하여 데이터 수신 가능한가를 판단한다(S160). 이때, 호스트(300)로부터 인에이블 명령이 전달 과정(S130)이 있었던 경우에는 호스트(300)에서 제1클럭에 동기하여 데이터 수신이 가능한 것으로 판단하여 호스트(300)에 특정신호를 전송한다. 즉, 호스트에 제1 클럭신호(CLK1) 동기화 요청신호를 전송한다(S170). 그리고 독출데이터를 제1 클럭신호(CLK1)에 동기하여 제1 플립플롭(111-1)을 통해 호스트에 전송한다(S180). 데이터 전송이 완료되면, 제1 3상태 버퍼(111-3)가 하이 임피던스가 되어 제1 클럭신호(CLK1)의 출력은 다시 중단된다. 만일, 호스트(300)가 메모리 카드(200)의 내부클럭(제1클럭)에 동기하여 데이터를 수신할 수 없는 경우에, 즉 인에이블 명령이 없었던 경우에는 제1 플립플롭(111-1)이 제2 클럭신호(CLK2)에 동기하여 데이터를 전송할 수 있도록 동작한다. 즉, 제1 3상태 버퍼(111-3)가 하이 임피던스 상태가 되어 제1 클럭신호(CLK1)에 의해 동작되지 않도록 한다.
한편, 호스트(300)로부터 메모리 카드(200)로의 데이터 기입 동작일 경우에 메모리 카드(200)와 호스트(300) 각각의 제1 플립플롭(111-1)(211-1)에 입력되는 클럭신호는 호스트(300)에서 공급된다. 이는 데이터 전송방향이 호스트(300)에서 메모리 카드(200)로 전달되기 때문이다. 이때, 호스트(300)에서 메모리 카드(200)로 데이터가 전송될 때에는 호스트의 클럭주파수를 증가시켜 데이터가 전송될 수 있도록 한다.
이상과 같은 본 발명에 따른 메모리 카드와 디지털 기기 및 두 장치 사이의 인터페이스 방법에 의하면, 두 장치 사이에는 각각 데이터를 전송하는 측에서 클럭신호를 제공하므로, 데이터와 클럭간의 스큐문제를 개선할 수 있게 된다. 또한, 타이밍 마진이 개선되어 캡쳐 동작을 안정화 시킬 수 있게 된다. 이에 따라 두 장치 사이에는 데이터 전송속도 향상에 저항요소가 제거되므로, 클럭주파수를 높여 데이터 전송속도를 향상시킬 수 있게 된다. 그리고 데이터 전송속도가 향상됨에 따라 동영상, 멀티미디어 데이터 저장 응용범위를 확대시킬 수 있게 된다. 예를 들면, 디지털 카메라와 같은 경우 연사속도를 증진시킬 수 있게 된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 설명하였으나, 본 발명은 상술한 실시예에 한정되지 아니하며, 특허청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 변형실시가 가능할 것이다.

Claims (17)

  1. 데이터가 저장되는 메모리부;
    제1 클럭신호를 발생하는 발진기; 및
    상기 제1 클럭신호에 동기하여 상기 메모리부에서 독출된 데이터를 결합된 호스트에 전송하며, 상기 호스트에서 발생되어 공급된 제2 클럭신호에 동기하여 상기 호스트로부터 전송된 기입 데이터를 캡쳐하는 인터페이스;를 포함하는 것을 특징으로 하는 메모리 카드.
  2. 제 1항에 있어서,
    상기 메모리부는 낸드형 플래쉬 메모리인 것을 특징으로 하는 메모리 카드.
  3. 제 1항에 있어서,
    상기 인터페이스는,
    상기 제1 클럭신호에 동기하여 상기 메모리부에서 독출된 데이터를 출력하는 제1 플립플롭; 및
    상기 제2 클럭신호에 동기하여 상기 호스트로부터 전송된 기입데이터를 입력받는 제2 플립플롭;을 포함하는 것을 특징으로 하는 메모리 카드.
  4. 제 3항에 있어서,
    상기 인터페이스는,
    상기 제1및 제2 플립플롭 각각의 클럭단자에 공통으로 연결되며, 상기 제2 클럭신호를 전달받기 위한 클럭라인; 및
    데이터 입출력에 따라 상기 제1 클럭신호를 상기 클럭라인에 스위칭하는 제1 스위칭수단;을 더 포함하는 것을 특징으로 하는 메모리 카드.
  5. 제 3항에 있어서,
    상기 제1 플립플롭의 출력단자와 상기 제2 플립플롭의 입력단자에 공통으로연결되며, 상기 호스트와 데이터를 인터페이싱 하기 위한 단일의 데이터 라인; 및
    상기 제1 플립플롭의 출력단자와 상기 데이터 라인 사이에 호스트로부터 전송된 기입 데이터의 입력을 저지하기 위한 제2 스위칭수단;을 포함하는 것을 특징으로 하는 메모리 카드.
  6. 제 4항 또는 제 5항에 있어서,
    상기 제1 및 제2 스위칭수단은 각각 3상태 버퍼인 것을 특징으로 하는 메모리 카드.
  7. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 인터페이스는,
    상기 제1 클럭신호에 동기하여 독출 데이터 전송 기능 유무에 대한 정보가 저장된 메모리를 더 포함하며,
    상기 호스트로부터 상기 메모리에 저장된 상기 기능 유무 확인을 통해 인에이블 명령이 전달되면 상기 기능을 인에이블 하는 것을 특징으로 하는 메모리 카드.
  8. 메모리 카드에서 공급된 제1 클럭신호(CLK1)에 동기하여 상기 메모리 카드로부터 전송된 독출 데이터를 캡쳐하는 인터페이스; 및
    제2 클럭신호(CLK2)를 발생시키는 발진기;를 포함하며,
    상기 인터페이스는 상기 발진기에서 발생된 상기 제2 클럭신호(CLK2)에 동기하여 기입 데이터를 상기 메모리 카드에 전송하는 것을 특징으로 하는 디지털 기기.
  9. 제 8항에 있어서,
    상기 인터페이스는,
    상기 제1 클럭신호에 동기하여 상기 메모리 카드로부터 전송된 독출 데이터를 입력받는 제1 플립플롭; 및
    상기 제2 클럭신호에 동기하여 상기 메모리 카드에 기입데이터를 전송하는 제2 플립플롭;을 포함하는 것을 특징으로 하는 디지털 기기.
  10. 제 9항에 있어서,
    상기 인터페이스는,
    상기 제1및 제2 플립플롭 각각의 클럭단자에 공통으로 연결되며, 상기 제2 클럭신호를 전달받기 위한 클럭라인; 및
    데이터 입출력에 따라 상기 제1 클럭신호를 상기 클럭라인에 스위칭하는 제1 스위칭수단;을 더 포함하는 것을 특징으로 하는 메모리 카드.
  11. 제 9항에 있어서,
    상기 인터페이스는,
    상기 제1 플립플롭의 출력단자와 상기 제2 플립플롭의 입력단자에 공통으로 연결되며, 상기 호스트와 데이터를 인터페이싱 하기 위한 단일의 데이터 라인; 및
    상기 제1 플립플롭의 출력단자와 상기 데이터 라인 사이에 호스트로부터 전송된 기입 데이터의 입력을 저지하기 위한 제2 스위칭수단;을 더 포함하는 것을 특징으로 하는 메모리 카드.
  12. 제 10항 또는 제 11항에 있어서,
    상기 제1및 제2 스위칭수단은 각각 3상태 버퍼인 것을 특징으로 하는 메모리 카드.
  13. 제 8항 내지 제 12항 중 어느 한 항에 있어서,
    상기 제1 클럭신호에 동기하여 독출 데이터를 전송할 수 있는 기능 유무를 상기 메모리 카드에서 검출하여 상기 메모리 카드가 상기 기능을 가진 것으로 판단되면 상기 기능을 활성화 하도록 요청하는 인에이블 명령을 상기 메모리 카드에 전송하는 제어부;를 더 포함하는 것을 특징으로 하는 디지털 기기.
  14. 호스트에서 발생된 제2 클럭신호 및 데이터 독출 명령을 메모리 카드에 전송하는 단계;
    상기 메모리 카드에서 상기 호스트로부터 공급된 상기 제2 클럭신호에 동기하여 상기 데이터 독출명령을 수신하는 단계;
    상기 메모리 카드에서 수신된 상기 독출 명령에 따라 저장된 데이터를 독출하는 단계;
    상기 메모리 카드에서 발생된 제1 클럭신호에 동기하여 상기 독출 데이터를 상기 호스트에 전송하는 단계; 및
    상기 호스트에서 상기 메모리 카드로부터 전송된 데이터를 상기 메모리 카드에서 발생되어 공급된 상기 제1 클럭신호에 동기하여 캡쳐하는 단계;를 포함하는 것을 특징으로 메모리 카드와 디지털 기기 사이의 데이터 인터페이스 방법.
  15. 제 14항에 있어서,
    상기 호스트에서 상기 메모리 카드로의 데이터 독출 명령 전송 단계 수행 전에,
    상기 호스트에서 상기 메모리 카드에 상기 제1 클럭신호에 동기한 독출 데이터 전송 기능 유무를 검출하는 단계; 및
    상기 메모리 카드가 상기 기능을 포함하고 있음이 검출되면 상기 메모리 카드에 상기 기능 인에이블 명령을 전송하는 단계;를 더 포함하는 것을 특징으로 하는 메모리 카드와 디지털 기기 사이의 데이터 인터페이스 방법.
  16. 제 14항에 있어서,
    상기 메모리 카드에서 상기 제1 클럭신호에 동기하여 상기 독출 데이터를 상기 호스트에 전송하는 단계 수행 전에,
    상기 메모리 카드에서 상기 제1 클럭신호 동기화 요청신호를 상기 호스트에 전송하는 단계;를 더 포함하는 것을 특징으로 하는 메모리 카드와 디지털 기기 사이의 데이터 인터페이스 방법.
  17. 제 16항에 있어서,
    상기 호스트에서 상기 제1 클럭신호에 동기하여 상기 메모리 카드로부터 전송된 데이터를 캡쳐하는 단계 수행 전에,
    상기 호스트에서 상기 제1 클럭신호 동기화 요청신호가 수신되면, 상기 호스트의 상기 제2 클럭 동기화 상태를 중단하는 단계;를 더 포함하는 것을 특징으로 하는 메모리 카드와 디지털 기기 사이의 데이터 인터페이스 방법.
KR10-2001-0064548A 2001-10-19 2001-10-19 메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법 KR100441601B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0064548A KR100441601B1 (ko) 2001-10-19 2001-10-19 메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법
US10/191,437 US6971582B2 (en) 2001-10-19 2002-07-10 Memory card, digital device, and method of data interfacing between memory card and digital device
JP2002205948A JP2003141487A (ja) 2001-10-19 2002-07-15 メモリカード、デジタル機器及びメモリカードとデジタル機器とのデータインタフェース方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0064548A KR100441601B1 (ko) 2001-10-19 2001-10-19 메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법

Publications (2)

Publication Number Publication Date
KR20030032628A true KR20030032628A (ko) 2003-04-26
KR100441601B1 KR100441601B1 (ko) 2004-07-23

Family

ID=19715251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0064548A KR100441601B1 (ko) 2001-10-19 2001-10-19 메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법

Country Status (3)

Country Link
US (1) US6971582B2 (ko)
JP (1) JP2003141487A (ko)
KR (1) KR100441601B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448905B1 (ko) * 2002-07-29 2004-09-16 삼성전자주식회사 낸드플래쉬메모리를 시스템구동 및 저장용으로 사용하는장치
FR2849248B1 (fr) * 2002-12-20 2005-06-24 Oberthur Card Syst Sa Entite electronique securisee permettant une certification du temps
US20040195340A1 (en) * 2003-04-03 2004-10-07 Lubking Colleen Rochelle Caruso Data card
US7321951B2 (en) * 2003-11-17 2008-01-22 Micron Technology, Inc. Method for testing flash memory power loss recovery
KR101083366B1 (ko) * 2003-12-11 2011-11-15 삼성전자주식회사 메모리 시스템 및 호스트와 메모리 카드 사이의 데이터전송 속도 설정 방법
US7090138B2 (en) * 2003-12-18 2006-08-15 Capital One Financial Corporation System and method for redeeming rewards and incentives
WO2005079512A2 (en) * 2004-02-19 2005-09-01 Capital One Financial Corporation Data card
US7427027B2 (en) * 2004-07-28 2008-09-23 Sandisk Corporation Optimized non-volatile storage systems
KR100837268B1 (ko) * 2005-02-03 2008-06-11 삼성전자주식회사 메모리 카드에서의 파워다운모드 제어장치 및 방법
US20070126857A1 (en) * 2005-11-01 2007-06-07 Nokia Corporation Apparatus, method and computer program product providing synchronization of memory card operation during DVB-H reception
CN101331758A (zh) * 2005-11-01 2008-12-24 诺基亚公司 在dvb-h接收期间提供存储器卡操作的同步的设备、方法以及计算机程序产品
JP5136062B2 (ja) * 2005-11-16 2013-02-06 株式会社ニコン カメラ、電子スチルカメラ及びカメラシステム
KR101177555B1 (ko) * 2006-02-01 2012-08-27 삼성전자주식회사 메모리 카드, 메모리 카드의 데이터 구동 방법, 그리고메모리 카드 시스템
KR100845525B1 (ko) * 2006-08-07 2008-07-10 삼성전자주식회사 메모리 카드 시스템, 그것의 데이터 전송 방법, 그리고반도체 메모리 장치
JP4823009B2 (ja) * 2006-09-29 2011-11-24 株式会社東芝 メモリカード及びホスト機器
US8321719B2 (en) * 2009-09-25 2012-11-27 Intel Corporation Efficient clocking scheme for a bidirectional data link
US8690283B2 (en) 2009-10-20 2014-04-08 Sandisk Il Ltd. Method and system for printing graphical content onto a plurality of memory devices and for providing a visually distinguishable memory device
USD638431S1 (en) * 2009-10-20 2011-05-24 Sandisk Corporation MicroSD memory card with a semi-transparent color surface
US20130151755A1 (en) 2011-12-12 2013-06-13 Reuven Elhamias Non-Volatile Storage Systems with Go To Sleep Adaption
US9772651B2 (en) 2012-09-14 2017-09-26 Samsung Electronics Co., Ltd. Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal
US9203548B2 (en) * 2012-11-27 2015-12-01 Diebold Self-Service Systems Division Of Diebold, Incorporated Automated banking machine that outputs interference signals to jam reading ability of unauthorized card reader devices
US9411721B2 (en) 2013-11-15 2016-08-09 Sandisk Technologies Llc Detecting access sequences for data compression on non-volatile memory devices
CN108510036B (zh) * 2018-03-27 2019-04-26 武汉天喻信息产业股份有限公司 一种基于参数化的卡面图像生成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998279A (en) * 1984-11-30 1991-03-05 Weiss Kenneth P Method and apparatus for personal verification utilizing nonpredictable codes and biocharacteristics
US4813014A (en) * 1986-04-14 1989-03-14 Phi Technologies, Inc. Digital audio memory system
JP2851879B2 (ja) * 1989-09-19 1999-01-27 富士通株式会社 データ通信装置
US5001731A (en) * 1989-10-02 1991-03-19 Motorola, Inc. Method and apparatus for eliminating clockskew race condition errors
KR960002004B1 (ko) * 1991-02-19 1996-02-09 가부시키가이샤 도시바 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램가능한 독출전용 기억장치
JPH05258124A (ja) * 1992-03-12 1993-10-08 Mitsubishi Plastics Ind Ltd インタフェース回路
JPH05298880A (ja) * 1992-04-17 1993-11-12 Hitachi Ltd データ処理装置とメモリカード
US5361228A (en) * 1992-04-30 1994-11-01 Fuji Photo Film Co., Ltd. IC memory card system having a common data and address bus
JP2747395B2 (ja) * 1992-07-20 1998-05-06 三菱電機株式会社 非接触ｉｃカード、非接触ｉｃカードリーダライタ及びデータ伝送方法
JP3425177B2 (ja) * 1993-03-24 2003-07-07 株式会社東芝 データ伝送システム
CN1107922C (zh) * 1995-06-16 2003-05-07 罗姆股份有限公司 半导体器件,使用同样器件的ic卡和通信系统
JP3672056B2 (ja) * 1995-08-18 2005-07-13 松下電器産業株式会社 タイミング信号発生回路
EP0838780B1 (en) * 1996-05-09 2005-05-04 Citizen Watch Co., Ltd. Storage medium system using contactless memory card
US6027195A (en) * 1996-11-12 2000-02-22 Varis Corporation System and method for synchronizing the piezoelectric clock sources of a plurality of ink jet printheads
JPH10187275A (ja) 1996-12-20 1998-07-14 Mitsubishi Electric Corp バス回路のクロック供給方式
JPH10340575A (ja) * 1997-06-04 1998-12-22 Sony Corp 外部記憶装置及びその制御装置、データ送受信装置
US6426801B1 (en) * 1998-10-01 2002-07-30 Lexmark International, Inc. Printer apparatuses and methods for using the same
KR100318214B1 (ko) * 1998-12-15 2002-04-22 구자홍 마이컴과메모리카드와의데이터인터페이스방법
JP3823281B2 (ja) * 1999-03-16 2006-09-20 株式会社日立インフォメーションテクノロジー Ｉｃカードリーダライタ及びｉｃカードシステム
US6618789B1 (en) * 1999-04-07 2003-09-09 Sony Corporation Security memory card compatible with secure and non-secure data processing systems
US20020060249A1 (en) * 1999-11-22 2002-05-23 Tel+ Systeme Inc. Authentication device with transmission speed synchronization capabilities
US6643752B1 (en) * 1999-12-09 2003-11-04 Rambus Inc. Transceiver with latency alignment circuitry
US6299455B1 (en) * 1999-12-15 2001-10-09 Hon Hai Precision Ind. Co., Ltd. Stacked electrical card connector assembly
US6417521B2 (en) * 2000-01-19 2002-07-09 Semiconductor Energy Laboratory Co., Ltd. Transmission circuit and semiconductor device
JP2002183692A (ja) 2000-12-14 2002-06-28 Sony Corp Ｉｃカードおよびｉｃカードシステム
WO2002059770A1 (en) * 2000-12-18 2002-08-01 Cora Alisuag Computer oriented record administration system
US7027768B2 (en) * 2001-10-12 2006-04-11 Bellsouth Intellectual Property Corporation Method and systems using a set-top box and communicating between a remote data network and a wireless communication network

Also Published As

Publication number Publication date
US6971582B2 (en) 2005-12-06
US20030075609A1 (en) 2003-04-24
KR100441601B1 (ko) 2004-07-23
JP2003141487A (ja) 2003-05-16

Similar Documents

Publication Publication Date Title
KR100441601B1 (ko) 메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법
KR100545457B1 (ko) 외부기억장치
US5606704A (en) Active power down for PC card I/O applications
CN101373629B (zh) 时钟信号发生器、包含其的半导体存储装置及其操作方法
RU2530337C1 (ru) Устройство usb-ключа и способ подключения смарт-карты с помощью интерфейса usb
US20030093606A1 (en) Multimode controller for intelligent and "dumb" flash cards
US8856433B2 (en) Data transfer in memory card system
JP2007011788A (ja) メモリカード及びそのホスト機器
JP2009176136A (ja) 半導体記憶装置
JP2009252036A (ja) メモリカード
CN106453730A (zh) 一种智能卡及终端设备
JP3098772U (ja) マイクロメモリカードとそれに適用する受動スイッチ装置からなるメモリ装置
US20070257116A1 (en) Interface detection method of a multiple mode micro memory card
KR101177555B1 (ko) 메모리 카드, 메모리 카드의 데이터 구동 방법, 그리고메모리 카드 시스템
KR101083366B1 (ko) 메모리 시스템 및 호스트와 메모리 카드 사이의 데이터전송 속도 설정 방법
KR100889168B1 (ko) Ic 카드 및 ic 카드 시스템
US7519743B2 (en) Multimedia storage and communication device and its determining method
CN101968856A (zh) 移动存储扩展卡及计算机
KR100882207B1 (ko) 다른 메모리 장치를 호스트와 독립적으로 인터페이스시키기위한 커넥터를 포함하는 메모리 장치
CN113052288B (zh) 一种自动适配上位机进行读写的sd卡及其自动适配的方法
CN201465160U (zh) 基于现场可编程门阵列的识别卡接口控制器
US7555587B2 (en) Communication apparatus, electronic appliance and communication system including a communication apparatus in communication with an electronic appliance for data communications
JP3563223B2 (ja) レジスタ回路
TW578093B (en) Multi-interface wireless storage device
JP2006092426A (ja) インタフェース装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee