KR20030029235A - 피드포워드 심볼 동기 장치 및 방법 - Google Patents

피드포워드 심볼 동기 장치 및 방법 Download PDF

Info

Publication number
KR20030029235A
KR20030029235A KR1020010061496A KR20010061496A KR20030029235A KR 20030029235 A KR20030029235 A KR 20030029235A KR 1020010061496 A KR1020010061496 A KR 1020010061496A KR 20010061496 A KR20010061496 A KR 20010061496A KR 20030029235 A KR20030029235 A KR 20030029235A
Authority
KR
South Korea
Prior art keywords
signal
prefilter
timing
filter
synchronization
Prior art date
Application number
KR1020010061496A
Other languages
English (en)
Inventor
황성현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010061496A priority Critical patent/KR20030029235A/ko
Publication of KR20030029235A publication Critical patent/KR20030029235A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

프리포워드 심볼 동기 장치 및 방법을 개시한다. 아날로그/디지털 변환부는 아날로그 신호를 샘플링하여 디지털 신호로 변환한다. 정합필터는 로드되는 필터계수에 따라 디지털신호를 정합필터링한다. 전치필터는 정합필터로부터 입력받은 다중레벨 신호의 영점을 일정한 영역으로 수렴시킨다. 동기부는 전치필터의 출력신호에 대해 타이밍 동기를 수행한다. 동기부의 전단에 전치필터를 구비함으로써, 다중레벨 신호의 영점을 일정한 영역으로 수렴시켜 신호의 진폭 차이비를 이용하여 타이밍 정보를 검출하는 이산푸리에변환 타이밍 추정기의 지터 성능을 개선시킬 수 있다.

Description

피드포워드 심볼 동기 장치 및 방법 {Feedforward symbol synchronizing apparatus and method thereof}
본 발명은 피드포워드 심볼 동기 장치 및 방법에 관한 것으로, 보다 상세하게는 프리포워드 방식으로 이산 푸리에 변환된 신호를 이용하여 패턴 노이즈를 줄일 수 있는 심볼 동기 장치 및 방법에 대한 것이다.
심볼 타이밍 동기는 데이터 수신기에서 필수적인 동기부이다. 동기 방식은 크게 피드백(feedback) 방식과 피드포워드(feedforward) 방식으로 나눌 수 있다. 피드백 방식은 좋은 포착성능을 가지지만 행업(hang-up)이나 사이클슬리핑(sycle-slipping)과 같은 현상으로 인하여 비교적 긴 포착(acquisition) 시간을 필요로 한다. 피드포워드 방식은 작은 타이밍 추정 길이를 가지고 빠른 포착 능력을 가지기 때문에 버스트 데이터 전송에 적합하다. 또한, 버퍼를 이용한 일종의 일괄축적 복조방식(block demodulation)으로 동작하기 때문에 뒤따르는 다른 동기부들에 시간 부담을 줄여줄 수 있다. 나아가, 피드백 방식에서 사용되는 PLL 구조가 없으므로 저렴한 비용으로 구현할 수 있어 가격 경쟁력을 가질 수 있다. 그러나 피드포워드 방식은 피드백 동기 방식에 비해 추적(tracking) 성능이 열악하다는 문제가 있다.
도 1은 종래의 피드포워드 심벌 동기 방식을 채용한 심벌 동기 장치의 블록도이다.
도 1을 참조하면, 종래의 피드포워드 심벌 동기 장치는, 아날로그/디지털 변환부(110), 정합필터(120), 버퍼부(130), 타이밍 추정부(140), 후처리부(150) 및 보간부(160)를 갖는다.
아날로그/디지털 변환부(110)는 아날로그 방식의 수신신호를 디지털 신호로 변환한다. 정합필터(120)는 아날로그/디지털 변환부(110)로부터 입력되는 디지털 신호를 정합필터링하여 출력한다. 버퍼부(130)는 정합필터링된 디지털 신호를 저장한다. 타이밍 추정부(140)는 정합필터(120)로부터 입력되는 신호의 심볼들간의 레벨차이를 이용하여 타이밍 옵셋을 구한다. 후처리부(150)는 타이밍 추정부(140)에서 구해진 타이밍 옵셋을 입력받아 잡음제거 등의 과정을 수행한다. 보간부(160)는 타이밍 옵셋에 따라 버퍼부(130)로부터 입력되는 신호의 타이밍 오차를 보간한다.
도 2는 종래의 심볼 동기 장치에 적용되는 오더와 메이어가 제안한 타이밍 추정기의 블록도이다.
도 2를 참조하면, 종래의 타이밍 추정기(140)는, 비선형부(170), 성분 추출부(180) 및 추정부(190)를 갖는다.
비선형부(170)는 입력되는 디지털 신호를 제곱(square law)하여 출력한다. 성분 추출부(180)는 비선형부(170)로부터 신호를 입력받아 정해진 추정심벌구간 L과 타이밍 추정에 사용되는 심벌당 샘플수 M을 곱한 길이 LM의 매 구간마다 보율(baud rate)로 계산되는 복소 이산푸리에계수를 구하여 1/주기(T)의 스펙트럼성분을 추출하고 짝수 및 홀수번째 샘플에 대해 각각 샘플값의 차이를 계산하여 출력한다. 추정부(190)는 성분 추출부(180)로부터 입력되는 짝수 및 홀수번째 샘플에 한 샘플값의 차이비를 계산하여 타이밍 옵셋을 추정한다. 이를 식으로 표현하면 다음과 같다.
일반적으로 이산푸리에 변환 타이밍 추정기는 M=4를 사용함으로써 코사인은 1, 0, -1, 0과 같이 동작하고 사인은 0, 1, 0, -1과 같이 동작하여 구현이 간단해진다. 도 3은 도2를 참조하여 설명한 타이밍 추정기에서 M=4를 사용한 경우 타이밍 추정에 이용되는 샘플을 도시한 도면이다. 도 3을 참조하면, 타이밍 추정기(140)는 영교차지점에 존재하는 첫번째 샘플과 3번째 샘플의 차이값(A)과 두번째 샘플과 네번째 샘플의 차이값(B)의 비를 출력한다.
그러나 이러한 종래의 심볼 동기 장치는 기본적으로 입력 펄스의 형태를 이용하므로 다중레벨 신호에 적용할 경우 특정 데이터 패턴과 모양에 의존하여(pattern dependent) 타이밍 지터(timing jitter) 성능이 열화될 수 있다. 특히, 2 샘플의 차이비를 이용하여 타이밍 오프셋을 추정하는 이산푸리에변환 타이밍 추정기의 경우 데이터 펄스의 패턴과 모양에 민감한 영향을 받을 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 데이터 패턴에 의존하여 발생하는타이밍 지터를 감소시키기 위한 피드포워드 심볼 동기 장치 및 방법을 제공하는 데 있다.
도 1은 종래의 피드포워드 심벌 동기 방식을 채용한 심벌 동기 장치의 블록도,
도 2는 종래의 심볼 동기 장치에 적용되는 오더와 메이어가 제안한 타이밍 추정기의 블록도,
도 3은 도2를 참조하여 설명한 타이밍 추정기에서 M=4를 사용한 경우 타이밍 추정에 이용되는 샘플을 도시한 도면,
도 4는 본 발명에 따른 피드포워드 심볼 동기 장치에 대한 일 실시예의 블록도,
도 5는 본 발명에 따른 피드포워드 심볼 동기 방법에 대한 일 실시예의 흐름도,
도 6은 16QAM 신호를 가정한 정합필터의 출력신호에 대한 아이다이어그램(eye diagram)을 나타낸 도면,
도 7, 도 8 및 도 9는 각각 롤오프 팩터에 따른 SRC 정합필터의 임펄스 응답과 QLS(Quasi Local Symmetric) 전치필터의 임펄스 응답을 나타낸 도면,
도 10, 도 11 및 도 12는 각각 도 6에 도시된 신호가 정합필터로부터 입력될때 다양한 롤오프 팩터에 따른 전치필터의 출력신호의 눈패턴을 도시한 도면, 그리고,
도 13은 16QAM 신호에 대해 전치필터를 사용한 이산푸리에변환 타이밍 추정기의 지터 성능을 분석한 도면이다.
상기 기술적 과제를 달성하기 위한, 본 발명에 따른 피드포워드 심볼 동기 장치는, 아날로그 신호를 샘플링하여 디지털 신호로 변환하는 아날로그/디지털 변환부; 로드되는 필터계수에 따라 상기 디지털신호를 정합필터링하는 정합필터; 상기 정합필터로부터 입력받은 다중레벨 신호의 영점을 일정한 영역으로 수렴시키는 전치필터; 및 상기 전치필터의 출력신호에 대해 타이밍 동기를 수행하는 동기부;를 포함한다.
상기 전치필터는 상기 다중레벨 신호의 주기마다 상기 주기의 반을 중심으로 대칭적인 펄스형태의 신호를 출력한다. 또한 상기 전치필터는 탭수의 조정이 가능한 유한 임펄스 응답(Finite Impulse Response : FIR) 필터인 것이 바람직하다.
상기 동기부는, 상기 전치필터의 출력신호를 저장하는 버퍼; 상기 전치필터로부터 입력되는 신호의 샘플간의 차이비를 이용하여 타이밍 옵셋을 추정하는 타이밍 추정부; 및 상기 타이밍 옵셋에 기초하여 상기 버퍼부로부터 입력되는 신호의 동기를 복원하는 보간부;를 포함한다.
한편, 본 발명에 따른 피드포워드 심볼 동기 방법은, 아날로그 신호를 샘플링하여 디지털 신호로 변환하는 단계; 로드되는 필터계수에 따라 상기 디지털신호를 정합필터링하는 단계; 정합필터링된 다중레벨의 상기 디지털신호의 영점을 일정한 영역으로 수렴시키는 단계; 및 수렴된 상기 디지털신호에 대해 타이밍 동기를수행하는 단계;를 포함한다.
상기 수렴단계는 다중레벨 상기 디지털신호의 주기마다 상기 주기의 반을 중심으로 대칭적인 펄스형태의 신호를 출력한다. 또한, 상기 수렴단계는 탭수의 조정이 가능한 유한 임펄스 응답(Finite Impulse Response : FIR) 필터에 의해 수행되는 것이 바람직하다.
동기부의 전단에 전치필터를 구비함으로써, 다중레벨 신호의 영점을 일정한 영역으로 수렴시켜 신호의 진폭 차이비를 이용하여 타이밍 정보를 검출하는 이산푸리에변환 타이밍 추정기의 지터 성능을 개선시킬 수 있다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 피드포워드 심볼 동기 장치 및 방법의 바람직한 실시예를 상세하게 설명한다. 각각의 도면에서 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 4는 본 발명에 따른 피드포워드 심볼 동기 장치에 대한 일 실시예의 블록도이며, 도 5는 본 발명에 따른 피드포워드 심볼 동기 방법에 대한 일 실시예의 흐름도이다.
도 4 및 도 도 5를 참조하면, 본 발명에 따른 피드포워드 심볼 동기 장치는, 아날로그/디지털 변환부(410), 정합필터(420), 전치필터(430) 및 동기부(440)를 갖는다.
아날로그/디지털 변환부(410)는 아날로그 신호를 샘플링하여 디지털 신호로 변환한다(S500).
정합필터(420)는 로드되는 필터계수에 따라 디지털신호를 정합필터링하여 신호의 파형을 성형한다(S510). 정합필터(420)는 기저 대역 신호를 전송할 경우 생기는 심벌간 간섭과 이를 줄여 주기 위해 사용되며 SRC필터(spectral raised cosine filter: SRC filter)가 사용될 수 있다. 도 6은 16QAM 신호를 가정한 정합필터의 출력신호에 대한 아이다이어그램(eye diagram)을 나타낸 도면이다. 도 6을 참조하면, 입력되는 다중레벨 신호에 대한 정합필터(420)의 출력은 영점이 다양한 레벨상에 흩어짐을 알 수 있다.
전치필터(430)는 정합필터(420)로부터 입력받은 다중레벨 신호의 영점을 일정한 영역으로 수렴시킨다. 펄스의 형태를 이용하는 심벌 동기 방법의 지터 성능을 향상시키기 위해 전치필터(430)의 출력신호 y(kT/N)은 [수학식 2]의 조건을 만족해야 한다.
이것은 출력신호 y(kT/N)가 주기 T를 중심으로 대칭적인 펄스모양이 되는 것을 의미한다. 이러한 이유에서 전치필터(430)의 임펄스 응답을 의사 국소 대칭(quasi local symmetric : QLS)펄스라고 한다. 전치필터(430)의 출력신호가 상기 [수학식 2]를 만족하기 위해서는 전치필터(430)의 전달함수 G(f)가 다음식을 만족해야 한다.
여기서, Gl(f)와 Gr(f)의 정의는 [수학식 4]와 같고, Gr * (f)는 Gr(f)의 공액복소수(complex conjugate)를 의미한다.
상기 [수학식 3]을 만족하는 전치필터(430)의 임펄스 응답은 다음식에 의해 구할 수 있다.
상기 [수학식 5]에서, 파라미터는 전치필터(430) QLS 펄스의 초과대역폭을 결정하는 롤오프 팩터(roll-off factor)이고 A는 상수이며 T는 주기이다.
도 7, 도 8 및 도 9는 각각 롤오프 팩터에 따른 SRC 정합필터의 임펄스 응답과 QLS(Quasi Local Symmetric) 전치필터의 임펄스 응답을 나타낸 도면이다.
도 7, 도 8 및 도 9를 참조하면, 정합필터(420)의 임펄스 응답은 정규화된 시간 0축을 중심으로 대칭이며 주기 T에 대해서는 대칭성을 보이지 않는다. 또한, 임펄스 응답의 크기는 -1 에서 1의 범위내외에서는 거의 0에 가깝다. 따라서, 정합필터(420)는 일정범위내의 신호에 대해 파형성형의 작용을 할 뿐, 다중레벨 신호의 영점을 일정한 영역으로 모아주지는 못한다. 반면, 전치필터(430)의 임펄스 응답은 주기 T마다 좌우 준대칭 구조를 이루고 ±kT/2 지점에서 항상 영점을 통과한다. 이러한 전치필터(430)의 임펄스 응답 특성으로 인해 전치필터(430)의 출력 신호는 주기 T마다 좌우 준대칭을 이루고 다중레벨 신호의 흩어져 있는 영점을 일정한 영역으로 모아주어 신호의 포락선을 명확하게 한다.
도 10, 도 11 및 도 12는 도 6에 도시된 신호가 정합필터로부터 입력될 때 다양한 롤오프 팩터에 따른 전치필터의 출력신호의 아이다이어그램을 도시한 도면이다. 도 10, 도 11 및 도 12를 참조하면, 전치필터(430)의 출력신호는 주기 T마다 좌우 준대칭을 이루고 16QAM 신호의 흩어져 있는 영점이 일정한 범위내로 수렴되는 것을 알 수 있다. 전치필터(430)의 롤오프 팩터가 감소할수록 SRC 필터와 QLS 필터에 대한 임펄스 응답의 부엽(side-lobe)이 보다 천천히 감쇠하므로(도 7 내지 도 9 참조) 전치필터(430) 출력신호의 펄스 폭이 전체적으로 높게 나타남을 알 수 있다.
동기부(440)는 전치필터(430)의 출력신호에 대해 타이밍 동기를 수행한다. 동기부(440)는 버퍼부(450), 타이밍 추정부(460) 및 보간부(480)를 갖는다.
버퍼부(130)는 정합필터링된 디지털 신호를 저장한다. 타이밍 추정부(140)는 정합필터(120)로부터 입력되는 신호의 심볼들간의 레벨차이를 이용하여 타이밍 옵셋을 구한다(S530). 후처리부(150)는 타이밍 추정부(140)에서 구해진 타이밍 옵셋을 입력받아 잡음제거 등의 과정을 수행한다. 보간부(160)는 타이밍 옵셋에 따라 버퍼부(130)로부터 입력되는 신호의 타이밍 오차를 보간한다(S540).
한편, 타이밍 추정부(460)는 도 2에 도시된 것과 같은 비선형부(170), 성분 추출부(180) 및 추정부(190)를 갖는다.
비선형부(170)는 입력되는 디지털 신호를 제곱(square law)하여 출력한다.비선형부(170)는 제곱방식뿐만 아니라 절대값(absolute value)방식 및 4 제곱(fourth law)방식이 사용될 수 있다. 성분 추출부(180)는 비선형부(170)로부터 신호를 입력받아 정해진 추정심벌구간 L과 타이밍 추정에 사용되는 심벌당 샘플수 M을 곱한 길이 LM의 매 구간마다 보율(baud rate)로 계산되는 복소 이산푸리에계수를 구하여 1/주기(T)의 스펙트럼 성분을 추출하고 짝수 및 홀수번째 샘플에 대해 각각 샘플값의 차이를 계산하여 출력한다. 추정부(190)는 성분 추출부(180)로부터 입력되는 짝수 및 홀수번째 샘플에 한 샘플값의 차이비를 계산하여 타이밍 옵셋을 추정한다.
도 13은 16QAM 신호에 대해 전치필터를 사용한 이산푸리에변환 타이밍 추정기의 지터 성능을 분석한 도면이다. 추정 구간은 128 심벌을 사용하고 SRC 필터 및 QLS 필터의 롤오프 팩터는 0.2로 가정한다. Es/No≥5dB에서 전치필터를 사용함으로서 그렇지 않을 경우와 비교해서 보다 향상된 지터 성능을 얻을 수 있다. 성능 개선 정도는 Es/No가 증가할수록 커지고 크래머-라오 저점경계(Cramer-Rao lower bound)에 가까워짐을 알 수 있다.
본 발명에 따른 프리포워드 심볼 동기 장치 및 방법은 이산푸리에변환방식을 채용하는 심볼 동기부뿐만 아니라 다른 방식의 프리포워드 심볼 동기부에도 적용될 수 있다. 한편, 전치필터는 유한 임펄스 응답(Finite Impulse Response)방식을 이용하여 구현할 수 있으며, 전치필터의 탭수는 시스템에 따라 조정될 수 있다.
본 발명에 의한 프리포워드 심볼 동기 장치 및 방법에 따르면, 타이밍 복원을 수행하기 전에 전치필터에 의해 다중레벨 신호의 흩어져 있는 영점을 모아줌으로써, 주기 T마다 좌우 준대칭인 신호를 이용하여 타이밍 복원을 수행하면 포락선이 일정한 출력신호를 만들 수 있다. 따라서 전치필터의 도입은 신호의 진폭 차이비를 이용하여 타이밍 정보를 검출하는 이산푸리에변환 타이밍 추정기의 지터 성능을 개선시킬 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (7)

  1. 아날로그 신호를 샘플링하여 디지털 신호로 변환하는 아날로그/디지털 변환부;
    로드되는 필터계수에 따라 상기 디지털신호를 정합필터링하는 정합필터;
    상기 정합필터로부터 입력받은 다중레벨 신호의 영점을 일정한 영역으로 수렴시키는 전치필터; 및
    상기 전치필터의 출력신호에 대해 타이밍 동기를 수행하는 동기부;를 포함하는 것을 특징으로 하는 피드포워드 심볼 동기 장치.
  2. 제 1항에 있어서,
    상기 전치필터는 상기 다중레벨 신호의 주기마다 대칭적인 펄스형태의 신호를 출력하는 것을 특징으로 하는 피드포워드 심볼 동기 장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 전치필터는 탭수의 조정이 가능한 유한 임펄스 응답(Finite Impulse Response : FIR) 필터인 것을 특징으로 하는 피드포워드 심볼 동기 장치.
  4. 제 1항에 있어서,
    상기 동기부는, 상기 전치필터의 출력신호를 저장하는 버퍼;
    상기 전치필터로부터 입력되는 신호의 샘플간의 차이비를 이용하여 타이밍 옵셋을 추정하는 타이밍 추정부; 및
    상기 타이밍 옵셋에 기초하여 상기 버퍼부로부터 입력되는 신호의 동기를 복원하는 보간부;를 포함하는 것을 특징으로 하는 피드포워드 심볼 동기 장치.
  5. 아날로그 신호를 샘플링하여 디지털 신호로 변환하는 단계;
    로드되는 필터계수에 따라 상기 디지털신호를 정합필터링하는 단계;
    정합필터링된 다중레벨의 상기 디지털신호의 영점을 일정한 영역으로 수렴시키는 단계; 및
    수렴된 상기 디지털신호에 대해 타이밍 동기를 수행하는 단계;를 포함하는 것을 특징으로 하는 피드포워드 심볼 동기 방법.
  6. 제 5항에 있어서,
    상기 수렴단계는 다중레벨 상기 디지털신호의 주기마다 상기 주기를 중심으로 대칭적인 펄스형태의 신호를 출력하는 것을 특징으로 하는 피드포워드 심볼 동기 방법.
  7. 제 5항 또는 제 6항에 있어서,
    상기 수렴단계는 탭수의 조정이 가능한 유한 임펄스 응답(Finite Impulse Response : FIR) 필터에 의해 수행되는 것을 특징으로 하는 피드포워드 심볼 동기 방법.
KR1020010061496A 2001-10-05 2001-10-05 피드포워드 심볼 동기 장치 및 방법 KR20030029235A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010061496A KR20030029235A (ko) 2001-10-05 2001-10-05 피드포워드 심볼 동기 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010061496A KR20030029235A (ko) 2001-10-05 2001-10-05 피드포워드 심볼 동기 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20030029235A true KR20030029235A (ko) 2003-04-14

Family

ID=29563425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010061496A KR20030029235A (ko) 2001-10-05 2001-10-05 피드포워드 심볼 동기 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20030029235A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438519B1 (ko) * 2001-12-28 2004-07-03 한국전자통신연구원 순방향 구조로 심볼 타이밍을 추정하는 수신 시스템 및 그타이밍 추정방법
KR100493026B1 (ko) * 2002-09-09 2005-06-07 삼성전자주식회사 전화선 모뎀을 위한 강건한 심벌 타이밍 복구 회로
KR100735497B1 (ko) * 2006-04-10 2007-07-04 삼성전기주식회사 타이밍 동기가 향상된 패킷기반 무선통신 시스템 및 그방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438519B1 (ko) * 2001-12-28 2004-07-03 한국전자통신연구원 순방향 구조로 심볼 타이밍을 추정하는 수신 시스템 및 그타이밍 추정방법
KR100493026B1 (ko) * 2002-09-09 2005-06-07 삼성전자주식회사 전화선 모뎀을 위한 강건한 심벌 타이밍 복구 회로
KR100735497B1 (ko) * 2006-04-10 2007-07-04 삼성전기주식회사 타이밍 동기가 향상된 패킷기반 무선통신 시스템 및 그방법

Similar Documents

Publication Publication Date Title
US5793821A (en) Timing Recovery using group delay compensation
US20090190643A1 (en) Carrier phase independent symbol timing recovery methods for vsb receivers
US8837616B2 (en) Equalization of a distributed pilot OFDM signal
JPS6194419A (ja) アダプテイブ受信装置
KR19990081929A (ko) 분수적으로 간격을 이룬 자기복구 적응성 이퀄라이저를갖춘 디지털 수신기
Ding et al. On channel identification based on second-order cyclic spectra
JP3693301B2 (ja) 改善されたタイミング手段を有する受信機からなる送信方式
TW200412093A (en) QAM receiver having joint gain, carrier recovery and equalization system
JP2003520495A (ja) ボー・レート・タイミング復元
GB2316586A (en) Timing interpolator in digital demodulator
KR20010034155A (ko) 채널 특성 추적 방법 및 장치
KR20030029235A (ko) 피드포워드 심볼 동기 장치 및 방법
KR101019481B1 (ko) 타이밍 복구 장치 및 방법
JP4635750B2 (ja) 等化装置および等化方法
US7106818B2 (en) Method and apparatus for timing recovery based on dispersion characterization and components therefor
EP0389027A2 (en) Procedure and device for timing recovery in the reception of base band digital signals
EP1117219B1 (en) Frequency offset correction in the presence of intersymbol interference
KR100787568B1 (ko) 높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법
KR100236042B1 (ko) 잔류측파대 hdtv 시스템의 타이밍 복원을 위한 위상 검출방법 및 그 회로
CN109743271B (zh) 基于迭代干扰消除的超奈奎斯特系统符号估计方法
KR100783399B1 (ko) 큐에이엠 수신기의 타이밍 락 디텍터
KR100236043B1 (ko) 잔류측파대 hdtv 의 타이밍 복원을 위한 위상 검출 회로
US6952445B2 (en) Symbol constellations having second-order statistics with cyclostationary phase
EP1221794A1 (en) Method and arrangement to determine a clock timing error in a multi-carrier transmission system
CN1130883C (zh) 定时恢复取样电路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011005

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid