KR20030028053A - Method of forming contact of semiconductor devices - Google Patents
Method of forming contact of semiconductor devices Download PDFInfo
- Publication number
- KR20030028053A KR20030028053A KR1020010059964A KR20010059964A KR20030028053A KR 20030028053 A KR20030028053 A KR 20030028053A KR 1020010059964 A KR1020010059964 A KR 1020010059964A KR 20010059964 A KR20010059964 A KR 20010059964A KR 20030028053 A KR20030028053 A KR 20030028053A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- titanium nitride
- contact
- cobalt
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
- H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
Abstract
Description
본 발명은 반도체 장치의 콘택 형성 방법에 관한 것이다.The present invention relates to a method for forming a contact of a semiconductor device.
반도체 장치 소자 고집적화에 따라 소자가 차지하는 평면적이 줄어들고 상하부 도전 영역을 연결하는 콘택의 폭도 점차 줄어들고 있다. 콘택의 폭이 줄어드는 경향은 노광 공정의 한계에 따른 패터닝의 어려움, 좁은 콘택 홀을 보이드 없이 채워야 하는 어려움과 함께 콘택 저항의 증가로 인한 신호의 지연이나, 소자 특성의 변화를 초래하는 문제를 가진다. 더불어, 콘택 저항의 증가는 콘택의 폭 혹은 면적의 축소에 따른 것과 함께 다른 물질층 사이에 오믹 콘택이 형성되지 않는 경우에도 문제가 된다.As the integration of semiconductor devices increases, the planar area occupied by the devices decreases, and the width of contacts connecting upper and lower conductive regions decreases. The tendency of the contact width to decrease has difficulty in patterning due to the limitation of the exposure process, difficulty in filling the narrow contact hole without voids, and also causes a delay of a signal due to an increase in contact resistance or a change in device characteristics. In addition, the increase in contact resistance is also a problem when the ohmic contact is not formed between different material layers along with the reduction in the width or area of the contact.
기존의 콘택 플러그 물질로 폴리실리콘과 CVD 텅스텐이 일반적으로 사용되고 있다. 이들 가운데 폴리실리콘은 콘택 홀에 대한 채움성이 좋아 콘택 플러그 물질로 많이 사용되나 비저항이 크고 콘택홀 폭이 좁아짐에 따라 콘택 저항을 높이는 문제가 있다. 그리고, 강유전체 캐퍼시터를 채택한 반도체 장치의 경우, 하부 전극과 닿아 있는 폴리실리콘 콘택 플러그 상부가 강유전체 구조를 형성 혹은 복구하는 과정에서 산화성 고온 열처리를 통해 산화되어 콘택 불량을 초래할 수 있다.Conventional contact plug materials include polysilicon and CVD tungsten. Among them, polysilicon is used as a contact plug material because of its good filling property, but has a problem of increasing contact resistance as the specific resistance is large and the contact hole width is narrowed. In the case of a semiconductor device employing a ferroelectric capacitor, the upper portion of the polysilicon contact plug in contact with the lower electrode may be oxidized through oxidative high temperature heat treatment in the process of forming or restoring the ferroelectric structure, resulting in contact failure.
한편, 저항이 낮고 채움성이 좋아 콘택 플러그로 많이 사용되는 CVD 텅스텐의 경우에도 콘택 플러그 저면에서 실리콘과 직접 닿을 경우 스파이크 현상 등의 문제를 가진다. 이런 문제를 막기 위해 텅스텐 플러그 형성을 위한 텅스텐 적층 전에 콘택 홀이 형성된 층간 절연막(11)이 적층된 기판(10)에 티타늄/티타늄 질화막으로 된 베리어 메탈층을 형성할 수 있다. 도1 내지 도3은 베리어 메탈층을 사용한 종래의 텅스텐 콘택 플러그 형성방법을 나타내는 공정 단면도들이다. 그러나, 이런 문제를 막기 위해 텅스텐층(17') 적층 전에 티타늄/티타늄 질화막(13',15')의 베리어 메탈층을 먼저 적층하면 베리어 메탈은 고집적화가 진행되면서 콘택홀이 좁아진 상태에서 콘택홀의 폭을 더욱 좁혀 심(seam)이나 보이드(void)의 문제를 확대시킨다. 더욱이 텅스텐으로 콘택 플러그(17)와 그 상부 배선(19)을 함께 형성하는 경우, 오정렬이 발생하면 배선(19)을 형성하는 식각 과정에서 과식각이 이루어지면서 콘택 플러그(17) 상부가 손상되어 콘택 저항을 높이게 된다. 도면에서 14는 티타늄막과 기판의 실리콘이 반응하여 형성하는 티타늄 실리사이드층이다.On the other hand, CVD tungsten, which is often used as a contact plug because of low resistance and good fillability, has a problem such as a spike phenomenon when directly contacting silicon on the bottom of the contact plug. In order to prevent such a problem, a barrier metal layer made of titanium / titanium nitride film may be formed on the substrate 10 on which the interlayer insulating film 11 on which contact holes are formed is deposited before tungsten stacking for tungsten plug formation. 1 to 3 are cross-sectional views illustrating a conventional tungsten contact plug forming method using a barrier metal layer. However, if the barrier metal layers of the titanium / titanium nitride films 13 'and 15' are laminated first before the tungsten layer 17 'is stacked, the barrier metal becomes highly integrated and the width of the contact hole is narrowed. To further narrow the problem of seams and voids. In addition, when the contact plug 17 and the upper wiring 19 are formed together with tungsten, when misalignment occurs, the upper part of the contact plug 17 is damaged due to overetching during the etching process of forming the wiring 19. Will increase resistance. In the figure, 14 is a titanium silicide layer formed by the reaction between the titanium film and the silicon of the substrate.
폴리실리콘 및 CVD 텅스텐 콘택 플러그의 문제점을 극복하기 위해서 이들 물질의 약점을 커버할 수 있는 티타늄 질화막 콘택 플러그가 연구되고 있다. 즉, 티타늄 질화막은 내산화성, 도전성이 양호하고, 상부 배선을 이룰 텅스텐과 식각 선택비를 가질 수 있으며, CVD 티타늄 질화막은 갭 필(gap fill) 능력이 뛰어나다는 장점이 있다.In order to overcome the problems of polysilicon and CVD tungsten contact plugs, titanium nitride contact plugs that can cover the weaknesses of these materials have been studied. That is, the titanium nitride film has good oxidation resistance and conductivity, and may have an etching selectivity with tungsten to form an upper wiring, and the CVD titanium nitride film has an excellent gap fill capability.
그러나, CVD 티타늄 질화막으로 콘택 플러그를 형성할 경우, 증착을 위해 소오스 가스로 염화티타늄(TiCl4)와 암모니아(NH3)를 사용하게 되는데 증착된 티타늄 질화막 내에 염소 성분이 남아서 저항의 증가를 가져올 수 있다. 이와 관련하여, 텅스텐 플러그와 티타늄 질화막 플러그 모두에서 후속 열처리 후에 저항값이 증가하는 현상으로 보이는데 티타늄 질화막의 경우 그 정도가 훨씬 높고 그 이유는 염소 때문인 것으로 알려져 있다. 한편, 티타늄 질화막 콘택 플러그를 채택할 경우, 통상 접착층(wetting layer)으로 티타늄을 먼저 적층한다. 이 경우, 티타늄과 실리콘 기판의 작용에 의해 티타늄 실리사이드(TiSi2)가 형성되어 오믹 콘택을 형성한다. 그런데, 티타늄 질화막 내의 잔류 염소는 후속 열공정에서 티타늄 실리사이드와 함께 고저항 물질을 만드는 것으로 생각되고 있다. 더욱이, p형 불순물로 도핑된 기판에 접하는 콘택 플러그에서는 오믹 콘택층을 형성하는 티타늄 실리사이드가 p형 불순물인 보론(B)와 결합하여 고저항 물질인 티타늄 보로나이드(TiBX)를 형성하게 되고, 열처리를 겪으면서 티타늄 실리사이드 자체가 뭉쳐서(agglomeration) 저항이 증가할 수 있다.However, in the case of forming a contact plug with CVD titanium nitride, titanium chloride (TiCl 4) and ammonia (NH 3) are used as the source gas for deposition. Chlorine may remain in the deposited titanium nitride to increase resistance. In this regard, it appears that the resistance value increases after the subsequent heat treatment in both the tungsten plug and the titanium nitride plug, which is much higher in the case of the titanium nitride film and is known to be due to chlorine. On the other hand, when the titanium nitride contact plug is adopted, titanium is usually laminated first with a wetting layer. In this case, titanium silicide (TiSi 2) is formed by the action of titanium and the silicon substrate to form an ohmic contact. However, residual chlorine in the titanium nitride film is thought to form a high resistance material with titanium silicide in subsequent thermal processes. Furthermore, in the contact plugs contacting the substrate doped with p-type impurities, titanium silicide forming the ohmic contact layer is combined with boron (B), which is a p-type impurity, to form titanium boronide (TiB X ), which is a high resistance material. Titanium silicides themselves may agglomerate during the heat treatment to increase resistance.
결과적으로, 가령, 티타늄/티타늄 질화막/텅스텐 플러그, 티타늄/티타늄 질화막/ALD 티타늄 질화막 플러그 두 개의 콘택 플러그를 P+로 도핑된 기판 영역과 N+로 도핑된 기판 영역에 각각 형성하고 후속 열처리를 750도씨 30분 한 경우, 1000개의 콘택 플러그 직렬저항은 텅스텐 플러그 경우가 2000오옴, 350오옴인데 비해 티타늄 질화막 플러그 직렬저항은 각각 7500오옴, 400오옴에 달해 오히려 높게 나왔다.As a result, for example, two contact plugs, for example, titanium / titanium nitride / tungsten plugs, titanium / titanium nitride / ALD titanium nitride plugs, are formed in the P + doped substrate region and the N + doped substrate region, respectively, and subsequent heat treatment is performed at 750 ° C. In 30 minutes, the series resistance of 1000 contact plugs was 2000 ohms and 350 ohms for tungsten plugs, while the titanium nitride plug series resistances reached 7500 ohms and 400 ohms, respectively.
본 발명은 반도체 장치의 콘택 플러그 물질로 티타늄 질화막을 사용하고 그 접착층으로 티타늄층을 사용하는 경우에 발생할 수 있는 이상의 문제점을 해결하기 위한 것으로, 티타늄 질화막을 콘택 플러그로 사용하면서 후속 열처리로 인한 저항 증가의 문제를 경감시킬 수 있는 반도체 장치 콘택 형성 방법을 제공하는 것을 목적으로 한다.The present invention is to solve the above problems that may occur when using a titanium nitride film as a contact plug material of a semiconductor device and using a titanium layer as an adhesive layer, while using a titanium nitride film as a contact plug increases the resistance due to subsequent heat treatment An object of the present invention is to provide a method for forming a semiconductor device contact which can alleviate the problem.
본 발명은 다른 관점에서, 티타늄 질화막을 P형 불순물 영역과 연결된 콘택 플러그로 사용하면서 후속 열처리에 의한 저항 증가를 경감시킬 수 있는 반도체 장치 콘택 형성 방법을 제공하는 것을 목적으로 한다.In another aspect, an object of the present invention is to provide a method for forming a semiconductor device contact capable of reducing the increase in resistance due to subsequent heat treatment while using a titanium nitride film as a contact plug connected with a P-type impurity region.
도1 내지 도3은 베리어 메탈층을 사용한 종래의 텅스텐 콘택 플러그 형성방법을 나타내는 공정 단면도들,1 to 3 are process cross-sectional views showing a conventional tungsten contact plug forming method using a barrier metal layer;
도4 내지 도8은 코발트층을 사용한 본 발명의 티타늄 질화막 콘택 플러그 형성 방법을 나타내는 공정 단면도들,4 to 8 are process cross-sectional views showing a method for forming a titanium nitride contact plug of the present invention using a cobalt layer;
도9 및 도10은 티타늄 질화막 콘택을 형성하는 경우에 콘택 계면에 코발트 실리사이드층 형성 여부에 따른 뭉침현상 차이를 나타내는 도면들이다.9 and 10 are diagrams illustrating a difference in agglomeration phenomenon depending on whether a cobalt silicide layer is formed at a contact interface when forming a titanium nitride film contact.
상기 목적을 달성하기 위한 본 발명의 반도체 장치 콘택 형성 방법은, 층간 절연막에 하부 실리콘층을 드러내는 콘택 홀을 형성하는 단계, 상기 하부 실리콘층 표면에 코발트 실리사이드층을 형성하는 단계, 상기 콘택 홀의 잔여 부분을 티타늄질화막으로 채우는 단계를 구비하여 이루어진다.The semiconductor device contact forming method of the present invention for achieving the above object, forming a contact hole exposing a lower silicon layer in the interlayer insulating film, forming a cobalt silicide layer on the lower silicon layer surface, the remaining portion of the contact hole It comprises the step of filling with a titanium nitride film.
본 발명에서 하부 실리콘층은 대개 실리콘 기판이 될 것이나, 실리콘 에피텍시 층(epitaxial layer) CVD 폴리실리콘 등으로 이루어진 패드(pad)일 수도 있다. 하부 실리콘층에 코발트 실리사이드층을 형성하는 단계는 통상 하부 실리콘층을 드러내는 콘택 홀이 형성된 기판에 코발트층을 적층하고 후속 열처리를 통해 하부 실리콘층과의 계면에 코발트 실리사이드를 형성하는 방식으로 이루어질 수 있다. 콘택 홀의 측벽과 층간 절연막 상부에 적층된 코발트층은 코발트 실리사이드와 코발트의 식각 선택비를 이용하여 황산 스트립 공정을 통해 제거될 수 있다. 코발트 실리사이드층 위로 잔여 콘택 홀에 티타늄 질화막을 채우는 단계는 단순히 티타늄 질화막을 적층하는 방법으로, 혹은, 티타늄/티타늄 질화막을 얇게 적층한 뒤 원자층적층(ALD:Atomic Latyer Deposition)을 통해 이루어질 수 있다.In the present invention, the lower silicon layer will usually be a silicon substrate, but may also be a pad made of a silicon epitaxial layer CVD polysilicon or the like. Forming the cobalt silicide layer on the lower silicon layer may be generally performed by laminating a cobalt layer on a substrate having a contact hole exposing the lower silicon layer and forming cobalt silicide at an interface with the lower silicon layer through subsequent heat treatment. . The cobalt layer stacked on the sidewalls of the contact hole and the interlayer insulating layer may be removed through a sulfuric acid strip process using an etching selectivity of cobalt silicide and cobalt. Filling the titanium nitride layer in the remaining contact hole over the cobalt silicide layer may be performed by simply depositing a titanium nitride layer, or by thinly stacking a titanium / titanium nitride layer and then using atomic layer deposition (ALD).
콘택 홀을 제외한 층간 절연막 상면에 적층된 코발트막, 티타늄 질화막 등은 CMP 공정을 통해 제거될 수 있다. 이로써 콘택 플러그가 형성된다. 이후 배선용 도전층을 콘택 플러그가 형성된 기판에 적층하고 콘택 플러그와 연결된 배선이 형성된다. 배선용 도전층으로는 텅스텐층이 주로 사용된다.The cobalt film, the titanium nitride film, and the like stacked on the upper surface of the interlayer insulating film except for the contact hole may be removed through a CMP process. This forms a contact plug. Thereafter, the wiring conductive layer is stacked on the substrate on which the contact plug is formed, and the wiring connected to the contact plug is formed. Tungsten layer is mainly used as a wiring conductive layer.
이하 도면을 참조하면서 본 발명을 이루는 공정 단계들을 통해 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도4를 참조하면, 실리콘 기판(10)에 층간 절연막(11)이 적층된 상태에서 층간 절연막에 대한 패터닝을 통해 콘택 홀(21)이 형성된다. 층간 절연막(11)은 실리콘 산화막으로 형성된다.Referring to FIG. 4, the contact hole 21 is formed by patterning the interlayer insulating layer 11 in a state in which the interlayer insulating layer 11 is stacked on the silicon substrate 10. The interlayer insulating film 11 is formed of a silicon oxide film.
도5를 참조하면, 콘택 홀이 형성되어 바닥에 실리콘 기판(10)이 드러난 상태에서 기판 전면에 수백 옹스트롬 두께로 코발트층(23)을 형성한다. 고집적 반도체 장치에서 콘택 홀의 가로세로비가 높은 상태에서는 스퍼터링보다 CVD나 ALD 형태의 적층이 바람직하다. 750 내지 800도씨 고온으로 기판(10)면과 코발트층(23) 계면에서 실리사이드화가 이루어진다. 콘택 홀 저면에는 따라서 코발트 실리사이드층(25)이 형성되고, 콘택 홀 측벽이나 층간 절연막(11) 상면에는 코발트층(23)이 잔류된다.Referring to FIG. 5, a contact hole is formed to form a cobalt layer 23 having a thickness of several hundred angstroms on the entire surface of the substrate while the silicon substrate 10 is exposed at the bottom. In a highly integrated semiconductor device, in the state where the aspect ratio of the contact hole is high, stacking in the form of CVD or ALD is preferable to sputtering. The suicide is achieved at the interface of the substrate 10 and the cobalt layer 23 at a high temperature of 750 to 800 degrees Celsius. The cobalt silicide layer 25 is formed on the bottom of the contact hole, and the cobalt layer 23 remains on the contact hole sidewall or the top surface of the interlayer insulating film 11.
도6을 참조하면, 도5의 단계에서 잔류된 코발트층(23)을 제거한다. 제거는 코발트 실리사이드층(23)에 대해 선택성이 낮고, 코발트층(23)을 쉽게 제거할 수 있는 황산 스트립 공정을 사용할 수 있다. 콘택 홀 저면에 잔류된 코발트 실리사이드 위로 티타늄 질화막을 CVD로 얇게 적층하고 이어서 ALD 공정으로 티타늄 질화막으로 잔류 콘택 홀을 채운다. 티타늄 질화막(27') 적층에 앞서 티타늄막을 적층하는 것도 생각할 수 있다. 이때, 코발트 실리사이드층(25) 표면에는 얇은 산화층이 형성될 수 있으므로 티타늄 질화막(27') 적층에 앞서 산화층을 제거하는 공정이 이루어질 수 있다. 또는, 별도의 산화층 제거 없이 PECVD 등을 통해 티타늄 질화막 등을 적층하는 과정에서 산화층 제거가 함께 이루어질 수 있다.Referring to FIG. 6, the cobalt layer 23 remaining in the step of FIG. 5 is removed. The removal is of low selectivity to the cobalt silicide layer 23 and may use a sulfuric acid strip process that can easily remove the cobalt layer 23. The titanium nitride film is thinly deposited by CVD over the cobalt silicide remaining on the bottom of the contact hole, and then the remaining contact hole is filled with the titanium nitride film by an ALD process. It is also conceivable to laminate the titanium film prior to the titanium nitride film 27 '. In this case, since a thin oxide layer may be formed on the surface of the cobalt silicide layer 25, a process of removing the oxide layer may be performed before the titanium nitride layer 27 ′ is stacked. Alternatively, the oxide layer may be removed in the process of laminating the titanium nitride layer through PECVD without removing the oxide layer.
도7을 참조하면, 콘택 홀을 채우는 티타늄 질화막을 제외한 층간 절연막 상면의 티타늄 질화막은 CMP(Chemical Mechanical Polishing)을 통해 혹은 전면 에치 백을 통해 제거할 수 있다. 기판에는 콘택 플러그(27)만 층간 절연막(11)에 이루어진 콘택 홀에 남게 된다.Referring to FIG. 7, the titanium nitride layer on the upper surface of the interlayer insulating layer except for the titanium nitride layer filling the contact hole may be removed through chemical mechanical polishing (CMP) or through an entire etch back. Only the contact plug 27 remains in the contact hole formed in the interlayer insulating film 11 on the substrate.
도8을 참조하면, 배선용 도전층을 적층하고 패터닝을 통해 배선(29)을 형성한다. 배선(29)은 콘택 플러그(27) 위로 가로지르면서 콘택 플러그(27)와 전기적으로 접속된다. 배선용 도전층은 텅스텐, 알미늄, 구리 등을 사용할 수 있고, 텅스텐 적층 전에 접착층으로 티타늄 질화막 등을 사용할 수 있다. 그러나, 티타늄 질화막의 경우 얇은 두께로 적층한다. 배선 패터닝 과정에서 티타늄 질화막으로 이루어진 콘택 플러그와 배선용 도전층은 식각 선택비를 가질 수 있도록 식각물질(etchant)를 선택하여 사용하여야 한다. 이런 경우, 배선 패터닝 단계에서 식각 마아진을 높일 수 있으므로 과식각을 충분히 할수 있고, 배선 사이의 잔류물이 남아 단락을 일으키는 것을 방지할 수 있다.Referring to FIG. 8, the wiring conductive layer is stacked and the wiring 29 is formed through patterning. The wiring 29 is electrically connected to the contact plug 27 while crossing over the contact plug 27. Tungsten, aluminum, copper, etc. can be used for a wiring conductive layer, A titanium nitride film etc. can be used as an adhesive layer before tungsten lamination. However, the titanium nitride film is laminated with a thin thickness. In the wiring patterning process, the contact plug made of titanium nitride and the conductive layer for wiring should be used by selecting an etchant to have an etching selectivity. In this case, since the etching margin can be increased in the wiring patterning step, overetching can be sufficiently performed, and residues between the wirings can be left to prevent short circuits.
이상 단계에 의해 이루어진 콘택 플러그에서 저면에는 코발트 실리사이드(CoSi2)가 형성되어 티타늄 질화막 형성 과정에서 포함된 염소 가스가 인근에 존재하는 경우에도 고저항성 물질로 변화하는 문제가 줄어든다. 가령, 가령, 티타늄/티타늄 질화막/ALD 티타늄 질화막 플러그와 코발트/티타늄/티타늄 질화막/ALD 티타늄 질화막 플러그를 P+로 도핑된 기판 영역과 N+로 도핑된 기판 영역에 각각 형성하고 후속 열처리를 750도씨 30분 한 경우, 1000개의 콘택 플러그 직렬저항은 코발트층을 사용한 경우 1500오옴, 300오옴으로 종래의 티타늄/티타늄 질화막 베리어 메탈층만 사용한 경우인 7500오옴, 400오옴에 비해 월등히 낮으며, 텅스텐 콘택 플러그를 사용하는 종래의 경우와 비교해 볼때도 의미있게 낮은 수치임을 알 수 있다.Cobalt silicide (CoSi2) is formed on the bottom surface of the contact plug formed by the above step, so that the problem of changing to a high resistance material is reduced even when chlorine gas contained in the titanium nitride film is formed nearby. For example, for example, a titanium / titanium nitride film / ALD titanium nitride plug and a cobalt / titanium / titanium nitride film / ALD titanium nitride plug are formed in a P + doped substrate region and an N + doped substrate region, respectively, and subsequent heat treatment is performed at 750 ° C. In this case, 1000 contact plug series resistance is 1500 ohm and 300 ohm when cobalt layer is used, which is much lower than 7500 ohm and 400 ohm when using only titanium / titanium nitride barrier metal layer. Compared with the conventional case used, it can be seen that the value is significantly lower.
또한, 도9 및 도10에서 보이듯이, 후속 열처리 공정을 실시한 뒤 콘택 플러그와 기판의 계면 부위를 단면으로 관찰하면, 콘택 플러그(17) 형성에 티타늄 질화막만 사용한 경우 계면의 티타늄 실리사이드의 뭉침 현상(Aggromeration)으로 인하여 티타늄 실리사이드층(14)의 두께가 거의 0에서 220 옹스트롬 까지 큰 차이가 났으나, 코발트를 사용하여 코발트 실리사이드층(25)이 계면에 형성된 경우는 뭉침현상이 거의 없어져 70 내지 140 옹스트롬 정도의 변이를 나타냄을 볼 수 있다.In addition, as shown in FIGS. 9 and 10, when the interface portion of the contact plug and the substrate is observed in cross section after the subsequent heat treatment process, when only the titanium nitride film is used to form the contact plug 17, the aggregation of titanium silicide at the interface ( Due to the aggromeration, the thickness of the titanium silicide layer 14 varied greatly from 0 to 220 angstroms. However, in the case where the cobalt silicide layer 25 is formed at the interface using cobalt, agglomeration is almost eliminated, resulting in 70 to 140 angstroms. It can be seen that the degree of variation.
본 발명에 따르면, 반도체 장치의 콘택 플러그 물질로 티타늄 질화막을 사용할 때 먼저 코발트층을 적층하여 코발트 실리사이드를 계면에 형성함으로써 후속 열처리로 인한 콘택 저항 증가를 방지할 수 있다. 특히, 티타늄 질화막을 P형 불순물 영역과 연결된 콘택 플러그로 사용하면서 후속 열처리에 의한 저항 증가를 경감시키는 효과를 높일 수 있다.According to the present invention, when a titanium nitride film is used as the contact plug material of a semiconductor device, cobalt silicide is first deposited to form cobalt silicide at an interface, thereby preventing an increase in contact resistance due to subsequent heat treatment. In particular, while using the titanium nitride film as a contact plug connected with the P-type impurity region, it is possible to increase the effect of reducing the resistance increase by the subsequent heat treatment.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010059964A KR20030028053A (en) | 2001-09-27 | 2001-09-27 | Method of forming contact of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010059964A KR20030028053A (en) | 2001-09-27 | 2001-09-27 | Method of forming contact of semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030028053A true KR20030028053A (en) | 2003-04-08 |
Family
ID=29562508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010059964A KR20030028053A (en) | 2001-09-27 | 2001-09-27 | Method of forming contact of semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030028053A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012087547A1 (en) * | 2010-12-20 | 2012-06-28 | Intel Corporation | Barrierless single-phase interconnect |
-
2001
- 2001-09-27 KR KR1020010059964A patent/KR20030028053A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012087547A1 (en) * | 2010-12-20 | 2012-06-28 | Intel Corporation | Barrierless single-phase interconnect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI658558B (en) | Nitride structure having gold-free contact and methods for forming such structures | |
| US6737728B1 (en) | On-chip decoupling capacitor and method of making same | |
| TWI540678B (en) | Contact plug and method of making same and semiconductor device | |
| US6800549B2 (en) | Method of fabricating semiconductor device including forming contact hole with anisotropic and isotropic etching and forming discontinuous barrier layer | |
| US6028359A (en) | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture therefor | |
| JP5039267B2 (en) | Capacitor structure and method for manufacturing the same in a dual damascus process | |
| JP2002246467A (en) | Semiconductor device and its forming method | |
| JP3022744B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3293792B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6175131B1 (en) | Semiconductor device having a capacitor and an interconnect layer | |
| US5208170A (en) | Method for fabricating bipolar and CMOS devices in integrated circuits using contact metallization for local interconnect and via landing | |
| US9123783B2 (en) | Integrated circuits and methods of forming integrated circuits with interlayer dielectric protection | |
| US20200203156A1 (en) | Stack viabar structures | |
| KR100554992B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6627504B1 (en) | Stacked double sidewall spacer oxide over nitride | |
| KR20030028053A (en) | Method of forming contact of semiconductor devices | |
| JP3534589B2 (en) | Multilayer wiring device and method of manufacturing the same | |
| US6228735B1 (en) | Method of fabricating thin-film transistor | |
| KR20000060496A (en) | a capacitor and a fabricating method thereof | |
| JP4232215B2 (en) | Manufacturing method of semiconductor device | |
| KR20070013572A (en) | Method of forming semiconductor device with capacitor and metal interconnection in damascene process | |
| US11315876B2 (en) | Thin film conductive material with conductive etch stop layer | |
| JP2005209710A (en) | Manufacturing method for semiconductor integrated circuit device | |
| JP2002176098A (en) | Method for manufacturing semiconductor device having multilayer interconnection structure | |
| KR20000041363A (en) | Method for forming contact of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |