KR20030024423A - 초전도 ＭｇＢ2 박막을 포함하는 조셉슨 접합 및 그 제조방법 - Google Patents

초전도 ＭｇＢ2 박막을 포함하는 조셉슨 접합 및 그 제조방법 Download PDF

Info

Publication number
KR20030024423A
KR20030024423A KR1020010057569A KR20010057569A KR20030024423A KR 20030024423 A KR20030024423 A KR 20030024423A KR 1020010057569 A KR1020010057569 A KR 1020010057569A KR 20010057569 A KR20010057569 A KR 20010057569A KR 20030024423 A KR20030024423 A KR 20030024423A
Authority
KR
South Korea
Prior art keywords
thin film
superconductor thin
forming
josephson junction
film
Prior art date
Application number
KR1020010057569A
Other languages
English (en)
Other versions
KR100400080B1 (ko
Inventor
김준호
김상협
성건용
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0057569A priority Critical patent/KR100400080B1/ko
Publication of KR20030024423A publication Critical patent/KR20030024423A/ko
Application granted granted Critical
Publication of KR100400080B1 publication Critical patent/KR100400080B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0381—Processes for depositing or forming copper oxide superconductor layers by evaporation, e.g. MBE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0436—Processes for depositing or forming copper oxide superconductor layers by chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0521—Processes for depositing or forming copper oxide superconductor layers by pulsed laser deposition, e.g. laser sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0856—Manufacture or treatment of devices comprising metal borides, e.g. MgB2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • H10N60/855—Ceramic superconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

초전도 MgB2박막을 포함하는 조셉슨 접합 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 조셉슨 접합은 S-I-S 또는 S-N-S의 삼층막으로 이루어지며, MgB2로 이루어지는 하부 초전도체 박막과, MgB2로 이루어지는 상부 초전도체 박막과, 이들 사이에 개재되고 초전도성이 없는 물질로 이루어지는 배리어막을 포함한다. 배리어막은 (Mg1-xMx)B2의 조성식을 가지는 금속 도전층 또는 절연층으로 이루어질 수 있다. 식중, M은 Cu, Zn, Na, Be, Li 및 Al로 이루어지는 군에서 선택되는 어느 하나이고, 0 < x < 1이다. 본 발명에 따른 조셉슨 접합 제조 방법에서는, MgB2로 이루어지는 하부 초전도체 박막을 형성하는 단계 후, 배리어막을 형성하는 단계, 상부 초전도체 박막을 형성하는 단계, 및 캡핑층을 형성하는 단계가 각각 선행하는 단계에서의 진공을 깨지 않고 선행하는 단계 후 인시튜로 연속적으로 행해진다.

Description

초전도 ＭｇＢ2 박막을 포함하는 조셉슨 접합 및 그 제조 방법{Josephson junction including superconducting MgB2 thin film and method for manufacturing the same}
본 발명은 조셉슨 접합(Josephson junction) 및 그 제조 방법에 관한 것으로, 특히 초전도체-도체-초전도체 (Superconductor-Normal Metal-Superconductor,S-N-S) 및 초전도체-절연체-초전도체 (Superconductor-Insulator-Superconductor, S-I-S)의 전기적 접합 구조를 가지는 조셉슨 접합 및 그 제조 방법에 관한 것이다.
초전도체 조셉슨 접합 제조는 전자 회로 응용을 위한 목적으로 지난 수 십년 동안 활발하게 이루어져 왔다. 지금까지는 초전도 전이 온도(Tc)가 9.2K인 저온 초전도체 Nb와, Tc가 93K인 고온 초전도체 Y1Ba2Cu3O7-x를 이용한 조셉슨 접합 제작 및 전자 회로 응용이 그 주류를 이루고 있다.
고온 초전도체인 Y1Ba2Cu3O7-x박막은 초전도 전이가 액체 질소 온도 이상에서 일어나고, 에너지 갭이 저온 초전도에 비해 커서 고속 전자 회로 응용에 유리한 장점이 있다. 그러나, 복합 산화물 구조로 인해 산소 도핑량에 민감한 특성을 가지고 있어서 다수의 접합을 균일하게 제조하기 힘들고, 따라서 집적화된 회로 제작에 이용되기는 어렵다.
반면, 저온 초전도체인 Nb은 박막 제작에 있어서 균일성과 재현성이 좋아서 집적 회로 제작에 이용되고 있기는 하나, 액체 헬륨을 이용하는 4 ~ 5K의 온도에서 동작되어 경제적인 면에서의 효용성이 떨어진다.
종래 기술에 따른 접합으로서 Nb, NbN 또는 YBCO를 이용한 삼중층 구조의 접합이 보고되어 있다. 그 일 예로 히타치의 타루타니(Y. Tarutani) 등은 나이오븀(Nb) - 산화 나이오븀 - 나이오븀(Nb) 또는 나이오븀(Nb) - 산화 알루미늄 - 나이오븀(Nb)의 삼중층으로 이루어지는 적층 형태의 초전도체-부도체-초전도체의 조셉슨 접합을 만들었다. 이들은 이 접합 기술에 기반하여, 4 ~ 5K에서 기본적인논리 및 기억 소자를 시연하였다.(Y. Tarutani et al., Niobum-Based Integrated Circuit Technologies, Proceedings of the IEEE, 77, 1164-1176, 1989 참조)
다른 종래 기술로서, 카울(A. B. Kaul) 등은 NbN-TaNx-NbN의 삼중층 구조의 조셉슨 접합을 제조하였다. 이들은 8.3K에서 IcRn 값이 500μV 이상인 조셉슨 접합을 구현하였다. 이 크기의 IcRn 값은 단자속 전자 소자에 응용될 정도로 충분히 큰 크기이다. (Anupama B. Kaul et al, Internally shunted sputtered NbN Josephson junctions with a TaNx barrier for nonlatching logic applications, Appl. Phys. Lett., 78, 99-101,2001 참조)
또 다른 종래 기술로서, 목클리(B. H. Moeckly)는 하층의 YBCO 박막을 증착 시킨 후에 Ar 플라즈마로 YBCO 표면을 개질시킨후 상층의 YBCO를 연속적으로 진공중에서 증착시켜서 삼중층 구조의 조셉슨 접합을 만들었다. IcRn 값은 60K에서 100μV를 보였고, 4.2K에서는 1mV 이상의 값을 보였다.
종래의 Nb 또는 NbN 조셉슨 접합은 10K 이하의 낮은 온도에서 조셉슨 접합 특성이 일어난다. 따라서, 실용적인 전자 회로 응용을 위해서는 값비싼 액체 헬륨을 쓰거나 특별히 고안된 냉동기를 이용해야 하므로 실용성이 떨어진다. 또한, YBCO 조셉슨 접합을 이용한 전자 회로는 50 ~ 60K에서 사용 가능하나, 복합 산화물 재료 자체에서 기인하는 민감성으로 인해 균일한 접합을 재현성 있게 제작하지 못하여 집적화된 전자 회로에 이용되기 어렵다.
본 발명의 목적은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 간단한 조성으로 집적화된 전자 회로에 이용될 수 있을 정도의 균일한 접합을 제공할 수 있고, 15 ~ 20K의 온도에서 상용의 냉동기로 동작 가능한 경제적인 전자 회로를 제조하는 데 사용될 수 있는 조셉슨 접합을 제공하는 것이다.
본 발명의 다른 목적은 집적화된 전자 회로에 이용될 수 있을 정도의 균일한 접합을 오염없이 재현성 있게 형성할 수 있고, 15 ~ 20K의 온도에서 상용의 냉동기로 동작 가능한 전자 회로를 제조하는 데 사용될 수 있는 조셉슨 접합의 제조 방법을 제공하는 것이다.
도 1a 내지 도 1j는 본 발명의 제1 실시예에 따른 조셉슨 접합 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a 및 도 2b는 본 발명의 제2 실시예에 따른 조셉슨 접합 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판, 12: 하부 초전도체 박막, 14: 열처리, 20: 배리어막, 20a: 배리어막 패턴, 22: 상부 초전도체 박막, 22a: 상부 초전도체 박막 패턴, 24: 열처리, 30: 제1 캡핑층, 30a: 제1 캡핑층 패턴, 32: 제2 캡핑층, 40: 전극 패드, 42: 와이어.
상기 목적을 달성하기 위하여, 본 발명에 따른 조셉슨 접합은 MgB2로 이루어지는 하부 초전도체 박막과, MgB2로 이루어지는 상부 초전도체 박막과, 상기 하부 초전도체 박막과 상기 상부 초전도체 박막 사이에 개재되고 초전도성이 없는 물질로 이루어지는 배리어막(barrier film)을 포함한다.
상기 배리어막은 (Mg1-xMx)B2의 조성식을 가지는 금속 도전층 또는 절연층으로 이루어질 수 있다. 식중, M은 Cu, Zn, Na, Be, Li 및 Al로 이루어지는 군에서 선택되는 어느 하나이고, 0 < x < 1이다. 상기 절연층은 MgO, SiC, GaN, ZnO 및 Al2O3로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어질 수 있다.
본 발명에 따른 조셉슨 접합은 상기 상부 초전도체 박막으로부터의 Mg 확산을 방지하기 위하여 상기 상부 초전도체 박막 위에 형성된 캡핑층을 더 포함한다. 상기 캡핑층은 MgO, SiC, GaN, ZnO 및 Al2O3로 이루어지는 군에서 선택되는 적어도하나의 물질로 이루어지는 것이 바람직하다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 조셉슨 접합 제조 방법에서는, 기판상에 MgB2로 이루어지는 하부 초전도체 박막을 형성한다. 상기 하부 초전도체 박막 위에 초전도성이 없는 물질로 이루어지는 배리어막을 형성한다. 상기 배리어막 위에 MgB2로 이루어지는 상부 초전도체 박막을 형성한다. 상기 상부 초도전체 박막 형성 단계와 인시튜(in-situ)로 상기 상부 초도전체 박막 위에 캡핑층을 형성한다.
상기 기판은 GaN, Al2O3, SiC, ZnO, LiAlO2, LiGaO2, MgO 및 SrTiO3로 이루어지는 군에서 선택되는 적어도 하나로 이루어질 수 있다.
상기 하부 초전도체 박막 형성 단계 및 상기 상부 초전도체 박막 형성 단계는 각각 상기 기판의 온도를 400 ∼ 900℃로 유지하면서 행하는 것이 바람직하다.
상기 배리어막을 산화막으로 형성하기 위하여, 상기 하부 초전도체 박막의 표면을 산소 플라즈마 처리하거나 산소에 노출시키는 방법을 이용한다. 상기 하부 초전도체 박막의 표면을 산소 플라즈마 처리함으로써 상기 배리어막을 형성하는 경우에는 상기 기판을 상온으로 급냉시키면서 산소 플라즈마 처리를 행하는 것이 바람직하다.
본 발명에 따른 조셉슨 접합 제조 방법에서는 상기 하부 초전도체 박막을 형성한 후 상기 배리어막을 형성하기 전에, Mg 증기 분위기에서 상기 하부 초전도체 박막을 열처리하는 단계를 더 포함할 수 있다. 또한, 상기 상부 초전도체 박막을형성한 후 상기 캡핑층을 형성하기 전에, Mg 증기 분위기에서 상기 상부 초전도체 박막을 열처리하는 단계를 더 포함할 수 있다. 상기 열처리는 400 ∼ 900℃의 온도에서 행하는 것이 바람직하다.
본 발명에 따른 조셉슨 접합 제조 방법에 있어서, 상기 하부 초전도체 박막을 형성하는 단계 후, 상기 배리어막을 형성하는 단계 및 상기 상부 초전도체 박막을 형성하는 단계는 각각 선행하는 단계에서의 진공을 깨지 않고 상기 선행하는 단계 후 인시튜로 연속적으로 행해진다.
본 발명에 따른 조셉슨 접합은 집적화된 전자 회로 응용에 유리하다. 본 발명에 따른 조셉슨 접합으로 초전도 단자속 양자 회로가 제작되면, 15 ~ 20K 온도에서 회로 동작이 가능하다. 따라서, 고가의 액체 질소를 사용하지 않고도 현재 상용의 냉동기로 동작이 가능하여 경제적인 면에서 실용적이다. 또한, Nb 회로와 같은 종래의 회로에 비하여 4 배나 빠른 동작 속도를 가지는 전자 회로를 구현할 수 있다. 또한, 본 발명에 따른 조셉슨 접합 제조 방법에 따르면, 하부 초전도체 박막, 배리어막, 상부 초전도체 박막 및 캡핑층의 형성 공정이 모두 인시츄로 연속적으로 행해진다. 따라서, 집적화된 전자 회로에 이용될 수 있을 정도의 균일한 접합을 비교적 간단한 방법으로 오염없이 재현성 있게 형성할 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 발명에 따른 조셉슨 접합은 초전도 MgB2박막을 포함하는 S-N-S 또는 S-I-S의 삼층막으로 이루어지는 전기적 접합 구조를 갖는다.
도 1a 내지 도 1j는 본 발명의 제1 실시예에 따른 조셉슨 접합 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 제1 실시예에서는 S-N-S 조셉슨 접합을 제조하는 방법에 대하여 설명한다.
도 1a를 참조하면, 기판(10)상에 MgB2로 이루어지는 하부 초전도체 박막(12)을 약 20 ~ 300nm 두께로 형성한다. 상기 기판(10)은 GaN, Al2O3, SiC, ZnO, LiAlO2, LiGaO2, MgO 및 SrTiO3로 이루어지는 군에서 선택되는 적어도 하나로 이루어진다. 상기 하부 초전도체 박막(12)은 스퍼터링(sputtering), 펄스 레이저 증착(pulsed laser deposition), 화학 기상 증착(chemical vapor deposition), 이중 이온빔 증착(dual ion beam deposition), 전자선 증발(e-beam evaporation) 또는 스핀 코팅(spin coating) 방법으로 형성될 수 있다. 상기 하부 초전도체 박막(12) 형성을 위한 MgB2증착 공정시에는 에피택셜 박막 성장에 필요한 열에너지를 공급하기 위하여 상기 기판(10)의 온도를 약 400 ∼ 900℃로 유지시킨다. 또한, 상기 MgB2증착 공정시 성장되는 MgB2박막중의 Mg가 산화되는 것을 방지하기 위하여 MgB2증착 분위기를 진공으로 하거나, 아르곤(Ar) 분위기, 아르곤(Ar)과 수소(H2)의 혼합 가스 분위기, 또는 아르곤(Ar)과 수증기(H2O)의 혼합 분위기로 한다.
도 1b를 참조하면, 상기 하부 초전도체 박막(12)을 구성하는 MgB2박막에서 화학정량적으로 Mg가 부족하게 되는 것을 보충하기 위하여, 상기 하부 초전도체 박막(12)을 Mg 분위기에서 약 400 ∼ 900℃의 온도로 열처리(14)한다. 이와 같이, 열처리(14) 중에 Mg를 증기의 형태로 상기 하부 초전도체 박막(12)상에 흘려줌으로써 화학정량적인 MgB2박막이 얻어질 수 있다. 도 1a를 참조하여 설명한 상기 하부 초전도체 박막(12) 형성 단계에서 화학정량적인 MgB2박막이 이미 얻어진 경우에는 상기와 같은 열처리 단계는 생략 가능하다.
도 1c를 참조하면, 상기 하부 초전도체 박막(12) 위에 금속 도전층으로 이루어지는 배리어막(20)을 형성한다. 상기 배리어막(20)은 (Mg1-xMx)B2의 조성식을 갖는다. 여기서, M은 Cu, Zn, Na, Be, Li 및 Al로 이루어지는 군에서 선택되는 어느 하나이고, 0 < x < 1이다. 상기 배리어막(20)은 MgB2박막에 Cu, Zn, Na, Be, Li 또는 Al이 도핑되어 초전도성을 상실한 금속 도전층이다. 상기 배리어막(20)을 형성하는 단계는 상기 하부 초전도체 박막(12)을 형성한 후 진공을 파괴하지 않고 인시튜로 연속적으로 행한다. 그 이유는 Mg의 증기압이 커서 MgB2박막으로 이루어지는 상기 하부 초전도체 박막(12)으로부터 Mg가 확산되어 나오는 것을 방지하기 위함이다. 도전층인 (Mg1-XMX)B2박막은 MgB2와 결정 구조가 동일하고, 결정 상수가 거의 같다. 따라서, 상기 하부 초전도체 박막(12) 위에서 에피택셜 성장이 수월하게 이루어지며, 또한 그 위에 MgB2박막이 에피택셜 성장되는 것도 용이하다. 그리고, MgB2의 결맞음 길이(coherence length)가 약 5nm 이므로 (Mg1-XMX)B2로 이루어지는 상기 배리어막(20)의 두께는 약 1 ∼ 10nm로 한다.
도 1d를 참조하면, 상기 배리어막(20) 위에 MgB2로 이루어지는 상부 초전도체 박막(22)을 약 20 ~ 300nm 두께로 형성한다. 상기 상부 초전도체 박막(22)을 형성하기 위한 구체적인 방법은 상기 하부 초전도체 박막(12)을 형성하기 위하여 도 1a를 참조하여 설명한 바와 같다. 상기 상부 초전도체 박막(22) 형성 단계는 상기 배리어막(20)을 형성한 후 진공을 파괴하지 않고 인시튜로 연속적으로 행한다. 이미 설명한 바와 같이, (Mg1-XMX)B2박막으로 이루어지는 상기 배리어막(20) 위에 MgB2로 이루어지는 상기 상부 초전도체 박막(22)의 에피택셜 성장이 수월하게 이루어진다.
도 1e를 참조하면, 도 1b를 참조하여 설명한 바와 같은 방법으로 상기 상부 초전도체 박막(22)을 열처리(24)한다. 상기 열처리(14) 단계와 마찬가지로, 상기 열처리(24) 단계는 생략 가능하다.
도 1f를 참조하면, 상기 상부 초전도체 박막(22) 형성 단계와 인시튜로 상기 상부 초전도체 박막(22) 위에 제1 캡핑층(30)을 약 3 ∼ 100nm의 두께로 형성한다. 상기 제1 캡핑층(30)은 MgB2박막으로부터 Mg가 확산되어 나오는 것을 막기 위하여 형성되는 것으로, 예를 들면 MgO, SiC, GaN, ZnO 및 Al2O3로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. 상기 제1 캡핑층(30)은 스퍼터링, 펄스 레이저 증착, 화학 기상 증착, 이중 이온빔 증착, 전자선 증발 또는 스핀 코팅 방법으로 형성될 수 있으며, 상기 제1 캡핑층(30) 형성을 위한 증착 공정시 상기 기판(10)의 온도는 약 400 ∼ 900℃로 유지시킨다.
도 1a 내지 도 1f를 참조하여 설명한 각각의 박막 형성 공정들은 모두 인시튜로 진행되므로, 공기중에 노출될 경우에 발생하기 쉬운 접합의 오염에 따른 문제와, 그에 따른 접합의 불균형성 및 비재현성과 같은 문제를 방지할 수 있다.
도 1g를 참조하면, 상기 제1 캡핑층(30)이 형성된 결과물을 공기중에 노출시킨 후, 포토리소그래피 공정 및 이온 밀링 공정을 이용하여 상기 제1 캡핑층(30), 상부 초전도체 박막(22) 및 배리어막(20)을 차례로 패터닝한다. 그 결과, 제1 캡핑층 패턴(30a), 상부 초전도체 박막 패턴(22a) 및 배리어막 패턴(20a)이 형성된다.
도 1h를 참조하면, 상기 하부 초전도체 박막(12)과 상기 상부 초전도체 박막 패턴(22a)을 전기적으로 격리시키기 위한 제2 캡핑층(32)을 형성한다. 상기 제2 캡핑층(32)은 예를 들면 MgO, SiC, GaN, ZnO 및 Al2O3로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. 상기 제2 캡핑층(32) 형성을 위한 증착 공정은 상온에서 행해진다.
도 1i를 참조하면, 상기 제1 캡핑층 패턴(30a)을 패터닝하여 상기 상부 초전도체 박막 패턴(22a)의 상면을 일부 노출시킨다.
도 1j를 참조하면, 상기 상부 초전도체 박막 패턴(22a)의 노출된 상면 및 상기 하부 초전도체 박막(12)의 상면에 전극 패드(40)를 형성하고, 그 위에 와이어(42)를 형성한다. 상기 전극 패드(40) 및 와이어(42)는 각각 Au로 이루어질 수 있다.
도 2a 및 도 2b는 본 발명의 제2 실시예에 따른 조셉슨 접합 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 제2 실시예에서는 S-I-S 조셉슨 접합을 제조하는 방법에 대하여 설명한다.
도 2a를 참조하면, 도 1a 및 도 1b를 참조하여 설명한 바와 같은 방법으로 기판(100)상에 하부 초전도체 박막(112)을 형성한다. 그 후, 상기 하부 초전도체 박막(112) 위에 절연층으로 이루어지는 배리어막(120)을 약 1 ∼ 10nm의 두께로 형성한다. 상기 배리어막(120)은 예를 들면 MgO, SiC, GaN, ZnO 및 Al2O3로 이루어지는 군에서 선택되는 어느 하나의 물질로 이루어질 수 있다. 상기 예시된 절연 물질들은 MgB2와 결정 구조나 결정 상수가 유사하여 에피택셜 박막 성장이 가능하고, 또한 그 위에 MgB2박막이 에피택셜 성장되는 것도 가능하다. 이 때, MgB2로 이루어지는 상기 하부 초전도체 박막(112)으로부터 Mg가 확산되어 나오는 것을 방지하기 위하여, 상기 배리어막(120)을 형성하는 단계는 상기 하부 초전도체 박막(112)을 형성한 후 진공을 파괴하지 않고 인시튜로 연속적으로 행한다. 상기 배리어막(120)은 통상의 증착 공정에 의하여 형성될 수 있다.
상기 배리어막(120)을 형성하기 위하여 증착 방법을 이용하지 않고 상기 하부 초전도체 박막(112)을 산화시키는 방법을 이용할 수도 있다. 즉, 상기 배리어막(120)을 형성하기 위하여 상기 하부 초전도체 박막(112)을 산소 플라즈마 처리하여 상기 하부 초전도체 박막(112)의 표면에 1 ∼ 10nm 두께의 산화막을 형성한다. 상기 산소 플라즈마 처리는 상온에서 행할 수 있다. 이를 위하여, 상기 기판(100)의 온도를 상온으로 급냉시키면서 행하는 것이 바람직하다. 이와 같이 산소 플라즈마 처리에 의하여 산화막으로 이루어지는 상기 배리어막(120)을 형성하면, 상기 배리어막(120)을 증착 방법으로 형성하는 경우에 비하여 상기배리어막(120)이 보다 더 균일하게 형성될 수 있어서 결과물로 얻어지는 조셉슨 접합의 균일성이 더욱 향상된다. 상기 하부 초전도체 박막(112)을 산화시키기 위한 다른 방법으로서 상기 하부 초전도체 박막(112)을 산소에 노출시키는 방법을 이용할 수도 있다. 상기 하부 초전도체 박막(112) 위에 상기 배리어막(120)으로서 산화막을 형성하면, 상기 산화막이 하층의 MgB2박막에서 Mg이 확산되어 나오는 것을 막을 수 있다.
도 2b를 참조하면, 도 1d 내지 도 1j를 참조하여 설명한 바와 같은 방법으로 상기 배리어막(120) 위에 상부 초전도체 박막(122) 및 제1 캡핑층(130)을 형성하고, 상기 제1 캡핑층(130), 상부 초전도체 박막(122) 및 배리어막(120)을 차례로 패터닝하여 제1 캡핑층 패턴(130a), 상부 초전도체 박막 패턴(122a) 및 배리어막 패턴(120a)을 형성한다. 그 후, 상기 하부 초전도체 박막(112)과 상기 상부 초전도체 박막 패턴(122a)을 전기적으로 격리시키기 위한 제2 캡핑층(132)을 형성하고, 상기 제1 캡핑층 패턴(130a)을 패터닝하여 상기 상부 초전도체 박막 패턴(122a)의 상면을 일부 노출시킨 후, 상기 상부 초전도체 박막 패턴(122a)의 노출된 상면 및 상기 하부 초전도체 박막(112)의 상면에 전극 패드(140) 및 와이어(142)를 형성한다.
본 발명에 따르면, 초전도 MgB2박막을 이용하여 조셉슨 접합을 형성한다. 본 발명에 다른 조셉슨 접합은 S-I-S 또는 S-N-S의 삼층막으로 이루어지는 전기적접합 구조를 갖는다. MgB2는 조성이 간단하여 종래의 Y1Ba2Cu3O7-x박막에 비해 균일성과 재현성이 좋고, 초전도 전이 온도도 39K으로 높다. 따라서, 본 발명에 따른 조셉슨 접합은 집적화된 전자 회로 응용에 유리하다. 본 발명에 따른 조셉슨 접합으로 초전도 단자속 양자 회로가 제작되면, 15 ~ 20K 온도에서 회로 동작이 가능하다. 따라서, 고가의 액체 질소를 사용하지 않고도 현재 상용의 냉동기로 동작이 가능하여 경제적인 면에서 실용적이다. 또한, Nb 회로와 같은 종래의 회로에 비하여 4 배나 빠른 동작 속도를 가지는 전자 회로를 구현할 수 있다.
또한, 본 발명에 따른 조셉슨 접합 제조 방법에 따르면, 하부 초전도체 박막, 배리어막, 상부 초전도체 박막 및 캡핑층의 형성 공정이 모두 인시츄로 연속적으로 행해진다. 따라서, 집적화된 전자 회로에 이용될 수 있을 정도의 균일한 접합을 비교적 간단한 방법으로 오염없이 재현성 있게 형성할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (21)

  1. MgB2로 이루어지는 하부 초전도체 박막과,
    MgB2로 이루어지는 상부 초전도체 박막과,
    상기 하부 초전도체 박막과 상기 상부 초전도체 박막 사이에 개재되고 초전도성이 없는 물질로 이루어지는 배리어막(barrier film)을 포함하는 것을 특징으로 하는 조셉슨(Josephson) 접합.
  2. 제1항에 있어서, 상기 배리어막은 다음의 조성식을 가지는 금속 도전층으로 이루어진 것을 특징으로 하는 조셉슨 접합.
    (Mg1-xMx)B2
    식중, M은 Cu, Zn, Na, Be, Li 및 Al로 이루어지는 군에서 선택되는 어느 하나이고, 0 < x < 1임.
  3. 제1항에 있어서, 상기 배리어막은 절연층으로 이루어진 것을 특징으로 하는 조셉슨 접합.
  4. 제3항에 있어서, 상기 절연층은 MgO, SiC, GaN, ZnO 및 Al2O3로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어진 것을 특징으로 하는 조셉슨 접합.
  5. 제2항 또는 제3항에 있어서, 상기 배리어막은 1 ∼ 10 nm의 두께를 가지는 것을 특징으로 하는 조셉슨 접합.
  6. 제1항에 있어서, 상기 상부 초전도체 박막으로부터의 Mg 확산을 방지하기 위하여 상기 상부 초전도체 박막 위에 형성된 캡핑층을 더 포함하는 것을 특징으로 하는 조셉슨 접합.
  7. 제6항에 있어서, 상기 캡핑층은 MgO, SiC, GaN, ZnO 및 Al2O3로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어진 것을 특징으로 하는 조셉슨 접합.
  8. 기판상에 MgB2로 이루어지는 하부 초전도체 박막을 형성하는 단계와,
    상기 하부 초전도체 박막 위에 초전도성이 없는 물질로 이루어지는 배리어막을 형성하는 단계와,
    상기 배리어막 위에 MgB2로 이루어지는 상부 초전도체 박막을 형성하는 단계와,
    상기 상부 초도전체 박막 형성 단계와 인시튜(in-situ)로 상기 상부 초도전체 박막 위에 캡핑층을 형성하는 단계를 포함하는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  9. 제8항에 있어서, 상기 기판은 GaN, Al2O3, SiC, ZnO, LiAlO2, LiGaO2, MgO 및 SrTiO3로 이루어지는 군에서 선택되는 적어도 하나로 이루어지는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  10. 제8항에 있어서, 상기 배리어막은 절연층으로 이루어지는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  11. 제10항에 있어서, 상기 배리어막을 형성하는 단계는 상기 하부 초전도체 박막 위에 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  12. 제11항에 있어서, 상기 산화막은 상기 하부 초전도체 박막의 표면을 산소 플라즈마 처리함으로써 형성되는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  13. 제12항에 있어서, 상기 산소 플라즈마 처리는 상온에서 행해지는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  14. 제11항에 있어서, 상기 산화막은 상기 하부 초전도체 박막을 산소에 노출시킴으로써 형성되는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  15. 제8항에 있어서, 상기 하부 초전도체 박막을 형성한 후 상기 배리어막을 형성하기 전에, Mg 증기 분위기에서 상기 하부 초전도체 박막을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  16. 제8항에 있어서, 상기 상부 초전도체 박막을 형성한 후 상기 캡핑층을 형성하기 전에, Mg 증기 분위기에서 상기 상부 초전도체 박막을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  17. 제15항 또는 제16항에 있어서, 상기 열처리는 400 ∼ 900℃의 온도에서 행하는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  18. 제8항에 있어서, 상기 하부 초전도체 박막 형성 단계 및 상기 상부 초전도체 박막 형성 단계는 각각 상기 기판의 온도를 400 ∼ 900℃로 유지하면서 행해지는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  19. 제8항에 있어서, 상기 하부 초전도체 박막 및 상기 상부 초전도체 박막은 각각 스퍼터링, 펄스 레이저 증착, 화학 기상 증착, 이중 이온빔 증착, 전자선 증발 또는 스핀 코팅 방법으로 형성되는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  20. 제15항 또는 제18항에 있어서,
    상기 배리어막을 형성하는 단계에서는 상기 기판을 상온으로 급냉시키면서 상기 하부 초전도체 박막의 표면을 산소 플라즈마 처리하는 것을 특징으로 하는 조셉슨 접합 제조 방법.
  21. 제8항에 있어서, 상기 하부 초전도체 박막을 형성하는 단계 후, 상기 배리어막을 형성하는 단계 및 상기 상부 초전도체 박막을 형성하는 단계는 각각 선행하는 단계에서의 진공을 깨지 않고 상기 선행하는 단계 후 인시튜로 연속적으로 행해지는 것을 특징으로 하는 조셉슨 접합 제조 방법.
KR10-2001-0057569A 2001-09-18 2001-09-18 초전도 ＭｇＢ2 박막을 포함하는 조셉슨 접합 및 그 제조방법 KR100400080B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0057569A KR100400080B1 (ko) 2001-09-18 2001-09-18 초전도 ＭｇＢ2 박막을 포함하는 조셉슨 접합 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0057569A KR100400080B1 (ko) 2001-09-18 2001-09-18 초전도 ＭｇＢ2 박막을 포함하는 조셉슨 접합 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030024423A true KR20030024423A (ko) 2003-03-26
KR100400080B1 KR100400080B1 (ko) 2003-09-29

Family

ID=27724507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0057569A KR100400080B1 (ko) 2001-09-18 2001-09-18 초전도 ＭｇＢ2 박막을 포함하는 조셉슨 접합 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100400080B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434278B1 (ko) * 2001-10-10 2004-06-05 엘지전자 주식회사 초전도체를 이용한 전계효과 트랜지스터의 제작 방법
WO2009120495A2 (en) * 2008-03-26 2009-10-01 Massachusetts Institute Of Technology Josephson junction device for superconductive electronics with a magnesium diboride
KR20160062569A (ko) * 2014-11-25 2016-06-02 삼성전자주식회사 멀티 큐빗 커플링 구조

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434278B1 (ko) * 2001-10-10 2004-06-05 엘지전자 주식회사 초전도체를 이용한 전계효과 트랜지스터의 제작 방법
WO2009120495A2 (en) * 2008-03-26 2009-10-01 Massachusetts Institute Of Technology Josephson junction device for superconductive electronics with a magnesium diboride
WO2009120495A3 (en) * 2008-03-26 2009-12-17 Massachusetts Institute Of Technology Josephson junction device for superconductive electronics with a magnesium diboride
US7741634B2 (en) 2008-03-26 2010-06-22 Massachusetts Institute Of Technology Josephson junction device for superconductive electronics with a magnesium diboride
KR20160062569A (ko) * 2014-11-25 2016-06-02 삼성전자주식회사 멀티 큐빗 커플링 구조

Also Published As

Publication number Publication date
KR100400080B1 (ko) 2003-09-29

Similar Documents

Publication Publication Date Title
US5135908A (en) Method of patterning superconducting films
KR910007901B1 (ko) 초전도 장치
US6541789B1 (en) High temperature superconductor Josephson junction element and manufacturing method for the same
EP0390704B1 (en) Tunnel junction type Josephson device and method for fabricating the same
US5057491A (en) High current density tunnel junction fabrication from high temperature superconducting oxides
US5034374A (en) Method of producing high temperature superconductor Josephson element
US5250817A (en) Alkali barrier superconductor Josephson junction and circuit
JP2963614B2 (ja) 酸化物超電導体接合素子の製造方法
KR100400080B1 (ko) 초전도 ＭｇＢ2 박막을 포함하는 조셉슨 접합 및 그 제조방법
JPH01102974A (ja) 超伝導デバイス
JPS63239990A (ja) 超電導トランジスタ
US5468723A (en) Method for forming a superconducting weak link device
EP1349219B1 (en) Josephson device and fabrication process thereof
Wakana et al. Fabrication of ramp-edge junctions with high I c R n products by using Cu-poor precursor
KR20010067425A (ko) 경사형 모서리 조셉슨 접합소자 및 그 제조방법
JPH104223A (ja) 酸化物超電導体ジョセフソン素子
JP2662908B2 (ja) 酸化物超伝導装置の作製方法
JPH04275470A (ja) 超電導体／絶縁体層構造からなる製品、およびその製品の製造方法
Endo et al. Fabrication of intrinsic Josephson junctions on BSCCO superconducting films grown by MOCVD
JP2579335B2 (ja) 超伝導体素子の製造方法
JP2647251B2 (ja) 超電導素子および作製方法
US5362709A (en) Superconducting device
JP2944238B2 (ja) 超電導体の形成方法および超電導素子
JP2899287B2 (ja) ジョセフソン素子
Ford et al. Comparison of High-Temperature Superconductors in Multi-Chip Module Applications

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080905

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee