KR20030023286A - Semiconductor device having metal wiring layer completely buried in the hole and fabrication method by using selective nitridation process - Google Patents
Semiconductor device having metal wiring layer completely buried in the hole and fabrication method by using selective nitridation process Download PDFInfo
- Publication number
- KR20030023286A KR20030023286A KR1020010056434A KR20010056434A KR20030023286A KR 20030023286 A KR20030023286 A KR 20030023286A KR 1020010056434 A KR1020010056434 A KR 1020010056434A KR 20010056434 A KR20010056434 A KR 20010056434A KR 20030023286 A KR20030023286 A KR 20030023286A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- hole
- metal
- metal film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
Description
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 홀, 예컨대 콘택홀이나 비아홀에 잘 매립된 금속 배선층을 갖는 반도체 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device having a metal wiring layer embedded in a hole, such as a contact hole or a via hole, and a method for manufacturing the same.
일반적으로, 반도체 소자가 고집적화됨에 따라 반도체 기판 상의 임의 영역을 노출하는 콘택홀이나 하부 금속막을 노출하는 비아홀의 크기가 작아지고 깊이도 깊어지고 있다. 따라서, 콘택홀이나 비아홀에 금속 배선층을 매립하기가 점점 더 어려워지고 있다.In general, as semiconductor devices become highly integrated, the size of contact holes exposing arbitrary regions on the semiconductor substrate or via holes exposing the lower metal layers are smaller and deeper. Therefore, it is increasingly difficult to embed a metal wiring layer in contact holes or via holes.
여기서, 종래 기술에 의한 금속 배선층 형성 방법을 설명한다.Here, the metal wiring layer formation method by a prior art is demonstrated.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 금속 배선층 형성 방법을 설명하기 위한 단면도들이다.1A to 1D are cross-sectional views illustrating a metal wiring layer forming method of a semiconductor device according to the prior art.
도 1a를 참조하면, 반도체 기판(1) 상에 층간 절연막(12)을 형성한다. 이어서, 사진 식각 공정을 이용하여 상기 층간 절연막(12)에 콘택홀(13)을 형성하여 반도체 기판(10)의 특정영역을 노출시킨다. 계속하여, 상기 콘택홀(13) 내부와 상기 층간 절연막(12) 상에 제1 티타늄막(14)을 증착한다.Referring to FIG. 1A, an interlayer insulating layer 12 is formed on a semiconductor substrate 1. Subsequently, a contact hole 13 is formed in the interlayer insulating layer 12 using a photolithography process to expose a specific region of the semiconductor substrate 10. Subsequently, a first titanium film 14 is deposited inside the contact hole 13 and on the interlayer insulating film 12.
도 1b를 참조하면, 상기 제1 티타늄막(14) 상에 제1 티타늄 질화막(16)을 증착한다. 이어서, 상기 제1 티타늄막(14)이 형성된 반도체 기판(10)을 열처리하여 상기 노출된 반도체 기판(10)의 특정 영역에 티타늄 실리사이드막(17)을 형성한다.Referring to FIG. 1B, a first titanium nitride film 16 is deposited on the first titanium film 14. Subsequently, the semiconductor substrate 10 on which the first titanium film 14 is formed is heat-treated to form a titanium silicide film 17 in a specific region of the exposed semiconductor substrate 10.
도 1c를 참조하면, 상기 콘택홀(13)이 형성된 반도체 기판(10)의 전면에 화학기상증착법 또는 물리기상증착법을 이용하여 제1 알루미늄막(18)을 형성한다. 그런데, 상기 제1 알루미늄막(18)은 콘택홀(13)이 작고 종횡비가 크기 때문에 콘택홀(13)의 입구에 오버행지도록 형성되어 단차 피복성이 좋지 않게 된다. 더하여, 상기 제1 알루미늄막(18)을 리플로우시켜도 상기 콘택홀(13)을 완벽하게 매립하지 못한다.Referring to FIG. 1C, the first aluminum layer 18 is formed on the entire surface of the semiconductor substrate 10 on which the contact hole 13 is formed by using chemical vapor deposition or physical vapor deposition. However, the first aluminum film 18 is formed to overhang at the inlet of the contact hole 13 because the contact hole 13 is small and the aspect ratio is large, resulting in poor step coverage. In addition, even if the first aluminum film 18 is reflowed, the contact hole 13 may not be completely filled.
도 1d를 참조하면, 상기 제1 알루미늄막(18)이 형성된 반도체 기판(10)의 전면에 제2 알루미늄막(20)을 형성한다. 상기 제2 알루미늄막(20)은 콘택홀(13)의 입구에 오버행지도록 형성된 제1 알루미늄막(18)으로 인해 콘택홀(13)을 완벽하게 매립하지 못한다. 이에 따라, 콘택홀(13) 내에 공동(void)이 형성되고, 이로 인해 상기 제2 알루미늄막(18)이 단선되거나 저항이 증가되어 도선의 신뢰성이 저하된다. 계속하여, 상기 제2 알루미늄 합금(20) 상에 제2 티타늄막(22)과 제2 티타늄 질화막(24)을 순차적으로 증착한다.Referring to FIG. 1D, a second aluminum film 20 is formed on the entire surface of the semiconductor substrate 10 on which the first aluminum film 18 is formed. The second aluminum film 20 may not completely fill the contact hole 13 due to the first aluminum film 18 formed to overhang at the entrance of the contact hole 13. As a result, a void is formed in the contact hole 13, and as a result, the second aluminum film 18 is disconnected or the resistance is increased, thereby reducing the reliability of the conductive wire. Subsequently, a second titanium film 22 and a second titanium nitride film 24 are sequentially deposited on the second aluminum alloy 20.
도 1e를 참조하면, 사진식각공정을 이용하여 상기 제2 티타늄 질화막(24), 제2 티타늄막(22), 제2 알루미늄막(20), 제1 알루미늄막(18), 제1 티타늄 질화막(16) 및 제1 티타늄막(14)을 순차적으로 패터닝한다. 이에 따라, 콘택홀(13) 상에 제1 티타늄막 패턴(14a), 제1 티타늄 질화막 패턴(16a), 제1 알루미늄막패턴(18a), 제2 알루미늄막 패턴(20a), 제2 티타늄막 패턴(22a) 및 제2 티타늄 질화막 패턴(24a)으로 이루어진 금속 배선층이 완성된다.Referring to FIG. 1E, the second titanium nitride film 24, the second titanium film 22, the second aluminum film 20, the first aluminum film 18, and the first titanium nitride film ( 16) and the first titanium film 14 are sequentially patterned. Accordingly, the first titanium film pattern 14a, the first titanium nitride film pattern 16a, the first aluminum film pattern 18a, the second aluminum film pattern 20a, and the second titanium film are formed on the contact hole 13. The metal wiring layer consisting of the pattern 22a and the second titanium nitride film pattern 24a is completed.
상술한 바와 같이 종래 기술에 의한 금속 배선층 형성 방법은 고종횡비의 콘택홀(13) 상에 알루미늄막(18, 20)을 형성할 때 단차 피복성 및 매립 특성이 좋지 않아 콘택홀(13)에 공공(h)이 형성되고, 이로 인해 알루미늄막(18, 20)이 단선되는 문제점이 있다.As described above, the metal wiring layer forming method according to the related art has a poor step coverage and a buried characteristic when the aluminum films 18 and 20 are formed on the high aspect ratio contact hole 13. (h) is formed, which causes the problem that the aluminum films 18 and 20 are disconnected.
따라서, 본 발명이 이루고자 하는 기술적 과제는 콘택홀이나 비아홀에 공동이나 단선 없이 잘 매립된 금속 배선층을 갖는 반도체 소자를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a semiconductor device having a metal wiring layer that is well embedded in a contact hole or a via hole without cavities or disconnections.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 콘택홀이나 비아홀에 금속 배선층을 매립할 때 공공이나 단선을 방지할 수 있는 반도체 소자의 제조 방법을 제공하는 데 있다.In addition, another technical problem to be achieved by the present invention is to provide a method for manufacturing a semiconductor device that can prevent the vacancy or disconnection when the metal wiring layer is embedded in the contact hole or via hole.
도 1a 내지 도 1e는 종래 기술에 의한 반도체 소자의 금속 배선층 형성 방법을 설명하기 위한 단면도들이다.1A to 1E are cross-sectional views illustrating a metal wiring layer forming method of a semiconductor device according to the prior art.
도 2는 본 발명의 제1 실시예에 따른 금속 배선층을 갖는 반도체 소자를 도시한 단면도이다.2 is a cross-sectional view illustrating a semiconductor device having a metal wiring layer according to a first embodiment of the present invention.
도 3은 본 발명의 제2 실시예에 따른 금속 배선층을 갖는 반도체 소자를 도시한 단면도이다.3 is a cross-sectional view illustrating a semiconductor device having a metal wiring layer according to a second embodiment of the present invention.
도 4는 본 발명의 제3 실시예에 따른 금속 배선층을 갖는 반도체 소자를 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor device having a metal wiring layer according to a third embodiment of the present invention.
도 5a 내지 도 5d는 도 2에 도시한 금속 배선층을 갖는 반도체 소자의 제조방법을 도시한 단면도들이다.5A through 5D are cross-sectional views illustrating a method of manufacturing a semiconductor device having a metal wiring layer shown in FIG. 2.
도 6a 내지 도 6d는 도 3에 도시한 금속 배선층을 갖는 반도체 소자의 제조방법을 도시한 단면도들이다.6A to 6D are cross-sectional views illustrating a method of manufacturing a semiconductor device having a metal wiring layer shown in FIG. 3.
도 7은 본 발명에 따라 질소 플라즈마 처리에 의하여 형성된 제2 물질막의표면에서의 질소 농도를 SIMS 분석한 그래프이다.7 is a graph of SIMS analysis of nitrogen concentration at the surface of the second material film formed by nitrogen plasma treatment according to the present invention.
도 8a 및 8b는 각각 일반적인 방법 및 본 발명의 방법에 따라 금속막을 형성했을 경우 매립 특성을 도시한 도면이다.8A and 8B show the buried characteristics when the metal film is formed according to the general method and the method of the present invention, respectively.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자는 반도체 기판 상에 홀을 갖는 층간 절연막이 형성되어 있다. 상기 홀의 내벽, 바닥 및 층간 절연막 상부에 상기 홀의 내벽에서 후에 형성되는 금속막과의 젖음성(wettability)이 우수한 제1 물질막이 형성되어 있다. 상기 제1 물질막은 티타늄막(Ti), 코발트막(Co), 텅스텐막(W), 텅스텐 티타늄막(TiW) 또는 텅스텐 실리사이드막(WSi)으로 구성할 수 있다.In order to achieve the above technical problem, in the semiconductor device of the present invention, an interlayer insulating film having holes is formed on a semiconductor substrate. A first material film having excellent wettability with a metal film formed later on the inner wall of the hole is formed on the inner wall, the bottom and the interlayer insulating film of the hole. The first material film may include a titanium film Ti, a cobalt film Co, a tungsten film W, a tungsten titanium film TiW, or a tungsten silicide film WSi.
상기 제1 물질막을 선택적으로 질화 처리하여 상기 홀의 바닥 및 층간 절연막 상부에 선택적으로 형성되는 금속막과의 유동성(flowablity)이 우수한 제2 물질막이 형성되어 있다. 상기 제2 물질막은 티타늄 질화막(TiN), 코발트 질화막(CoN), 텅스텐 질화막(WN), 텅스텐 티타늄 질화막(TiWN) 또는 텅스텐 실리사이드 질화막(WSiN)으로 구성할 수 있다. 상기 제2 물질막은 상기 제1 물질막을 질소 플라즈마 처리에 의해 형성된 막으로 구성할 수 있다. 상기 제2 물질막으로 인해 홀에 공동이나 단선 없이 잘 매립된 금속막이 형성되어 있다. 상기 금속막은 알루미늄막 또는 알루미늄 합금막으로 구성할 수 있다.By selectively nitriding the first material film, a second material film having excellent flowability with a metal film selectively formed on the bottom of the hole and on the interlayer insulating film is formed. The second material film may be formed of a titanium nitride film (TiN), a cobalt nitride film (CoN), a tungsten nitride film (WN), a tungsten titanium nitride film (TiWN), or a tungsten silicide nitride film (WSiN). The second material film may be formed of a film formed by nitrogen plasma treatment of the first material film. Due to the second material film, a metal film well-filled without holes or disconnections is formed in the hole. The metal film may be composed of an aluminum film or an aluminum alloy film.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자의 제조방법은 반도체 기판 상에 홀을 갖는 층간 절연막을 형성한다. 상기 홀의 내벽, 바닥 및 층간 절연막 상부에 후에 형성되는 금속막과의 젖음성(wettability)이 우수한 제1 물질막을 형성한다. 상기 제1 물질막은 티타늄막(Ti), 코발트막(Co), 텅스텐막(W), 텅스텐 티타늄막(TiW) 또는 텅스텐 실리사이드막(WSi)으로 형성할 수 있다.In order to achieve the above another technical problem, the method of manufacturing a semiconductor device of the present invention forms an interlayer insulating film having holes on the semiconductor substrate. A first material film having excellent wettability with a metal film formed later is formed on the inner wall, the bottom of the hole and the upper part of the interlayer insulating film. The first material film may be formed of a titanium film (Ti), a cobalt film (Co), a tungsten film (W), a tungsten titanium film (TiW), or a tungsten silicide film (WSi).
상기 제1 물질막을 선택적으로 질화 처리하여 상기 홀의 바닥 및 층간 절연막 상부에 후에 형성되는 금속막과의 유동성(flowablity)이 우수한 제2 물질막을 선택적으로 형성한다. 상기 제2 물질막은 티타늄 질화막(TiN), 코발트 질화막(CoN), 텅스텐 질화막(WN), 텅스텐 티타늄 질화막(TiWN) 또는 텅스텐 실리사이드 질화막(WSiN)으로 형성할 수 있다. 상기 제2 물질막은 상기 제1 물질막을 질소 플라즈마 처리하여 형성할 수 있다. 상기 제1 물질막의 질소 플라즈마 처리시 상기 반도체 기판의 온도를 -80∼600℃로 하여 질화 깊이를 조절할 수 있다. 상기제2 물질막으로 인해 상기 홀에 공동이나 단선 없이 금속막을 매립한다. 상기 금속막은 알루미늄막 또는 알루미늄 합금막으로 형성할 수 있다. 상기 금속막은 25∼300℃의 저온에서 증착한 후 리플로우하여 형성할 수 있다.The first material film is selectively nitrided to selectively form a second material film having excellent flowability with a metal film formed later on the bottom of the hole and on the interlayer insulating film. The second material layer may be formed of a titanium nitride layer (TiN), a cobalt nitride layer (CoN), a tungsten nitride layer (WN), a tungsten titanium nitride layer (TiWN), or a tungsten silicide nitride layer (WSiN). The second material film may be formed by nitrogen plasma treatment of the first material film. During the nitrogen plasma treatment of the first material layer, the temperature of the semiconductor substrate may be adjusted to −80 to 600 ° C., thereby controlling the depth of nitriding. The metal film is buried without holes or disconnections in the holes due to the second material film. The metal film may be formed of an aluminum film or an aluminum alloy film. The metal film may be formed by depositing at a low temperature of 25 to 300 ℃ and then reflowed.
이상과 같은 본 발명은 유동성이 좋은 제2 물질막으로 인해 상기 홀에 공동 형성 없이 단차 피복성이 좋게 금속막을 매립할 수 있으며, 젖음성이 좋은 제1 물질막으로 인하여 상기 홀의 양측벽에서 단선 없이 금속막을 형성할 수 있다.According to the present invention as described above, a metal film can be buried with good step coverage without forming a cavity in the hole due to the second material film having good fluidity, and a metal without disconnection at both side walls of the hole due to the first material film having good wettability. A film can be formed.
이하, 첨부도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위(상)"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention; However, embodiments of the present invention illustrated below may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the size or thickness of films or regions is exaggerated for clarity. In addition, when a film is described as "on" another film or substrate, the film may be directly on top of the other film, and a third other film may be interposed therebetween.
도 2는 본 발명의 제1 실시예에 따른 금속 배선층을 갖는 반도체 소자를 도시한 단면도이다.2 is a cross-sectional view illustrating a semiconductor device having a metal wiring layer according to a first embodiment of the present invention.
구체적으로, 본 발명의 제1 실시예에 따른 반도체 소자는 반도체 기판(101), 예컨대 실리콘 기판 상에 상기 반도체 기판(101)의 일정 영역을 노출하는 홀(104), 예컨대 콘택홀을 갖는 층간 절연막(103)이 형성되어 있다. 상기 홀(104)의 내벽, 바닥 및 층간 절연막(103) 상에 제1 물질막 패턴(105a)이 형성되어 있다.Specifically, the semiconductor device according to the first embodiment of the present invention is an interlayer insulating film having a hole 104, for example, a contact hole, that exposes a predetermined region of the semiconductor substrate 101 on the semiconductor substrate 101, for example, a silicon substrate. 103 is formed. The first material layer pattern 105a is formed on the inner wall, the bottom, and the interlayer insulating layer 103 of the hole 104.
상기 제1 물질막 패턴(105a)은 후에 형성되는 제1 금속막 패턴(111a)과의 젖음성(wettability)이 좋은 물질로 구성한다. 상기 제1 물질막 패턴(105a)은 상기 홀(104) 내부의 반도체 기판(101) 표면에 실리사이드막(108)을 형성하게 하여 반도체 기판(101)과 제1 금속막 패턴 사이의 접촉 저항을 감소시키는 역할도 수행한다. 상기 제1 물질막 패턴(105a)은 티타늄막(Ti), 코발트막(Co), 텅스텐막(W), 텅스텐 티타늄막(TiW) 또는 텅스텐 실리사이드막(WSi)으로 구성할 수 있다.The first material film pattern 105a is formed of a material having good wettability with the first metal film pattern 111a formed later. The first material layer pattern 105a forms a silicide layer 108 on the surface of the semiconductor substrate 101 in the hole 104 to reduce contact resistance between the semiconductor substrate 101 and the first metal layer pattern. It also plays a role. The first material film pattern 105a may include a titanium film Ti, a cobalt film Co, a tungsten film W, a tungsten titanium film TiW, or a tungsten silicide film WSi.
상기 홀(104)의 바닥 및 층간 절연막(103) 상의 제1 물질막 패턴(105a) 상에는 후에 형성되는 제1 금속막 패턴(111a)과의 유동성(flowablity)이 우수한 제2 물질막 패턴(109a)이 형성되어 있다. 상기 제2 물질막 패턴(109a)은 티타늄 질화막(TiN), 코발트 질화막(CoN), 텅스텐 질화막(WN), 텅스텐 티타늄 질화막(TiWN) 또는 텅스텐 실리사이드 질화막(WSiN)으로 구성할 수 있다.On the bottom of the hole 104 and on the first material film pattern 105a on the interlayer insulating film 103, the second material film pattern 109a having excellent flowability with the first metal film pattern 111a formed later. Is formed. The second material layer pattern 109a may be formed of a titanium nitride layer TiN, a cobalt nitride layer CoN, a tungsten nitride layer WN, a tungsten titanium nitride layer TiWN, or a tungsten silicide nitride layer WSiN.
상기 제2 물질막 패턴(109a)은 상기 제1 물질막 패턴(105a)을 선택적으로 질화처리하여 형성할 수 있다. 상기 제1 물질막 패턴(105a)의 선택적 질화처리는 홀(104) 외부의 제1 물질막 패턴(105a)의 표면과 홀(104) 바닥의 제1 물질막 패턴(105a) 표면에서의 질소 조성비는 높고, 홀(104) 측벽에 형성된 제 1 물질막 패턴 표면에서의 질소 조성비는 상대적으로 낮은 것을 의미한다.The second material layer pattern 109a may be formed by selectively nitriding the first material layer pattern 105a. The selective nitriding of the first material layer pattern 105a may include a nitrogen content ratio at the surface of the first material layer pattern 105a outside the hole 104 and the surface of the first material layer pattern 105a at the bottom of the hole 104. Is high, and the nitrogen composition ratio at the surface of the first material film pattern formed on the sidewall of the hole 104 is relatively low.
특히, 상기 제1 물질막 패턴(105a)의 선택적 질화처리는 상기 제1 물질막 패턴(105a)을 질소 플라즈마 처리하여 형성할 수 있다. 상기 질소 플라즈마 처리는 빠른 속도로 질소 이온을 수직으로 제1 물질막 패턴(105a)의 표면에 충돌시킴으로써, 홀(104) 외부 및 홀(104) 바닥의 제1 물질막 패턴(105a)은 질화가 이루어지는반면에 홀(104) 측벽의 제1 물질막 패턴(105a)은 거의 질화가 되지 않도록 한다.In particular, the selective nitriding of the first material layer pattern 105a may be formed by nitrogen plasma treatment of the first material layer pattern 105a. The nitrogen plasma treatment rapidly impinges nitrogen ions vertically on the surface of the first material film pattern 105a so that the first material film pattern 105a outside the hole 104 and the bottom of the hole 104 is nitrided. On the other hand, the first material film pattern 105a on the sidewall of the hole 104 is hardly nitrided.
질소 플라즈마 처리를 이용할 경우 질소 조성비의 조절이 자유롭고, 후에 제1 금속막 패턴을 낮은 온도, 예컨대 25∼300℃에서도 형성할 수 있어 먼저 형성된 제1 물질막 패턴(105a) 및 제2 물질막 패턴(109a)에 미치는 영향을 최소화할 수 있으며, 다층 금속 배선형성공정에서, 제2층 이상의 금속 배선 공정시 기 형성된 금속 배선의 신뢰도를 저하시키지 않으면서 상부 금속 배선을 형성하는 것이 용이하여 진다. 이렇게 선택적으로 질화처리하여 형성한 제2 물질막 패턴(109a)은 질소의 조성비가 질화처리하지 않은 경우, 예컨대 일반적인 방법으로 형성한 질화막보다 증가하여 후에 형성되는 제1 금속막 패턴(111a)과의 반응성을 크게 낮출 수 있어 저온에서도 유동성을 크게 증가시킬 수 있다.When the nitrogen plasma treatment is used, the nitrogen composition ratio can be freely controlled, and the first metal film pattern can be later formed at a low temperature, for example, 25 to 300 ° C., so that the first material film pattern 105a and the second material film pattern ( The influence on 109a) can be minimized, and in the multi-layer metal wiring forming process, it is easy to form the upper metal wiring without deteriorating the reliability of the metal wiring previously formed in the metal wiring process of the second layer or more. The second material film pattern 109a formed by selectively nitriding is thus increased when the composition ratio of nitrogen is not nitrided, for example, with the first metal film pattern 111a which is formed later than the nitride film formed by a general method. The reactivity can be significantly lowered, thereby significantly increasing the fluidity even at low temperatures.
상기 홀(104) 내부를 공동(void)나 단선(short)없이 매립하도록 제1 금속막 패턴(111a), 제2 금속막 패턴(113a), 제3 금속막 패턴(115a) 및 제4 금속막 패턴(117a)이 순차적으로 형성되어 금속 배선층을 구성한다.The first metal film pattern 111a, the second metal film pattern 113a, the third metal film pattern 115a and the fourth metal film to fill the inside of the hole 104 without voids or short lines. The pattern 117a is sequentially formed to constitute a metal wiring layer.
특히, 상기 제1 금속막 패턴(111a) 형성시에 상기 제2 물질막 패턴(109a)은 제1 금속막 패턴(111a)과의 유동성(flowability)이 좋기 때문에 낮은 온도에서도 홀(104) 내로 제1 금속막 패턴(111a)이 잘 매립되어 공동(void)의 형성을 방지한다. 더하여, 홀(104)의 내벽 상에 형성된 제1 물질막 패턴(105a)은 제1 금속막 패턴(111a)과 젖음성이 좋기 때문에 단선 없이 홀(104) 내에 제1 금속막 패턴(111a)이 형성된다.In particular, when the first metal film pattern 111a is formed, the second material film pattern 109a is formed into the hole 104 even at a low temperature because of good flowability with the first metal film pattern 111a. 1 The metal film pattern 111a is buried well to prevent the formation of voids. In addition, since the first material film pattern 105a formed on the inner wall of the hole 104 has good wettability with the first metal film pattern 111a, the first metal film pattern 111a is formed in the hole 104 without disconnection. do.
상기 제1 금속막 패턴(111a) 및 제2 금속막 패턴(113a)은 알루미늄막 또는알루미늄 합금막, 예컨대 알루미늄-실리콘 합금, 알루미늄-구리 합금, 알루미늄-실리콘-구리 합금, 알루미늄-게르마늄 합금으로 구성할 수 있다. 상기 제3 금속막 패턴(115a) 및 제4 금속막 패턴(117a)은 각각 티타늄막 및 티타늄 질화막으로 구성할 수 있다. 상기 제4 금속막 패턴(117a)을 구성하는 티타늄 질화막은 후공정에서 비아홀을 형성할 경우 ARC(anti-reflection coating, 반사방지)층의 역할도 병행한다. 상기 제2 금속막 패턴(113a), 제3 금속막 패턴(115a) 및 제4 금속막 패턴(117a)은 상기 제1 금속막 패턴(111a)의 형성 조건에 따라 형성하지 않을 수 도 있다.The first metal film pattern 111a and the second metal film pattern 113a may be formed of an aluminum film or an aluminum alloy film, such as an aluminum-silicon alloy, an aluminum-copper alloy, an aluminum-silicon-copper alloy, or an aluminum-germanium alloy. can do. The third metal film pattern 115a and the fourth metal film pattern 117a may be formed of a titanium film and a titanium nitride film, respectively. The titanium nitride film constituting the fourth metal film pattern 117a also serves as an anti-reflection coating (ARC) layer when forming a via hole in a later process. The second metal film pattern 113a, the third metal film pattern 115a, and the fourth metal film pattern 117a may not be formed depending on the formation conditions of the first metal film pattern 111a.
도 3은 본 발명의 제2 실시예에 따른 금속 배선층을 갖는 반도체 소자를 도시한 단면도이다.3 is a cross-sectional view illustrating a semiconductor device having a metal wiring layer according to a second embodiment of the present invention.
구체적으로, 본 발명의 제2 실시예에 따른 반도체 소자는 제1 실시예와 비교하여 제1 물질막 패턴(211a) 및 제2 물질막 패턴(215a)의 하부에 오믹막 패턴(205a) 및 확산 방지막 패턴(207a)이 형성된 것을 제외하고는 제1 실시예와 동일하다.In detail, in the semiconductor device according to the second exemplary embodiment, the ohmic layer pattern 205a and the diffusion are formed under the first material layer pattern 211a and the second material layer pattern 215a as compared with the first embodiment. The same as in the first embodiment, except that the protective film pattern 207a was formed.
보다 상세하게, 반도체 기판(201), 예컨대 실리콘 기판 상에 상기 반도체 기판(201)의 일정 영역을 노출하는 홀(204), 예컨대 콘택홀을 갖는 층간 절연막(203)이 형성되어 있다. 상기 홀(204)의 내벽, 바닥 및 층간 절연막(203) 상에 오믹막 패턴(205a) 및 확산 방지막 패턴(207a)이 형성되어 있다. 상기 오믹막 패턴(205a) 및 확산 방지막 패턴(207a)은 각각 티타늄막과 티타늄 질화막으로 구성할 수 있다. 상기 오믹막 패턴(205a)은 상기 홀(204) 내부의 반도체 기판(201) 상에 실리사이드막(209)을 형성하여 접촉 저항을 감소시키는 역할을 수행한다. 상기 오믹막 패턴(205a)을 티타늄막으로 구성할 경우, 상기 실리사이드막(209)은 티타늄 실리사이드막이 된다. 상기 확산 방지막 패턴(207a)은 후에 형성되는 제1 금속막 패턴(217a)과 반도체 기판(201)과의 반응을 방지한다.More specifically, an interlayer insulating film 203 having a hole 204, for example, a contact hole, is formed on the semiconductor substrate 201, for example, a silicon substrate, to expose a predetermined region of the semiconductor substrate 201. The ohmic layer pattern 205a and the diffusion barrier layer pattern 207a are formed on the inner wall, the bottom, and the interlayer insulating layer 203 of the hole 204. The ohmic film pattern 205a and the diffusion barrier film pattern 207a may be formed of a titanium film and a titanium nitride film, respectively. The ohmic layer pattern 205a serves to reduce contact resistance by forming a silicide layer 209 on the semiconductor substrate 201 in the hole 204. When the ohmic layer pattern 205a is formed of a titanium layer, the silicide layer 209 becomes a titanium silicide layer. The diffusion barrier layer pattern 207a prevents a reaction between the first metal layer pattern 217a and the semiconductor substrate 201 formed later.
상기 홀(204)의 내벽 및 층간 절연막(203) 상부의 확산 방지막 패턴(207a) 상에 제1 물질막 패턴(211a)이 형성되어 있다. 상기 제1 물질막 패턴(211a)은 후에 형성되는 제1 금속막 패턴(217a)과의 젖음성(wettability)이 좋은 물질로 구성한다. 상기 제1 물질막 패턴(211a)은 티타늄막(Ti), 코발트막(Co), 텅스텐막(W), 텅스텐 티타늄막(TiW) 또는 텅스텐 실리사이드막(WSi)으로 구성할 수 있다.The first material layer pattern 211a is formed on the inner wall of the hole 204 and the diffusion barrier layer pattern 207a on the interlayer insulating layer 203. The first material film pattern 211a is formed of a material having good wettability with the first metal film pattern 217a formed later. The first material film pattern 211a may be formed of a titanium film Ti, a cobalt film Co, a tungsten film W, a tungsten titanium film TiW, or a tungsten silicide film WSi.
상기 홀(204)의 바닥 및 층간 절연막(203) 상의 확산 방지막 패턴(207a) 상에 형성된 제1 물질막 패턴(211a) 상에는 후에 형성되는 제1 금속막 패턴(217a)과의 유동성(flowability)이 우수한 제2 물질막 패턴(215a)이 형성되어 있다. 상기 제2 물질막 패턴(215a)은 티타늄 질화막(TiN), 코발트 질화막(CoN), 텅스텐 질화막(WN), 텅스텐 티타늄 질화막(TiWN) 또는 텅스텐 실리사이드 질화막(WSiN)으로 구성할 수 있다.On the first material film pattern 211a formed on the diffusion barrier layer pattern 207a on the bottom of the hole 204 and the interlayer insulating layer 203, flowability with the first metal film pattern 217a formed later is An excellent second material film pattern 215a is formed. The second material layer pattern 215a may be formed of a titanium nitride layer (TiN), a cobalt nitride layer (CoN), a tungsten nitride layer (WN), a tungsten titanium nitride layer (TiWN), or a tungsten silicide nitride layer (WSiN).
상기 제2 물질막 패턴(215a)은 도 2의 제1 실시예와 마찬가지로 상기 제1 물질막 패턴(211a)을 선택적으로 질화처리하여 형성할 수 있다. 상기 제1 물질막 패턴(211a)의 선택적 질화 처리에 대한 구체적인 설명은 도 2에서 자세히 기술하였기 때문에 생략한다.Like the first embodiment of FIG. 2, the second material layer pattern 215a may be formed by selectively nitriding the first material layer pattern 211a. A detailed description of the selective nitriding treatment of the first material layer pattern 211a is omitted since it is described in detail with reference to FIG. 2.
이렇게 질화처리하여 형성한 제2 물질막 패턴(215a)은 질소의 조성비가 질화처리하지 않은 경우, 예컨대 일반적인 방법으로 형성한 질화막보다 증가하여 후에 형성되는 제1 금속막 패턴(217a)과의 반응성을 크게 낮출 수 있어 저온에서도 유동성을 크게 증가시킬 수 있다.The second material film pattern 215a formed by nitriding is thus increased in reactivity with the first metal film pattern 217a which is formed after the composition ratio of nitrogen is not nitrided. It can be significantly lowered, which can greatly increase fluidity even at low temperatures.
상기 홀(204) 내부를 공동(void)나 단선(short)없이 매립하도록 제1 금속막 패턴(217a), 제2 금속막 패턴(219a), 제3 금속막 패턴(221a) 및 제4 금속막 패턴(223a)이 순차적으로 형성되어 금속 배선층을 구성한다. 상기 제1 금속막 패턴(217a) 형성시에 제2 물질막 패턴(215a)은 제1 금속막 패턴(217a)과의 유동성(flowability)이 좋기 때문에 낮은 온도에서도 공동 없이 홀(204) 내로 제1 금속막 패턴(217a)이 잘 매립된다. 더하여, 홀(204)의 내벽 상부의 확산 방지막 패턴(207a) 상에 형성된 제1 물질막 패턴(211a)은 제1 금속막 패턴(111a)과 젖음성이 좋기 때문에 단선 없이 홀(204) 내에 제1 금속막 패턴(217a)이 형성된다.The first metal film pattern 217a, the second metal film pattern 219a, the third metal film pattern 221a, and the fourth metal film to fill the inside of the hole 204 without a void or a short line. The pattern 223a is sequentially formed to constitute a metal wiring layer. When the first metal film pattern 217a is formed, the second material film pattern 215a has a high flowability with the first metal film pattern 217a, and thus the first material layer pattern 217a may be formed into the hole 204 without a cavity even at a low temperature. The metal film pattern 217a is well buried. In addition, since the first material film pattern 211a formed on the diffusion barrier film pattern 207a on the inner wall of the hole 204 has good wettability with the first metal film pattern 111a, the first material film pattern 211a may be formed in the hole 204 without disconnection. The metal film pattern 217a is formed.
상기 제1 금속막 패턴(217a) 및 제2 금속막 패턴(219a)은 알루미늄막 또는 알루미늄 합금막, 예컨대 알루미늄-실리콘 합금, 알루미늄-구리 합금, 알루미늄-실리콘-구리 합금, 알루미늄-게르마늄 합금으로 구성할 수 있다. 상기 제3 금속막 패턴(221a) 및 제4 금속막 패턴(223a)은 각각 티타늄막 및 티타늄 질화막으로 구성할 수 있다. 상기 제4 금속막 패턴(223a)을 구성하는 티타늄 질화막은 후공정에서 비아홀을 형성할 경우 ARC(anti-reflection coating, 반사방지)층의 역할도 병행한다. 상기 제2 금속막 패턴(219a), 제3 금속막 패턴(221a) 및 제4 금속막 패턴(223a)은 상기 제1 금속막 패턴(217a)의 형성 조건에 따라 형성하지 않을 수 도 있다.The first metal film pattern 217a and the second metal film pattern 219a may be formed of an aluminum film or an aluminum alloy film, such as an aluminum-silicon alloy, an aluminum-copper alloy, an aluminum-silicon-copper alloy, or an aluminum-germanium alloy. can do. The third metal film pattern 221a and the fourth metal film pattern 223a may be formed of a titanium film and a titanium nitride film, respectively. The titanium nitride film constituting the fourth metal film pattern 223a also serves as an anti-reflection coating (ARC) layer when forming a via hole in a later process. The second metal film pattern 219a, the third metal film pattern 221a, and the fourth metal film pattern 223a may not be formed depending on formation conditions of the first metal film pattern 217a.
도 4는 본 발명의 제3 실시예에 따른 금속 배선층을 갖는 반도체 소자를 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor device having a metal wiring layer according to a third embodiment of the present invention.
구체적으로, 본 발명의 제3 실시예에 따른 금속 배선층을 갖는 반도체 소자는 제2 실시예와 비교하여 오믹막 패턴이 형성되어 있지 않고, 홀(308)의 하부에 하부 금속막이 더 형성된 것을 제외하고는 거의 동일하며, 주로 2층 이상의 다층 금속막 형성에 적용된다.Specifically, in the semiconductor device having the metal wiring layer according to the third embodiment of the present invention, the ohmic film pattern is not formed as compared with the second embodiment, except that the lower metal film is further formed below the hole 308. Are almost the same, and are mainly applied to the formation of the multilayer metal film of two or more layers.
보다 상세하게, 반도체 기판(301), 예컨대 실리콘 기판 상에 제1 층간 절연막(303)이 형성되어 있다. 상기 제1 층간 절연막(303) 상에 하부 금속막(305)이 형성되어 있다. 상기 하부 금속막(303) 상의 일정 영역을 노출하는 홀(308), 예컨대 비아홀을 갖는 제2 층간 절연막(307)이 형성되어 있다.More specifically, the first interlayer insulating film 303 is formed on the semiconductor substrate 301, for example, the silicon substrate. A lower metal film 305 is formed on the first interlayer insulating film 303. A second interlayer insulating layer 307 having a hole 308, for example, a via hole, is formed to expose a predetermined region on the lower metal layer 303.
상기 홀(308)의 내벽, 바닥 및 제2 층간 절연막(307) 상에 확산 방지막 패턴(309)이 형성되어 있다. 상기 확산 방지막 패턴(309)은 티타늄 질화막을 이용할 수 있다. 상기 확산 방지막 패턴(309)은 후에 형성되는 제1 금속막 패턴(315)과 하부 금속막(305)과의 반응을 방지하는 역할을 수행한다. 이때 하부 금속막(305) 상부에 반사방지막(ARC막: anti-reflective coating막)으로 티타늄 질화막(TiN)이 형성되어 있을 경우 확산 방지막인 티타늄 질화막(309)의 형성을 생략할 수도 있다. 또는 하부 금속막(305) 상부에 반사방지막으로 티타늄 질화막(TiN) 이 형성되어 있지 않을 경우에도 확산 방지막인 티타늄 질화막(309)의 형성을 생략할 수도 있다. 그리고, 도 4에서는 도 3에 도시한 바와 같이 오믹막 패턴, 예컨대 티타늄막 패턴이 형성되어 있지 않은데, 도 4에서도 비아홀(308)의 내벽 및 제2 층간절연막(307) 상에 오믹막 패턴을 형성할 수도 있다.The diffusion barrier layer pattern 309 is formed on the inner wall, the bottom, and the second interlayer insulating layer 307 of the hole 308. The diffusion barrier layer pattern 309 may use a titanium nitride layer. The diffusion barrier layer pattern 309 prevents a reaction between the first metal layer pattern 315 and the lower metal layer 305 formed later. In this case, when the titanium nitride layer TiN is formed as an anti-reflective coating (ARC layer) on the lower metal layer 305, the formation of the titanium nitride layer 309 as a diffusion barrier layer may be omitted. Alternatively, even when the titanium nitride layer TiN is not formed as an antireflection layer on the lower metal layer 305, the formation of the titanium nitride layer 309 as a diffusion barrier layer may be omitted. In FIG. 4, the ohmic film pattern, for example, the titanium film pattern is not formed as shown in FIG. 3. In FIG. 4, the ohmic film pattern is formed on the inner wall of the via hole 308 and the second interlayer insulating film 307. You may.
상기 홀(308)의 내벽 및 제2 층간 절연막(307) 상부의 확산 방지막 패턴(309) 상에 제1 물질막 패턴(311)이 형성되어 있다. 상기 제1 물질막 패턴(311)은 후에 형성되는 제1 금속막 패턴(315)과의 젖음성(wettablity)이 좋은 물질로 구성한다. 상기 제1 물질막 패턴(311)은 티타늄막(Ti), 코발트막(Co), 텅스텐막(W), 텅스텐 티타늄막(TiW) 또는 텅스텐 실리사이드막(WSi)으로 구성할 수 있다.The first material layer pattern 311 is formed on the inner wall of the hole 308 and the diffusion barrier layer 309 on the second interlayer insulating layer 307. The first material layer pattern 311 is formed of a material having good weettablity with the first metal layer pattern 315 formed later. The first material layer pattern 311 may be formed of a titanium layer Ti, a cobalt layer Co, a tungsten layer W, a tungsten titanium layer TiW, or a tungsten silicide layer WSi.
상기 홀(308)의 바닥 및 제2 층간 절연막(307) 상의 확산 방지막 패턴(309) 상에 형성된 제1 물질막 패턴(311) 상에는 후에 형성되는 제1 금속막 패턴(315)과의 유동성(flowability)이 우수한 제2 물질막 패턴(313)이 형성되어 있다. 상기 제2 물질막 패턴(313)은 상기 제1 물질막 패턴(311)을 질소 플라즈마를 사용하여 선택적으로 질화처리하여 형성할 수 있다. 상기 제1 물질막 패턴(311)의 선택적 질화 처리에 대한 구체적인 설명은 도 2에서 자세히 기술하였기 때문에 편의상 생략한다.Flowability with the first metal film pattern 315 formed later on the first material film pattern 311 formed on the bottom of the hole 308 and the diffusion barrier film pattern 309 on the second interlayer insulating film 307. The second material film pattern 313 having excellent) is formed. The second material layer pattern 313 may be formed by selectively nitriding the first material layer pattern 311 using nitrogen plasma. A detailed description of the selective nitriding treatment of the first material film pattern 311 is omitted for convenience since it is described in detail with reference to FIG. 2.
이렇게 질화처리하여 형성한 제2 물질막 패턴(313)은 질소의 조성비가 질화처리하지 않은 경우, 예컨대 일반적인 방법으로 형성한 질화막보다 증가하여 후에 형성되는 제1 금속막 패턴(315)과의 반응성을 크게 낮출 수 있어 저온에서도 유동성을 크게 증가시킬 수 있다. 상기 제2 물질막 패턴(313)은 티타늄 질화막(TiN), 코발트 질화막(CoN), 텅스텐 질화막(WN), 텅스텐 티타늄 질화막(TiWN) 또는 텅스텐 실리사이드 질화막(WSiN)으로 구성할 수 있다.The second material film pattern 313 formed by nitriding treatment thus exhibits reactivity with the first metal film pattern 315 which is formed later, since the composition ratio of nitrogen is not nitrided, for example, increases than that of the nitride film formed by a general method. It can be significantly lowered, which can greatly increase fluidity even at low temperatures. The second material layer pattern 313 may be formed of a titanium nitride layer (TiN), a cobalt nitride layer (CoN), a tungsten nitride layer (WN), a tungsten titanium nitride layer (TiWN), or a tungsten silicide nitride layer (WSiN).
상기 홀(308) 내부를 공동(void)나 단선(short)없이 매립하도록 제1 금속막 패턴(315), 제2 금속막 패턴(317), 제3 금속막 패턴(319) 및 제4 금속막 패턴(321)이 순차적으로 형성되어 금속 배선층을 구성한다. 상기 제1 금속막 패턴(315) 형성시에 제2 물질막 패턴(313)은 제1 금속막 패턴(315)과의 유동성(flowability)이 좋기 때문에 낮은 온도에서도 홀(308) 내로 공동 없이 제1 금속막 패턴(315)이 잘 매립된다. 더하여, 홀(308)의 내벽 상부의 확산 방지막 패턴(309) 상에 형성된 제1 물질막 패턴(311)은 제1 금속막 패턴(315)과 젖음성이 좋기 때문에 단선 없이 홀(308) 내에 제1 금속막 패턴(315)이 형성된다.The first metal film pattern 315, the second metal film pattern 317, the third metal film pattern 319, and the fourth metal film so as to fill the inside of the hole 308 without a void or a short line. The pattern 321 is sequentially formed to form a metal wiring layer. When the first metal film pattern 315 is formed, the second material film pattern 313 has a good flowability with the first metal film pattern 315, so that the first material layer 315 may be formed without the cavity into the hole 308 even at a low temperature. The metal film pattern 315 is well buried. In addition, the first material layer pattern 311 formed on the diffusion barrier layer pattern 309 on the inner wall of the hole 308 has a good wettability with the first metal layer pattern 315, and thus, the first material layer pattern 311 is formed in the hole 308 without disconnection. The metal film pattern 315 is formed.
상기 제1 금속막 패턴(315) 및 제2 금속막 패턴(317)은 알루미늄막 또는 알루미늄 합금막, 예컨대 알루미늄-실리콘 합금, 알루미늄-구리 합금, 알루미늄-실리콘-구리 합금, 알루미늄-게르마늄 합금으로 구성할 수 있다. 상기 제3 금속막 패턴(319) 및 제4 금속막 패턴(321)은 각각 티타늄막 및 티타늄 질화막으로 구성할 수 있다. 상기 제4 금속막 패턴(321)을 구성하는 티타늄 질화막은 금속 배선층 패턴 형성시에 ARC(anti-reflection coating, 반사방지)층의 역할도 병행한다. 상기 제2 금속막 패턴(317), 제3 금속막 패턴(319) 및 제4 금속막 패턴(321)은 상기 제1 금속막 패턴(315)의 형성 조건에 따라 형성하지 않을 수 도 있다.The first metal film pattern 315 and the second metal film pattern 317 are made of an aluminum film or an aluminum alloy film, such as an aluminum-silicon alloy, an aluminum-copper alloy, an aluminum-silicon-copper alloy, or an aluminum-germanium alloy. can do. The third metal film pattern 319 and the fourth metal film pattern 321 may be formed of a titanium film and a titanium nitride film, respectively. The titanium nitride film constituting the fourth metal film pattern 321 also serves as an anti-reflection coating (ARC) layer when forming the metal wiring layer pattern. The second metal film pattern 317, the third metal film pattern 319, and the fourth metal film pattern 321 may not be formed depending on formation conditions of the first metal film pattern 315.
다음에, 도 2 및 도 3에 도시한 금속 배선층을 갖는 반도체 소자의 제조방법을 설명한다. 도 4에 도시한 금속층을 갖는 반도체 소자는 하부 금속막이 형성된 것을 제외하고는 도 2 및 도 3에 도시한 반도체 소자의 제조방법과 동일하다.Next, the manufacturing method of the semiconductor element which has the metal wiring layer shown to FIG. 2 and FIG. 3 is demonstrated. The semiconductor device having the metal layer shown in FIG. 4 is the same as the manufacturing method of the semiconductor device shown in FIGS. 2 and 3 except that the lower metal film is formed.
도 5a 내지 도 5d는 도 2에 도시한 금속 배선층을 갖는 반도체 소자의 제조방법을 도시한 단면도들이다.5A through 5D are cross-sectional views illustrating a method of manufacturing a semiconductor device having a metal wiring layer shown in FIG. 2.
도 5a를 참조하면, 반도체 기판(101), 예컨대 실리콘 기판 상에 상기 반도체 기판(101)의 특정 영역을 노출시키는 홀(104), 예컨대 콘택홀을 갖는 층간 절연막(103)을 형성한다. 상기 홀(104)을 갖는 층간 절연막(103)은 상기 반도체 기판(101) 상에 절연막을 형성한 후 사진식각공정으로 패터닝하여 형성한다.Referring to FIG. 5A, an interlayer insulating layer 103 having a hole 104, for example, a contact hole, is formed on the semiconductor substrate 101, for example, a silicon substrate, to expose a specific region of the semiconductor substrate 101. The interlayer insulating film 103 having the holes 104 is formed by forming an insulating film on the semiconductor substrate 101 and patterning the same by a photolithography process.
계속하여, 상기 홀(104) 내부와 상기 층간 절연막(103)의 상부에 후에 형성되는 제1 금속막(도 5c의 111)과의 젖음성이 우수한 제1 물질막(105)을 형성한다. 상기 제1 물질막(105)은 홀(104)의 바닥면 기준으로 50∼500Å의 두께가 되도록 증착한다. 상기 제1 물질막(105)은 티타늄막(Ti), 코발트막(Co), 텅스텐막(W), 텅스텐 티타늄막(TiW) 또는 텅스텐 실리사이드막(WSi)을 이용하여 형성한다. 상기 제1 물질막(105)은 CVD(Chemical Vapor deposition)법, ALD(Atomic Layer Deposition)법, 또는 PVD법(Physical Vapor deposition)법을 이용하여 형성한다.Subsequently, a first material film 105 having excellent wettability between the first metal film (111 in FIG. 5C) formed later is formed on the inside of the hole 104 and on the interlayer insulating film 103. The first material layer 105 is deposited to have a thickness of 50 to 500 kPa based on the bottom surface of the hole 104. The first material film 105 is formed using a titanium film Ti, a cobalt film Co, a tungsten film W, a tungsten titanium film TiW, or a tungsten silicide film WSi. The first material film 105 is formed using a chemical vapor deposition (CVD) method, an atomic layer deposition (ALD) method, or a physical vapor deposition (PVD) method.
상기 제1 물질막(105)은 홀(104)의 측벽에서 후에 형성되는 제1 금속막(도 5c의 111)과 젖음성이 우수하여 제1 금속막(도 5c의 111)이 단선 없이 홀(104)에 잘 매립되게 하는 역할을 한다. 상기 제1 물질막(105)은 반도체 기판(101), 즉 실리콘 기판과 반응하여 실리사이드막(도 5b의 108)을 형성함으로써 후에 형성되는 제1 금속막(도 5c의 111)과 반도체 기판(101)간의 접촉 저항을 낮추어 주는 역할을 한다.The first material film 105 is excellent in wettability with the first metal film (111 in FIG. 5C) formed later on the sidewall of the hole 104 so that the first metal film (111 in FIG. 5C) has no hole 104 without disconnection. ) To fill in well. The first material film 105 reacts with the semiconductor substrate 101, i.e., the silicon substrate, to form a silicide film (108 in FIG. 5B) to form a first metal film (111 in FIG. 5C) and a semiconductor substrate 101 formed later. It lowers the contact resistance between).
도 5b를 참조하면, 상기 홀(104)의 바닥 및 층간 절연막(103) 상의 제1 물질막(105) 상에 후에 형성되는 제1 금속막(도 5c의 111)과의 유동성이 우수한 제2 물질막(109)을 형성한다. 상기 제2 물질막(109)은 티타늄 질화막(TiN), 코발트 질화막(CoN), 텅스텐 질화막(WN), 텅스텐 티타늄 질화막(TiWN) 또는 텅스텐 실리사이드 질화막(WSiN)으로 형성한다.Referring to FIG. 5B, a second material having excellent fluidity with the first metal film (111 of FIG. 5C) formed later on the first material film 105 on the bottom of the hole 104 and the interlayer insulating film 103. A film 109 is formed. The second material film 109 is formed of a titanium nitride film (TiN), a cobalt nitride film (CoN), a tungsten nitride film (WN), a tungsten titanium nitride film (TiWN), or a tungsten silicide nitride film (WSiN).
상기 제2 물질막(109)은 상기 제1 물질막(105)을 선택적으로 질화시켜 형성할 수 있다. 즉, 홀(104) 외부의 층간 절연막(103) 상의 제1 물질막(105)의 표면과 상기 홀(104) 바닥의 제1 물질막(105)의 표면을 선택적으로 질화시키고 상기 홀(104)의 측벽에 형성된 제1 물질막(105)은 질화시키지 않고 제2 물질막(109)을 형성한다. 상기 제2 물질막(109)의 선택적 질화는 질소 플라즈마 처리(107)하여 수행할 수 있다.The second material layer 109 may be formed by selectively nitriding the first material layer 105. In other words, the surface of the first material film 105 on the interlayer insulating film 103 outside the hole 104 and the surface of the first material film 105 at the bottom of the hole 104 are selectively nitrided. The first material film 105 formed on the sidewall of the second material film 109 is formed without nitriding. Selective nitriding of the second material layer 109 may be performed by nitrogen plasma treatment 107.
이하에서, 상기 제1 물질막(105)의 질소 플라즈마 처리에 대해 자세히 설명한다. 상기 제1 물질막(105)의 질소 플라즈마 처리는 반도체 기판(101)이 놓여있는 하부 전극에 RF 전력(power)을 인가하여 질소 이온을 수직방향으로 강하게 가속시키면 가속되는 질소 이온에 노출된 표면만 질소 이온이 충돌하고 상기 홀(104)의 측벽에는 충돌이 일어나지 않기 때문에 노출된 표면만 선택적으로 질화된다.Hereinafter, the nitrogen plasma treatment of the first material film 105 will be described in detail. Nitrogen plasma treatment of the first material film 105 applies only RF exposed power to the lower electrode on which the semiconductor substrate 101 is placed and strongly accelerates the nitrogen ions in the vertical direction. Nitrogen ions collide and no collision occurs on the sidewalls of the holes 104, so only the exposed surfaces are selectively nitrided.
상기 제1 물질막(105)의 질소 플라즈마 처리시 질화 정도, 질화 깊이, 질소 이온의 농도 및 질화 두께 등을 조절하기 위하여 반도체 기판(101)의 온도를 -80∼600℃까지 조절한다. 상기 반도체 기판(101)의 온도를 조절하기 위한 가열 방식은 저항 가열이나 광복사를 이용한다. 또한, 상기 반도체 기판(101)의 가열 방식은 직접 가열이나 간접 가열 방식 모두 가능하다. 상기 반도체 기판(101)의 온도를 조절하기 위한 냉각은 냉매를 이용하여 직접 냉각하거나 간접 냉각 등의 일반적 방식을 병행한다. 상기 질소 플라즈마 처리시 사용되는 가스는 질소 또는 질소가 혼합된 혼합 가스를 사용한다. 상기 질소에 혼합되는 가스는 아르곤이나 헬륨 등의 불활성 가스이다.The temperature of the semiconductor substrate 101 is adjusted to −80 to 600 ° C. in order to control the degree of nitriding, the depth of nitride, the concentration of nitrogen ions, and the thickness of the nitride during the nitrogen plasma treatment of the first material layer 105. The heating method for adjusting the temperature of the semiconductor substrate 101 uses resistance heating or light radiation. In addition, the heating method of the semiconductor substrate 101 may be either a direct heating method or an indirect heating method. Cooling for controlling the temperature of the semiconductor substrate 101 is performed in a general manner such as direct cooling or indirect cooling using a refrigerant. As the gas used in the nitrogen plasma treatment, nitrogen or a mixed gas containing nitrogen is used. The gas mixed with the nitrogen is an inert gas such as argon or helium.
상기 제1 물질막(105)을 질소 플라즈마 처리 할 때 반도체 기판(101)이 로딩(loading)되는 반응기의 압력은 1mTorr∼10Torr, 바람직하게는 10mTorr∼1Torr, RF 출력은 100W∼수KW, 처리시간은 10∼1800초로 조절한다. 상기 제1 물질막(105)의 질소 플라즈마 처리를 위한 플라즈마 발생 장치는 원격(remote) 방식, RF 방식 또는 고밀도 플라즈마 방식 등이 모두 가능하다. 특히, 반도체 기판으로의 DC Bias가 -100∼-1000V, 바람직하게는 -300∼-800V 등이 발생되거나 조절이 될 수 있으면 가능하다.When the first material film 105 is subjected to nitrogen plasma treatment, the pressure of the reactor in which the semiconductor substrate 101 is loaded is 1 mTorr to 10 Torr, preferably 10 mTorr to 1 Torr, and the RF output is 100 W to several KW, processing time. Is adjusted to 10 to 1800 seconds. The plasma generating apparatus for the nitrogen plasma treatment of the first material layer 105 may be a remote method, an RF method, or a high density plasma method. In particular, it is possible as long as DC bias to the semiconductor substrate is -100 to -1000V, preferably -300 to -800V and the like can be generated or adjusted.
상기 제1 물질막(105)의 질소 플라즈마 처리 중에 열처리를 동시에 실시하거나 질소 플라즈마 처리 후에 열처리를 실시하여 실리사이드막(108)을 형성한다. 상기 질소 플라즈마 처리와 열처리를 반복 실시하여 다중 처리를 할 수 도 있으며, 질소 플라즈마 처리와 열처리를 1회로 완료할 수도 있다. 더하여, 상기 질소 플라즈마 처리된 제1 물질막(105)의 화학적 물리적 특성을 제고시키기 위하여 열처리를 실시할 수도 있다. 상기 열처리 조건은 질소 분위기 하에서 200∼900℃, 바람직하게 250∼700℃에서 약10초에서 1800초 가량 실시한다. 상기 제1 물질막(105)에 결합되는 질소 성분은 처리 조건에 따라 달라지며, 표면 조도는 RMS(Root Man Square)기준으로 약50Å 이하로 유지되며, 처리 조건에 따라 폭넓게 조정이 가능하다.The silicide layer 108 may be formed by simultaneously performing a heat treatment during the nitrogen plasma treatment of the first material layer 105 or by performing a heat treatment after the nitrogen plasma treatment. The nitrogen plasma treatment and heat treatment may be repeatedly performed to perform multiple treatments, or the nitrogen plasma treatment and heat treatment may be completed in one step. In addition, heat treatment may be performed to improve chemical and physical properties of the nitrogenous plasma treated first material layer 105. The heat treatment conditions are performed in a nitrogen atmosphere at about 200 to 900 ° C, preferably at about 250 to 700 ° C for about 10 to 1800 seconds. The nitrogen component bonded to the first material film 105 varies depending on the treatment conditions, and the surface roughness is maintained at about 50 dB or less based on a root man square (RMS) basis, and can be widely adjusted according to the treatment conditions.
여기서, 상기 제1 물질막(105)을 질화처리하여 형성된 제2 물질막(109) 및 질화처리되지 않은 제1 물질막(105)의 특성에 대해 설명한다.Here, the characteristics of the second material film 109 formed by nitriding the first material film 105 and the unnitrided first material film 105 will be described.
구체적으로, 상기 질화처리되어 형성된 제2 물질막(109)의 표면은 후에 형성되는 제1 금속막(도 5c의 111), 예컨대 알루미늄막과의 반응성이 적기 때문에 이동성이 향상되어 단차 피복성이 향상되며, 저온에서도 우수한 알루미늄 원자의 이동 특성이 나타난다. 또한, 홀 내부의 측벽의 제1 물질막(105)은 질화처리되지 않기 때문에 후에 형성되는 제1 금속막(도 5c의 111), 예컨대 알루미늄과의 젖음 특성이 우수하다. 따라서, 제1 금속막(도 5c의 111)을 저온에서 증착하고 리플로우할 때 또는 제1 금속막을 고온에서 증착할 때, 제1 금속막(도 5c의 111)을 구성하는 물질, 예컨대 알루미늄이 초기에 균일하게 도포된 상태에서 계속적으로 홀(104) 내부로 흘러 들어가 효과적으로 충진될 수 있도록 하여 준다. 따라서 공동이나 단선 없이 홀 내에 제1 금속막(도 5c의 111)을 형성할 수 있다. 상기 질화처리되어 형성된 제2 물질막(109)도 홀 내에서는 후에 형성되는 제1 금속막(도 5c의 111)과 반도체 기판(101)과의 반응을 억제하는 확산 방지층의 역할도 수행한다.Specifically, since the surface of the second material film 109 formed by nitriding is less reactive with the first metal film (111 of FIG. 5C), for example, an aluminum film, which is formed later, mobility is improved to improve step coverage. In addition, even at low temperatures, excellent mobility of aluminum atoms appears. In addition, since the first material film 105 of the sidewall inside the hole is not nitrided, the wettability with the first metal film 111 (FIG. 5C) formed later, for example, aluminum is excellent. Thus, when depositing and reflowing the first metal film (111 in FIG. 5C) at low temperature or when depositing the first metal film at high temperature, the material constituting the first metal film (111 in FIG. 5C), such as aluminum, In the initial uniformly applied state continuously flows into the hole 104 to be effectively filled. Therefore, the first metal film 111 (in FIG. 5C) can be formed in the hole without any cavity or disconnection. The second material film 109 formed by nitriding also serves as a diffusion barrier layer that suppresses the reaction between the first metal film 111 (see FIG. 5C) and the semiconductor substrate 101 formed later in the hole.
도 5c를 참조하면, 상기 홀(104)의 외부 및 바닥에는 제2 물질막(109)이 형성되어 있고 홀(104)의 양측벽에는 제1 물질막(105)이 형성된 반도체 기판(101)의 전면에 상기 홀(104)을 매립하도록 제1 금속막(111)을 형성한다. 상기 제1 금속막(111)은 제2 물질막(109) 상에서 이동도가 매우 크고, 측벽의 질화되지 않은 제1 물질막(105) 상에는 젖음성에 매우 우수하기 때문에 증착 온도나 리플로우 온도가 낮아도 양호하게 홀 내부에 형성될 수 있다.Referring to FIG. 5C, a second material film 109 is formed on the outside and the bottom of the hole 104, and a first material film 105 is formed on both side walls of the hole 104. The first metal layer 111 is formed to fill the hole 104 in the entire surface. Since the first metal film 111 has a very high mobility on the second material film 109 and excellent wettability on the unnitrided first material film 105 of the sidewall, even if the deposition temperature or the reflow temperature is low. It can preferably be formed inside the hole.
상기 제1 금속막(111)은 알루미늄막 또는 알루미늄 합금막, 예컨대 알루미늄-실리콘 합금, 알루미늄-구리 합금, 알루미늄-실리콘-구리 합금, 알루미늄-게르마늄 합금으로 형성할 수 있다. 상기 제1 금속막(111)을 알루미늄막 또는 알루미늄 합금막으로 형성할 경우, 상온(25℃) 내지 300℃의 저온에서 2000∼10000Å, 바람직하게는 2500∼5000Å의 두께로 알루미늄막 또는 알루미늄 합금막을 증착한 후 200∼700℃, 바람직하게는 250∼600℃의 온도에서 리플로우를 실시하여 형성하거나, 약 200℃ 에서 600℃, 바람직하게는 200∼400℃의 고온에서 알루미늄막 또는 알루미늄 합금막을 형성한다. 상기 제1 금속막(111)을 알루미늄막 또는 알루미늄 합금막으로 형성할 경우 증착 온도나 리플로우 온도가 낮아도 양호하게 홀 내부에 매립될 수 있다.The first metal film 111 may be formed of an aluminum film or an aluminum alloy film, for example, an aluminum-silicon alloy, an aluminum-copper alloy, an aluminum-silicon-copper alloy, or an aluminum-germanium alloy. When the first metal film 111 is formed of an aluminum film or an aluminum alloy film, the aluminum film or the aluminum alloy film is formed at a thickness of 2000 to 10000 Pa, preferably 2500 to 5000 Pa, at a low temperature of 25 ° C. to 300 ° C. After deposition, it is formed by reflow at a temperature of 200 to 700 ° C., preferably 250 to 600 ° C., or an aluminum film or an aluminum alloy film is formed at a high temperature of about 200 ° C. to 600 ° C., preferably 200 to 400 ° C. do. When the first metal layer 111 is formed of an aluminum layer or an aluminum alloy layer, the first metal layer 111 may be buried in the hole even if the deposition temperature or the reflow temperature is low.
도 5d를 참조하면, 상기 제1 금속막(111) 상에 진공을 깨지 않은 상태에서 제2 금속막(113)을 증착한다. 상기 제2 금속막(113)은 제1 금속막(111)의 표면 조도 개선을 통해 공정 안정화를 이루기 위하여 형성하는데, 상기 제1 금속막(111)의 형성 조건에 따라서 생략할 수 있다. 상기 제2 금속막(113)은 알루미늄 또는 알루미늄 합금으로 형성할 수 있다. 상기 제2 금속막(113)을 알루미늄 또는 알루미늄 합금으로 구성할 경우, 25∼500℃, 바람직하게 25∼300℃의 저온에서 2000∼10000Å의 두께로 증착한다.Referring to FIG. 5D, a second metal layer 113 is deposited on the first metal layer 111 without breaking a vacuum. The second metal layer 113 is formed to achieve process stabilization by improving the surface roughness of the first metal layer 111, and may be omitted according to the formation conditions of the first metal layer 111. The second metal layer 113 may be formed of aluminum or an aluminum alloy. When the second metal film 113 is made of aluminum or an aluminum alloy, the second metal film 113 is deposited to a thickness of 2000 to 10000 Pa at a low temperature of 25 to 500 ° C, preferably 25 to 300 ° C.
계속해서, 상기 제2 금속막(113) 상에 제3 금속막(115), 제4 금속막(117)을 순차적으로 증착한다. 상기 제3 금속막(115) 및 제4 금속막(117)은 각각 티타늄막, 티타늄 질화막으로 형성할 수 있다. 상기 제3 금속막(115)은 100∼300Å의 두께로형성하고, 제4 금속막(117)은 300∼700Å의 두께로 형성한다. 상기 제3 금속막(115) 및 제4 금속막(117)은 필요에 따라 형성하지 않을 수도 있다.Subsequently, a third metal film 115 and a fourth metal film 117 are sequentially deposited on the second metal film 113. The third metal film 115 and the fourth metal film 117 may be formed of a titanium film or a titanium nitride film, respectively. The third metal film 115 is formed to a thickness of 100 to 300 kPa, and the fourth metal film 117 is formed to a thickness of 300 to 700 kPa. The third metal film 115 and the fourth metal film 117 may not be formed as necessary.
다음에, 사진식각공정을 이용하여 상기 제4 금속막(117), 제3 금속막(115), 제2 금속막(113), 제1 금속막(111), 제2 물질막(109) 및 제1 물질막(105)을 순차적으로 패터닝한다. 이에 따라, 도 2에 도시한 바와 같이 홀(104) 상에 제1 물질막 패턴(105a), 제2 물질막 패턴(109a), 제1 금속막 패턴(111a), 제2 금속막 패턴(113a), 제3 금속막 패턴(115a) 및 제4 금속막 패턴(117a)으로 이루어진 금속 배선층이 완성된다.Next, the fourth metal film 117, the third metal film 115, the second metal film 113, the first metal film 111, the second material film 109, and the like by using a photolithography process. The first material film 105 is patterned sequentially. Accordingly, as shown in FIG. 2, the first material film pattern 105a, the second material film pattern 109a, the first metal film pattern 111a, and the second metal film pattern 113a are formed on the hole 104. ), A metal wiring layer composed of the third metal film pattern 115a and the fourth metal film pattern 117a is completed.
도 6a 내지 도 6d는 도 3에 도시한 금속 배선층을 갖는 반도체 소자의 제조방법을 도시한 단면도들이다.6A to 6D are cross-sectional views illustrating a method of manufacturing a semiconductor device having a metal wiring layer shown in FIG. 3.
도 6a를 참조하면, 반도체 기판(201), 예컨대 실리콘 기판 상에 상기 반도체 기판(201)의 특정 영역을 노출시키는 홀(204), 예컨대 콘택홀을 갖는 층간 절연막(203)을 형성한다. 상기 홀(204)을 갖는 층간 절연막(203)은 상기 반도체 기판(201) 상에 절연막을 형성한 후 사진식각공정으로 패터닝하여 형성한다.Referring to FIG. 6A, an interlayer insulating layer 203 having a hole 204, for example, a contact hole, is formed on a semiconductor substrate 201, for example, a silicon substrate, to expose a specific region of the semiconductor substrate 201. The interlayer insulating layer 203 having the holes 204 is formed by forming an insulating layer on the semiconductor substrate 201 and patterning the same by a photolithography process.
계속하여, 상기 홀(204) 내부와 상기 층간 절연막(203)의 상에 오믹막(205) 및 확산 방지막(207)을 순차적으로 형성한다. 상기 오믹막(205) 및 확산 방지막(207)은 각각 티타늄막과 티타늄 질화막으로 형성할 수 있다. 상기 확산 방지막(207)은 홀의 바닥면 기준으로 50∼500Å의 두께로 형성한다. 상기 오믹막(205)은 후에 상기 홀(204) 내부의 반도체 기판(201) 상에 실리사이드막(209)을 형성하여 접촉 저항을 감소시키는 역할을 수행한다. 상기 오믹막(205a)을 티타늄막으로 구성할 경우, 상기 실리사이드막(209)은 티타늄 실리사이드막이 된다. 상기 확산 방지막(207)은 후에 형성되는 제1 금속막(217)과 반도체 기판(201)과의 반응을 방지한다.Subsequently, an ohmic film 205 and a diffusion barrier film 207 are sequentially formed in the hole 204 and on the interlayer insulating film 203. The ohmic film 205 and the diffusion barrier 207 may be formed of a titanium film and a titanium nitride film, respectively. The diffusion barrier 207 is formed to a thickness of 50 ~ 500Å relative to the bottom surface of the hole. The ohmic layer 205 serves to reduce contact resistance by forming a silicide layer 209 on the semiconductor substrate 201 in the hole 204. When the ohmic film 205a is formed of a titanium film, the silicide film 209 becomes a titanium silicide film. The diffusion barrier 207 prevents a reaction between the first metal layer 217 and the semiconductor substrate 201 formed later.
다음에, 홀(204)의 내벽, 바닥 및 층간 절연막(203) 상의 확산방지막(207) 상에 후에 형성되는 제1 금속막(도 6c의 217)과의 젖음성이 우수한 제1 물질막(211)을 형성한다. 상기 제1 물질막(211)은 홀(204)의 바닥면 기준으로 100∼1000Å의 두께가 되도록 증착한다. 상기 제1 물질막(205)은 티타늄막(Ti), 코발트막(Co), 텅스텐막(W), 텅스텐 티타늄막(TiW) 또는 텅스텐 실리사이드막(WSi)을 이용하여 형성한다. 상기 제1 물질막(205)은 CVD(Chemical Vapor deposition)법, ALD(Atomic Layer Deposition)법, 또는 PVD법(Physical Vapor deposition)법을 이용하여 형성한다. 상기 제1 물질막(205)은 홀(204)의 측벽에서 후에 형성되는 제1 금속막(도 6c의 217)과 젖음성이 우수하여 제1 금속막(도 6c의 217)이 단선 없이 홀(204)에 잘 매립되게 하는 역할을 한다.Next, the first material film 211 excellent in wettability with the first metal film (217 in FIG. 6C) formed later on the diffusion barrier film 207 on the inner wall, the bottom and the interlayer insulating film 203 of the hole 204. To form. The first material layer 211 is deposited to have a thickness of about 100 to about 1000 mm based on the bottom surface of the hole 204. The first material layer 205 is formed using a titanium film Ti, a cobalt film Co, a tungsten film W, a tungsten titanium film TiW, or a tungsten silicide film WSi. The first material layer 205 is formed using a chemical vapor deposition (CVD) method, an atomic layer deposition (ALD) method, or a physical vapor deposition (PVD) method. The first material film 205 is excellent in wettability with the first metal film 217 (FIG. 6C) formed later on the sidewall of the hole 204 so that the first metal film 217 (FIG. 6C) does not have a hole in the hole 204. ) To fill in well.
도 6b를 참조하면, 상기 홀(204)의 바닥 및 층간 절연막(203) 상부의 제1 물질막(211) 상에 후에 형성되는 제1 금속막(도 6c의 217)과의 유동성이 우수한 제2 물질막(215)을 형성한다. 상기 제2 물질막(215)은 티타늄 질화막(TiN), 코발트 질화막(CoN), 텅스텐 질화막(WN), 텅스텐 티타늄 질화막(TiWN) 또는 텅스텐 실리사이드 질화막(WSiN)으로 형성한다.Referring to FIG. 6B, a second fluid having excellent fluidity with a first metal film (217 of FIG. 6C) formed later on the first material film 211 on the bottom of the hole 204 and on the interlayer insulating film 203. The material film 215 is formed. The second material film 215 is formed of a titanium nitride film (TiN), a cobalt nitride film (CoN), a tungsten nitride film (WN), a tungsten titanium nitride film (TiWN), or a tungsten silicide nitride film (WSiN).
상기 제2 물질막(215)은 상기 제1 물질막(211)을 선택적으로 질화시켜 형성한다. 즉, 홀(204) 외부의 층간 절연막(203) 상부의 제1 물질막(211)의 표면과 상기 홀(204) 바닥의 제1 물질막(211)의 표면을 선택적으로 질화시키고 상기 홀(204)의 측벽에 형성된 제1 물질막(211)은 질화시키지 않고 제2 물질막(215)을 형성한다. 상기 제1 물질막(211)은 질소 플라즈마 처리(213)하여 선택적으로 질화시킬 수 있다.The second material layer 215 is formed by selectively nitriding the first material layer 211. That is, the surface of the first material film 211 on the interlayer insulating layer 203 outside the hole 204 and the surface of the first material film 211 on the bottom of the hole 204 are selectively nitrided to form the hole 204. The first material film 211 formed on the sidewalls of the Ns) forms the second material film 215 without nitriding. The first material layer 211 may be selectively nitrided by nitrogen plasma treatment 213.
상기 제1 물질막(211)의 질소 플라즈마 처리에 관한 설명은 도 5a 내지 도 5d와 동일하므로 생략한다. 그리고, 상기 제1 물질막(211)을 질화처리하여 형성된 제2 물질막(215) 및 질화처리되지 않은 제1 물질막(211)의 특성도 도 5a 내지 도 5d와 동일하므로 생략한다.Since the description of the nitrogen plasma treatment of the first material film 211 is the same as that of FIGS. 5A to 5D, a description thereof will be omitted. In addition, the characteristics of the second material film 215 formed by nitriding the first material film 211 and the unnitrided first material film 211 are also the same as those of FIGS. 5A to 5D and thus will be omitted.
도 6c를 참조하면, 상기 홀(204)의 외부 및 바닥에는 제2 물질막(215)이 형성되어 있고 홀(204)의 양측벽에는 제1 물질막(211)이 형성된 반도체 기판(201)의 전면에 상기 홀(204)을 매립하도록 제1 금속막(217)을 형성한다. 상기 제1 금속막(217)은 제2 물질막(215) 상에서 이동도가 매우 크고, 측벽의 질화되지 않은 제1 물질막(211) 상에는 젖음성에 매우 우수하기 때문에 증착 온도나 리플로우 온도가 낮아도 양호하게 홀 내부에 형성될 수 있다.Referring to FIG. 6C, a second material film 215 is formed on the outside and the bottom of the hole 204, and a first material film 211 is formed on both side walls of the hole 204. A first metal film 217 is formed on the entire surface to fill the hole 204. Since the first metal film 217 has a very high mobility on the second material film 215, and has excellent wettability on the unnitrided first material film 211 of the sidewall, even if the deposition temperature or the reflow temperature is low. It can preferably be formed inside the hole.
상기 제1 금속막(217)은 알루미늄막 또는 알루미늄 합금막, 예컨대 알루미늄-실리콘 합금, 알루미늄-구리 합금, 알루미늄-실리콘-구리 합금, 알루미늄-게르마늄 합금으로 형성할 수 있다. 상기 제1 금속막(217)을 알루미늄막 또는 알루미늄 합금막으로 형성할 경우, 상기 제1 금속막(217)은 상온 내지 300℃의 저온에서 2000∼10000Å, 바람직하게는 2500∼5000Å의 두께로 알루미늄막 또는 알루미늄 합금막을 증착한 후 200∼700℃, 바람직하게는 2500∼600℃의 온도에서리플로우를 실시하여 형성하거나, 약 200℃∼600℃, 바람직하게는 200∼400℃의 고온에서 알루미늄막 또는 알루미늄 합금막을 형성한다. 상기 제1 금속막(217)을 알루미늄막 또는 알루미늄 합금막으로 형성할 경우 증착 온도나 리플로우 온도가 낮아도 양호하게 홀 내부에 매립될 수 있다.The first metal film 217 may be formed of an aluminum film or an aluminum alloy film, such as an aluminum-silicon alloy, an aluminum-copper alloy, an aluminum-silicon-copper alloy, or an aluminum-germanium alloy. In the case where the first metal film 217 is formed of an aluminum film or an aluminum alloy film, the first metal film 217 may be aluminum at a thickness of 2000 to 10000 Pa, preferably 2500 to 5000 Pa at a low temperature of room temperature to 300 ° C. After depositing a film or an aluminum alloy film, it is formed by reflow at a temperature of 200 to 700 ° C, preferably 2500 to 600 ° C, or an aluminum film at a high temperature of about 200 ° C to 600 ° C, preferably 200 to 400 ° C. Or an aluminum alloy film is formed. When the first metal film 217 is formed of an aluminum film or an aluminum alloy film, the first metal film 217 may be buried in the hole even if the deposition temperature or the reflow temperature is low.
도 6d를 참조하면, 상기 제1 금속막(217) 상에 진공을 깨지 않은 상태에서 제2 금속막(219)을 증착한다. 상기 제2 금속막(219)은 제1 금속막(217)의 표면 조도 개선을 통해 공정 안정화를 이루기 위하여 형성하는데, 상기 제1 금속막(217)의 형성 조건에 따라서 생략할 수 있다. 상기 제2 금속막(219)은 알루미늄 또는 알루미늄 합금으로 형성할 수 있다. 상기 제2 금속막(219)을 알루미늄 또는 알루미늄 합금으로 구성할 경우, 제2 금속막(219)은 25∼500℃, 바람직하게 25∼300℃의 저온에서 2000∼10000Å의 두께로 증착한다.Referring to FIG. 6D, a second metal film 219 is deposited on the first metal film 217 without breaking the vacuum. The second metal film 219 is formed to achieve process stabilization by improving the surface roughness of the first metal film 217, and may be omitted according to the formation conditions of the first metal film 217. The second metal film 219 may be formed of aluminum or an aluminum alloy. When the second metal film 219 is made of aluminum or an aluminum alloy, the second metal film 219 is deposited to a thickness of 2000 to 10000 Pa at a low temperature of 25 to 500 ° C, preferably 25 to 300 ° C.
계속해서, 상기 제2 금속막(219) 상에 제3 금속막(221), 제4 금속막(223)을 순차적으로 증착한다. 상기 제3 금속막(221) 및 제4 금속막(223)은 각각 티타늄막, 티타늄 질화막으로 형성할 수 있다. 상기 제3 금속막(221)은 100∼300Å의 두께로 형성하고, 제4 금속막(223)은 300∼700Å의 두께로 형성한다. 상기 제3 금속막(221) 및 제4 금속막(223)은 필요에 따라 선택적으로 형성하지 않을 수도 있다.Subsequently, a third metal film 221 and a fourth metal film 223 are sequentially deposited on the second metal film 219. The third metal film 221 and the fourth metal film 223 may be formed of a titanium film or a titanium nitride film, respectively. The third metal film 221 is formed to a thickness of 100 to 300 kPa, and the fourth metal film 223 is formed to a thickness of 300 to 700 kPa. The third metal film 221 and the fourth metal film 223 may not be selectively formed as necessary.
다음에, 사진식각공정을 이용하여 상기 제4 금속막(223), 제3 금속막(221), 제2 금속막(219), 제1 금속막(217), 제2 물질막(215), 제1 물질막(211), 확산 방지막(207) 및 오믹막(205)을 순차적으로 패터닝한다. 이에 따라, 도 3에 도시한 바와같이 홀(104) 상에 오믹막 패턴(205a), 확산 방지막 패턴(207a), 제1 물질막 패턴(211a), 제2 물질막 패턴(215a), 제1 금속막 패턴(217a), 제2 금속막 패턴(219a), 제3 금속막 패턴(221a) 및 제4 금속막 패턴(223a)으로 이루어진 금속 배선층이 완성된다.Next, using the photolithography process, the fourth metal film 223, the third metal film 221, the second metal film 219, the first metal film 217, the second material film 215, The first material layer 211, the diffusion barrier 207, and the ohmic layer 205 are sequentially patterned. Accordingly, as shown in FIG. 3, the ohmic layer pattern 205a, the diffusion barrier layer pattern 207a, the first material layer pattern 211a, the second material layer pattern 215a, and the first layer are formed on the hole 104. A metal wiring layer including the metal film pattern 217a, the second metal film pattern 219a, the third metal film pattern 221a, and the fourth metal film pattern 223a is completed.
도 7은 본 발명에 따라 질소 플라즈마 처리에 의하여 형성된 제2 물질막의 표면에서의 질소 농도를 SIMS 분석한 그래프이다.7 is a graph of SIMS analysis of nitrogen concentration on the surface of the second material film formed by nitrogen plasma treatment according to the present invention.
구체적으로, 본 발명에 따라 제1 물질막을 티타늄막으로 하고, 제2 물질막을 상기 제1 물질막을 질소 플라즈마하여 처리할 경우 제2 물질막 표면에서의 질소 농도를 SIMS 분석하였다. 도 7에 보듯이 RF 파워가 증가함에 따라 제2 물질막인 티타늄 질화막의 표면의 질소농도가 증가함을 알 수 있다. 특히, 일반적인 방법, 즉 반응성 티타늄 질화막의 경우는 질소 농도가 약 16,000가량 나오는 데 반하여, 질소 플라즈마 처리를 이용하여 표면 질화를 실시할 경우 RF 파워가 600W에서 약 30,000 가량 나온다. 따라서, 본 발명과 같이 질소 플라즈마 처리할 경우 티타늄 질화막의 질소 농도가 일반적인 방법에 비해 표면 농도가 약2배 이상 증가됨을 알 수 있다. 결과적으로, 본 발명의 질소 플라즈마 처리에 의해 형성되는 제2 물질막인 티타늄 질화막은 후에 형성되는 제1 금속막, 예컨대 알루미늄막과의 계면 반응성을 억제함으로써 표면 유동 특성을 크게 향상시킬 수 있으며, 확산 방지 특성도 향상시킬 수 있다.Specifically, according to the present invention, when the first material film is a titanium film and the second material film is treated by nitrogen plasma, the nitrogen concentration on the surface of the second material film is SIMS analyzed. As shown in FIG. 7, it can be seen that as the RF power increases, the concentration of nitrogen on the surface of the titanium nitride layer as the second material layer increases. In particular, in the general method, that is, the reactive titanium nitride film, the nitrogen concentration is about 16,000, whereas when the surface nitriding is performed using nitrogen plasma treatment, the RF power is about 30,000 at 600W. Therefore, when the nitrogen plasma treatment as in the present invention, it can be seen that the nitrogen concentration of the titanium nitride film is increased by about 2 times or more compared to the general method. As a result, the titanium nitride film, which is the second material film formed by the nitrogen plasma treatment of the present invention, can greatly improve surface flow characteristics by suppressing interfacial reactivity with a first metal film formed later, for example, an aluminum film, and diffusion. Prevention properties can also be improved.
도 8a 및 8b는 각각 일반적인 방법 및 본 발명의 방법에 따라 금속막을 형성했을 경우 매립 특성을 도시한 도면이다.8A and 8B show the buried characteristics when the metal film is formed according to the general method and the method of the present invention, respectively.
구체적으로, 도 8a는 제2 물질막을 일반적인 방법으로 티타늄 질화막을 형성한 후, 약 300℃의 기판 온도에서 제1 금속막으로 알루미늄막을 약 3000Å 증착시킨 경우이고, 도 8b는 제1 물질막을 티타늄막으로 형성하고, 약 600W의 플라즈마 파워에서 표면 질화처리한 티타늄 질화막을 제2 물질막으로 형성한 후, 약300℃의 기판 온도에서 제1 금속막으로 알루미늄막을 약 3000Å 증착시킨 경우이다.Specifically, FIG. 8A illustrates a case in which a titanium nitride film is formed using a second material film in a general manner, and then an aluminum film is deposited at about 3000 ° C. with a first metal film at a substrate temperature of about 300 ° C., and FIG. 8B shows a titanium film as a first material film. And a titanium nitride film surface-nitrided at a plasma power of about 600 W as a second material film, and then an aluminum film is deposited at about 3000 DEG C with the first metal film at a substrate temperature of about 300 ° C.
도 8a에서 보는 바와 같이 일반적인 방법으로 제2 물질막을 티타늄 질화막으로 형성한 경우 홀 내부의 측벽에서의 알루미늄막의 젖음 특성이 불량하기 때문에 홀 바닥의 알루미늄 매립 특성이 나쁠 뿐만 아니라, 측벽에 알루미늄이 없기 때문에 저항 특성도 좋지 않고, 심지어는 단선 가능성도 있다. 이에 반하여, 도 8b에 보는 바와 같이 본 발명의 방법으로 제2 물질막을 티타늄 질화막으로 형성할 경우 홀 내부의 젖음 특성이 매우 양호하며, 홀 바닥의 알루미늄 매립 특성 또한 매우 양호하다. 따라서, 계속적인 증착시에는 공동 및 단선 없이 알루미늄막을 매립할 수 있다.As shown in FIG. 8A, when the second material film is formed of a titanium nitride film in a general manner, the wettability characteristics of the aluminum film on the sidewalls of the holes are poor, and not only is the aluminum embedding property of the hole bottom bad, but also there is no aluminum on the sidewalls. The resistance characteristics are not good and there is even a possibility of disconnection. On the contrary, when the second material film is formed of a titanium nitride film by the method of the present invention as shown in FIG. 8B, the wetting property inside the hole is very good, and the aluminum embedding property of the hole bottom is also very good. Therefore, during continuous deposition, the aluminum film can be embedded without cavities and disconnections.
상술한 바와 같이 본 발명은 홀, 예컨대 콘택홀이나 비아홀의 내벽 상에 후에 형성되는 금속막과의 젖음성이 좋은 제1 물질막을 형성하고, 상기 홀의 바닥 및 층간 절연막 상부에 후에 형성되는 금속막과의 유동성이 좋은 제2 물질막을 형성한다. 상기 제2 물질막은 제1 물질막을 질소 플라즈마 처리하여 선택적으로 질화처리하여 형성할 수 있다. 이렇게 유동성이 좋은 제2 물질막으로 인해 상기 홀에 공동 형성 없이 단차 피복성이 좋게 금속막을 매립할 수 있으며, 젖음성이 좋은 제1 물질막으로 인하여 상기 홀의 양측벽에서 단선 없이 금속막을 형성할 수 있다.As described above, the present invention forms a first material film having good wettability with a metal film formed later on a hole, for example, a contact hole or a via hole, and with a metal film formed later on the bottom of the hole and on the interlayer insulating film. A second material film having good fluidity is formed. The second material film may be formed by selectively nitriding the first material film by nitrogen plasma treatment. As a result of the second material film having good fluidity, the metal film may be buried with good step coverage without forming a cavity in the hole, and the metal film may be formed on both sides of the hole without disconnection due to the first material film having good wettability. .
Claims (21)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0056434A KR100425581B1 (en) | 2001-09-13 | 2001-09-13 | Semiconductor device having metal wiring layer completely buried in the hole and fabrication method by using selective nitridation process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0056434A KR100425581B1 (en) | 2001-09-13 | 2001-09-13 | Semiconductor device having metal wiring layer completely buried in the hole and fabrication method by using selective nitridation process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030023286A true KR20030023286A (en) | 2003-03-19 |
| KR100425581B1 KR100425581B1 (en) | 2004-04-03 |
Family
ID=27723828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0056434A KR100425581B1 (en) | 2001-09-13 | 2001-09-13 | Semiconductor device having metal wiring layer completely buried in the hole and fabrication method by using selective nitridation process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100425581B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603508B1 (en) * | 2003-10-28 | 2006-07-20 | 삼성전자주식회사 | Method of manufacturing a thin layer and method of manufacturing a semiconductor device using the same |
| US7189641B2 (en) | 2003-08-19 | 2007-03-13 | Samsung Electronics Co., Ltd. | Methods of fabricating tungsten contacts with tungsten nitride barrier layers in semiconductor devices, tungsten contacts with tungsten nitride barrier layers |
| US7214620B2 (en) | 2003-10-28 | 2007-05-08 | Samsung Electronics Co., Ltd. | Methods of forming silicide films with metal films in semiconductor devices and contacts including the same |
| US7521357B2 (en) | 2004-02-24 | 2009-04-21 | Samsung Electronics Co., Ltd. | Methods of forming metal wiring in semiconductor devices using etch stop layers |
| KR101334221B1 (en) * | 2007-09-03 | 2013-11-29 | 주식회사 원익아이피에스 | Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101038185B1 (en) * | 2009-08-18 | 2011-06-01 | 양재범 | Walking frame |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2570576B2 (en) * | 1993-06-25 | 1997-01-08 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| KR100220935B1 (en) * | 1995-12-15 | 1999-09-15 | 김영환 | Process for forming metal contact |
| US6093645A (en) * | 1997-02-10 | 2000-07-25 | Tokyo Electron Limited | Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation |
| JPH11176767A (en) * | 1997-12-11 | 1999-07-02 | Toshiba Corp | Manufacture of semiconductor device |
| KR20000012966A (en) * | 1998-08-03 | 2000-03-06 | 윤종용 | Contact manufacturing method of semiconductor |
| KR20000065373A (en) * | 1999-04-02 | 2000-11-15 | 김영환 | Diffusion barrier in semiconductor device and fabrication method thereof |
-
2001
- 2001-09-13 KR KR10-2001-0056434A patent/KR100425581B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7189641B2 (en) | 2003-08-19 | 2007-03-13 | Samsung Electronics Co., Ltd. | Methods of fabricating tungsten contacts with tungsten nitride barrier layers in semiconductor devices, tungsten contacts with tungsten nitride barrier layers |
| KR100603508B1 (en) * | 2003-10-28 | 2006-07-20 | 삼성전자주식회사 | Method of manufacturing a thin layer and method of manufacturing a semiconductor device using the same |
| US7214620B2 (en) | 2003-10-28 | 2007-05-08 | Samsung Electronics Co., Ltd. | Methods of forming silicide films with metal films in semiconductor devices and contacts including the same |
| US7521357B2 (en) | 2004-02-24 | 2009-04-21 | Samsung Electronics Co., Ltd. | Methods of forming metal wiring in semiconductor devices using etch stop layers |
| KR101334221B1 (en) * | 2007-09-03 | 2013-11-29 | 주식회사 원익아이피에스 | Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100425581B1 (en) | 2004-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5147819A (en) | Semiconductor metallization method | |
| US6743714B2 (en) | Low temperature integrated metallization process and apparatus | |
| US7470992B2 (en) | Barrier layer stack to prevent Ti diffusion | |
| US5637533A (en) | Method for fabricating a diffusion barrier metal layer in a semiconductor device | |
| US6150270A (en) | Method for forming barrier layer for copper metallization | |
| JPH07335759A (en) | Semiconductor device and its formation | |
| US6602782B2 (en) | Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby | |
| KR20030092583A (en) | Method for forming metal interconnections of semiconductor device | |
| KR100396891B1 (en) | Method for forming metal wiring layer | |
| US6114242A (en) | MOCVD molybdenum nitride diffusion barrier for Cu metallization | |
| US7635644B2 (en) | Semiconductor device including metal interconnection and method for forming metal interconnection | |
| KR20020072875A (en) | Method for forming metal wiring layer | |
| KR100425581B1 (en) | Semiconductor device having metal wiring layer completely buried in the hole and fabrication method by using selective nitridation process | |
| US6069072A (en) | CVD tin barrier layer for reduced electromigration of aluminum plugs | |
| KR100457843B1 (en) | Method for forming a contact | |
| JP4084201B2 (en) | Aluminum metal wiring formation method | |
| KR20040019170A (en) | Method of forming Al contact | |
| KR100400040B1 (en) | Metal wiring method of semiconductor device | |
| US6617240B2 (en) | Method of fabricating semiconductor device | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| KR100451493B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100626741B1 (en) | Method for forming titanium silicide ohmic contact layer of semiconductor device | |
| EP0357221B1 (en) | Process for producing contacts in integrated circuits having shallow junctions | |
| JP2006179645A (en) | Semiconductor device and its manufacturing method | |
| KR100353534B1 (en) | Method for forming metal interconnection layer in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090303 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |