KR100603508B1 - Method of manufacturing a thin layer and method of manufacturing a semiconductor device using the same - Google Patents

Method of manufacturing a thin layer and method of manufacturing a semiconductor device using the same Download PDF

Info

Publication number
KR100603508B1
KR100603508B1 KR1020040081986A KR20040081986A KR100603508B1 KR 100603508 B1 KR100603508 B1 KR 100603508B1 KR 1020040081986 A KR1020040081986 A KR 1020040081986A KR 20040081986 A KR20040081986 A KR 20040081986A KR 100603508 B1 KR100603508 B1 KR 100603508B1
Authority
KR
South Korea
Prior art keywords
film
metal
metal film
silicon substrate
vapor deposition
Prior art date
Application number
KR1020040081986A
Other languages
Korean (ko)
Other versions
KR20050040706A (en
Inventor
김현수
최길현
윤종호
정석우
정은지
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US10/974,417 priority Critical patent/US7214620B2/en
Publication of KR20050040706A publication Critical patent/KR20050040706A/en
Application granted granted Critical
Publication of KR100603508B1 publication Critical patent/KR100603508B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Abstract

박막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법에 있어, 실리콘 기판 상에 제1 금속막을 형성한 후, 상기 제1 금속막 상에 제2 금속막을 형성한다. 이때, 상기 제1 금속막 중에서 상기 실리콘 기판의 표면에 면접하고 있는 제1 금속막은 상기 실리콘 기판과 반응하여 금속 실리사이드막으로 전환되고, 상기 제1 금속막 내에 함유된 불순물은 상기 제2 금속막으로 포집된다. 그리고, 상기 제2 금속막과 상기 금속 실리사이드막으로 전환되지 않은 제1 금속막을 제거하여 상기 실리콘 기판 상에 상기 금속 실리사이드막으로 이루어지는 오믹막을 형성한 후, 상기 오믹막을 포함하는 결과물 상에 금속 배선을 형성한다.In the method for manufacturing a thin film and the method for manufacturing a semiconductor device using the same, after forming a first metal film on a silicon substrate, a second metal film is formed on the first metal film. At this time, the first metal film interviewed with the surface of the silicon substrate among the first metal film is converted into a metal silicide film by reacting with the silicon substrate, and the impurities contained in the first metal film are transferred to the second metal film. Is collected. After removing the second metal film and the first metal film not converted into the metal silicide film to form an ohmic film formed of the metal silicide film on the silicon substrate, a metal wiring is formed on a resultant including the ohmic film. Form.

Description

박막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법{Method of manufacturing a thin layer and method of manufacturing a semiconductor device using the same}Method of manufacturing a thin layer and method of manufacturing a semiconductor device using the same}

도 1은 종래의 방법을 수행하여 형성한 금속 배선들 사이에서 발생하는 누설 전류를 나타내는 그래프이다.1 is a graph showing leakage current generated between metal lines formed by performing a conventional method.

도 2a 내지 도 2c는 본 발명의 실시예 1에 따른 박막 제조 방법을 개략적으로 나타내는 단면도들이다.2A to 2C are cross-sectional views schematically illustrating a method of manufacturing a thin film according to Example 1 of the present invention.

도 3a 내지 도 3g는 본 발명의 실시예 2에 따른 반도체 장치의 제조 방법을 개략적으로 나타내는 단면도들이다.3A to 3G are cross-sectional views schematically illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.

도 4a 및 도 4b는 본 발명의 실시예 3에 따른 반도체 장치의 제조 방법을 개략적으로 나타내는 단면도들이다.4A and 4B are cross-sectional views schematically illustrating a method of manufacturing a semiconductor device according to Embodiment 3 of the present invention.

도 5는 본 발명의 방법에 따라 제조한 반도체 장치의 N+ 불순물이 도핑된 영역에서의 콘택 저항을 나타내는 그래프이다.5 is a graph showing contact resistance in a region doped with N + impurities of a semiconductor device manufactured according to the method of the present invention.

도 6은 본 발명의 방법에 따라 제조한 반도체 장치의 P+ 불순물이 도핑된 영역에서의 콘택 저항을 나타내는 그래프이다.6 is a graph showing contact resistance in a region doped with P + impurities of a semiconductor device manufactured according to the method of the present invention.

도 7은 본 발명의 방법에 따라 제조한 반도체 장치의 금속 배선들 사이에서 발생하는 누설 전류를 나타내는 그래프이다.7 is a graph showing leakage current generated between metal wires of a semiconductor device manufactured according to the method of the present invention.

본 발명은 박막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 금속 배선으로서 개구부의 저면에 형성하는 오믹막(ohmic layer)을 포함하는 박막을 제조하는 방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film and a method for manufacturing a semiconductor device using the same, and more particularly, a method for manufacturing a thin film including an ohmic layer formed on a bottom surface of an opening as a metal wiring, and a semiconductor device using the same. It relates to a method for producing.

최근, 반도체 장치는 고집적화를 요구하기 때문에 디자인 룰이 점차 줄어들고 있는 추세이다. 그러므로, 상기 반도체 장치에서 실리콘 기판과 비트 라인과 같은 개별 소자를 연결하는 콘택 즉, 개구부의 경우 높은 종횡비를 갖는다. 이에 따라, 상기 높은 종횡비를 갖는 개구부에 금속 배선으로서 장벽 금속막 및 금속 플러그를 포함하는 박막의 형성에서는 콘택 저항의 감소 및 우수한 스텝 커버리지의 확보 등이 중요한 스펙으로 작용한다.In recent years, since semiconductor devices require high integration, design rules are gradually decreasing. Therefore, the semiconductor device has a high aspect ratio in the case of contacts, that is, openings, that connect individual elements such as silicon substrates and bit lines. Accordingly, in forming the thin film including the barrier metal film and the metal plug as the metal wiring in the opening having the high aspect ratio, reduction of contact resistance and securing excellent step coverage serve as important specifications.

상기 콘택 저항의 감소는 주로 상기 개구부의 저면에 오믹막을 형성함으로서 달성한다. 상기 오믹막의 예로서는 금속 실리사이드막을 들 수 있고, 상기 금속 실리사이드막의 예로서는 주로 코발트 실리사이드막을 들 수 있다.The reduction of the contact resistance is mainly achieved by forming an ohmic film on the bottom of the opening. Examples of the ohmic film include a metal silicide film, and examples of the metal silicide film mainly include a cobalt silicide film.

상기 오믹막으로서 코발트 실리사이드막을 포함하는 금속 배선의 형성 방법에 대한 예들은 대한민국 특허 공개 2004-17655호, 미합중국 특허 5,998,873호(issued to Blair et al), 미합중국 특허 6,734,098호(issued to Tseng et al.) 등에 개시되어 있다.Examples of a method for forming a metal wiring including a cobalt silicide film as the ohmic film include Korean Patent Publication No. 2004-17655, US Patent No. 5,998,873, issued to Blair et al, US Patent No. 6,734,098, and issued to Tseng et al. And the like.

상기 코발트 실리사이드막을 포함하는 금속 배선의 형성에서는 주로 두 차례의 열처리를 수행한다. 구체적으로, 코발트막을 형성한 후, 1차 열처리를 수행하여 상기 코발트막을 코발트 실리사이드막으로 형성한다. 이때, 상기 코발트 실리사이드막은 저항이 높기 때문에 2차 열처리를 수행한다. 그 결과, 상기 코발트 실리사이드막은 저항이 충분하게 감소된 오믹막으로 형성된다.In the formation of the metal wiring including the cobalt silicide layer, two heat treatments are mainly performed. Specifically, after the cobalt film is formed, the cobalt film is formed of a cobalt silicide film by performing a first heat treatment. At this time, since the cobalt silicide layer has a high resistance, a secondary heat treatment is performed. As a result, the cobalt silicide film is formed of an ohmic film with sufficiently reduced resistance.

이와 같이, 종래의 금속 배선의 형성에서는 두 차례의 열처리를 수행하기 때문에 공정이 다소 복잡해지는 문제점이 발생한다.As described above, in the formation of the conventional metal wiring, a problem occurs that the process becomes somewhat complicated because the heat treatment is performed twice.

따라서, 최근에는 개구부를 갖는 층간 절연막 패턴의 표면 상에 코발트막을 연속적으로 형성한 후, 상기 코발트막 상에 400 내지 750℃의 고온에서 화학기상증착을 수행하여 장벽 금속막으로서 티타늄막과 질화 티타늄막을 순차적으로 형성한다. 이때, 상기 코발트막의 일부는 상기 고온에서 이루어지는 장벽 금속막의 적층 공정에 의해 코발트 실리사이드막으로 전환됨으로서 오믹막으로 형성된다. 이어서, 상기 오믹막과 장벽 금속막이 형성된 결과물 상에 상기 개구부를 충분하게 매립시키는 텅스텐막과 같은 금속막을 형성한 후, 패터닝을 수행하여 금속 배선으로 형성한다. 특히, 상기 패터닝에서 습식 식각을 수행할 경우 상기 금속 배선의 형성에 영향을 끼치기 때문에 주로 건식 식각을 수행한다.Therefore, recently, a cobalt film is continuously formed on the surface of an interlayer insulating film pattern having an opening, and then chemical vapor deposition is performed on the cobalt film at a high temperature of 400 to 750 ° C. to form a titanium film and a titanium nitride film as barrier metal films. Form sequentially. At this time, a part of the cobalt film is formed into an ohmic film by being converted into a cobalt silicide film by the lamination process of the barrier metal film formed at the high temperature. Subsequently, a metal film such as a tungsten film that sufficiently fills the opening is formed on the resultant product on which the ohmic film and the barrier metal film are formed, and then patterning is performed to form a metal wiring. In particular, when the wet etching is performed in the patterning, the dry etching is mainly performed because it affects the formation of the metal wiring.

이와 같이, 최근의 금속 배선의 형성에서는 별도의 열처리를 수행하지 않아도 코발트 실리사이드막으로 이루어지는 오믹막의 형성이 가능하다.As described above, in the recent formation of the metal wiring, it is possible to form an ohmic film made of a cobalt silicide film without additional heat treatment.

도 1을 참조하면, Ⅰ는 약 400 내지 750℃의 고온에서 화학기상증착을 수행하여 형성하는 약 85Å의 두께를 갖는 티타늄막과 약 250Å의 두께를 갖는 질화 티 타늄막을 장벽 금속막으로 포함하는 금속 배선들 사이에서의 누설 전류를 나타내고, Ⅱ는 상기 Ⅰ에 약 50Å의 두께를 갖는 코발트 실리사이드막으로 이루어지는 오믹막을 더 포함하는 금속 배선들 사이에서의 누설 전류를 나타낸다.Referring to FIG. 1, I is a metal including a titanium film having a thickness of about 85 kPa and a titanium nitride film having a thickness of about 250 kPa as a barrier metal film formed by performing chemical vapor deposition at a high temperature of about 400 to 750 ° C. The leakage current between the wirings is shown, and II represents the leakage current between the metal wirings further including an ohmic film made of a cobalt silicide film having a thickness of about 50 mA in I.

상기 누설 전류를 확인한 결과, 상기 Ⅰ의 금속 배선에 비하여 상기 Ⅱ의 금속 배선들 사이에서는 높은 누설 전류가 발생하는 것을 확인할 수 있다. 이는, 상기 패터닝에서 코발트막이 완전하게 제거되지 못하고 잔류하기 때문인 것으로 판단된다. 즉, 상기 패터닝에서 수행하는 건식 식각으로는 상기 코발트막을 충분하게 제거하지 못하기 때문이다.As a result of confirming the leakage current, it can be confirmed that a higher leakage current is generated between the metal wirings of the II than the metal wiring of the I. This is considered to be because the cobalt film is not completely removed and remains in the patterning. That is, the dry etching performed by the patterning does not sufficiently remove the cobalt film.

이와 같이, 최근의 금속 배선의 형성에서는 공정의 단순화를 달성함에도 불구하고 상기 금속 배선들 사이에서 높은 누설 전류가 발생하기 때문에 전기적 신뢰성이 저하되는 문제점을 갖는다.As described above, in recent years, the formation of metal wirings has a problem in that electrical reliability is lowered because high leakage current is generated between the metal wirings despite the simplification of the process.

본 발명의 제1 목적은 공정의 단순화 및 전기적 신뢰성을 동시에 달성할 수 있는 오믹막을 포함하는 박막을 제조하는 방법을 제공하는데 있다.It is a first object of the present invention to provide a method of manufacturing a thin film including an ohmic film that can attain simplicity of process and electrical reliability.

본 발명의 제2 목적은 상기 박막의 제조 방법을 적용한 반도체 장치의 제조 방법을 제공하는데 있다.A second object of the present invention is to provide a method for manufacturing a semiconductor device to which the method for manufacturing a thin film is applied.

상기 제1 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 박막 제조 방법은 실리콘 기판 상에 제1 금속막을 형성한 후, 상기 제1 금속막 상에 제2 금속막을 형성한다. 이때, 상기 제1 금속막 중에서 상기 실리콘 기판의 표면에 면 접하고 있는 제1 금속막은 상기 실리콘 기판과 반응하여 금속 실리사이드막으로 전환되고, 상기 제1 금속막 내에 함유된 불순물은 상기 제2 금속막으로 포집된다. 그리고, 상기 제2 금속막과 상기 금속 실리사이드막으로 전환되지 않은 제1 금속막을 제거하여 상기 실리콘 기판 상에 상기 금속 실리사이드막으로 이루어지는 오믹막을 형성한다.In the method of manufacturing a thin film according to a preferred embodiment of the present invention for achieving the first object, after forming a first metal film on a silicon substrate, a second metal film is formed on the first metal film. At this time, the first metal film in contact with the surface of the silicon substrate of the first metal film is converted into a metal silicide film by reacting with the silicon substrate, the impurities contained in the first metal film to the second metal film Is collected. The second metal film and the first metal film not converted into the metal silicide film are removed to form an ohmic film formed of the metal silicide film on the silicon substrate.

상기 제2 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조 방법은 실리콘 기판 상에 상기 실리콘 기판의 표면을 노출시키는 개구부를 갖는 층간 절연막 패턴을 형성한 후, 상기 층간 절연막 패턴의 표면, 개구부의 측벽 및 상기 실리콘 기판의 표면 상에 제1 금속막을 연속적으로 형성한다. 이어서, 상기 제1 금속막의 표면 상에 제2 금속막을 형성한다. 이때, 상기 제1 금속막 중에서 상기 실리콘 기판의 표면 상에 형성된 제1 금속막은 상기 실리콘 기판과 반응하여 금속 실리사이드막으로 전환되고, 상기 제1 금속막 내에 함유된 불순물은 상기 제2 금속막으로 포집된다. 계속해서, 상기 제2 금속막과 상기 금속 실리사이드로 전환되지 않은 제1 금속막을 제거하여 상기 노출된 실리콘 기판의 표면 상에 상기 금속 실리사이드막으로 이루어지는 오믹막을 형성한 후, 상기 층간 절연막 패턴의 표면, 개구부의 측벽 및 오믹막의 표면 상에 제3 금속막을 연속적으로 형성한다.In the method of manufacturing a semiconductor device according to the preferred embodiment of the present invention for achieving the second object, after forming an interlayer insulating film pattern having an opening exposing the surface of the silicon substrate on a silicon substrate, A first metal film is continuously formed on the surface, sidewalls of the openings, and the surface of the silicon substrate. Subsequently, a second metal film is formed on the surface of the first metal film. At this time, the first metal film formed on the surface of the silicon substrate among the first metal film is converted into a metal silicide film by reacting with the silicon substrate, and the impurities contained in the first metal film are collected by the second metal film. do. Subsequently, after removing the second metal film and the first metal film not converted into the metal silicide to form an ohmic film made of the metal silicide film on the exposed silicon substrate, the surface of the interlayer insulating film pattern, A third metal film is continuously formed on the sidewall of the opening and the surface of the ohmic film.

이와 같이, 본 발명에 의하면 별도의 열처리를 수행하지 않고도 금속 실리사이드막으로 이루어지는 오믹막을 용이하게 제조할 수 있다. 특히, 상기 제2 금속막을 형성할 때 상기 제2 금속막이 제1 금속막 내에 함유된 불순물을 포집하기 때문 에 불순물이 거의 제거된 오믹막을 획득할 수 있다. 또한, 상기 제2 금속막과 상기 금속 실리사이드막으로 형성되지 않은 제1 금속막을 상기 금속 배선을 형성하기 위한 패터닝 이전에 제거하기 때문에 금속 배선의 형성에 아무런 영향을 끼치지 않는다.As described above, according to the present invention, an ohmic film made of a metal silicide film can be easily manufactured without performing a separate heat treatment. Particularly, when the second metal film is formed, the second metal film collects impurities contained in the first metal film, thereby obtaining an ohmic film having almost no impurities. In addition, since the first metal film which is not formed of the second metal film and the metal silicide film is removed before patterning for forming the metal wire, there is no influence on the formation of the metal wire.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

실시예 1Example 1

도 2a 내지 도 2c는 본 발명의 실시예 1에 따른 박막 제조 방법을 개략적으로 나타내는 단면도들이다.2A to 2C are cross-sectional views schematically illustrating a method of manufacturing a thin film according to Example 1 of the present invention.

도 2a를 참조하면, 실리콘 기판(20)을 마련한다. 이어서, 상기 실리콘 기판(20) 상에 제1 금속막(22)을 형성한다. 상기 제1 금속막(22)은 코발트로 이루어지는 것이 바람직하다. 따라서, 상기 제1 금속막(22)은 코발트막인 것이 바람직하다. 그리고, 상기 제1 금속막(22)은 약 10 내지 500Å을 두께를 갖도록 형성하는 것이 바람직하고, 약 30 내지 300Å의 두께를 갖도록 형성하는 것이 보다 바람직하고, 약 30 내지 100Å의 두께를 갖도록 형성하는 것이 더욱 바람직하고, 약 50Å의 두께를 갖도록 형성하는 것이 가장 바람직하다. 또한, 상기 제1 금속막(22)은 화학기상증착, 원자층 적층 또는 물리기상증착 등을 수행하여 형성할 수 있지만, 스텝 커버리지와 공정 시간 등을 고려할 경우에는 화학기상증착을 수행하여 형성하는 것이 바람직하다.Referring to FIG. 2A, a silicon substrate 20 is prepared. Subsequently, a first metal film 22 is formed on the silicon substrate 20. Preferably, the first metal film 22 is made of cobalt. Accordingly, the first metal film 22 is preferably a cobalt film. In addition, the first metal film 22 is preferably formed to have a thickness of about 10 to 500 kPa, more preferably about 30 to 300 kPa, and more preferably about 30 to 100 kPa. More preferably, it is most preferable to form to have a thickness of about 50 GPa. In addition, the first metal film 22 may be formed by performing chemical vapor deposition, atomic layer deposition, or physical vapor deposition. However, in consideration of step coverage and processing time, the first metal film 22 may be formed by performing chemical vapor deposition. desirable.

도 2b를 참조하면, 상기 제1 금속막(22) 상에 제2 금속막(24)을 형성한다. 상기 제2 금속막(24)은 티타늄, 질화 티타늄 등으로 이루어지는 것이 바람직하다. 따라서, 상기 제2 금속막(24)은 티타늄막, 질화 티타늄막 또는 상기 티타늄막과 질화 티타늄막이 순차적으로 적층되는 다층막인 것이 바람직하다. 그리고, 상기 제2 금속막(24) 중에서 상기 티타늄막은 약 5 내지 150Å의 두께를 갖도록 형성하는 것이 바람직하고, 약 10 내지 100Å의 두께를 갖도록 형성하는 것이 보다 바람직하고, 약 50 내지 100Å의 두께를 갖도록 형성하는 것이 더욱 바람직하고, 약 100Å의 두께를 갖도록 형성하는 것이 가장 바람직하다. 또한, 상기 제2 금속막(24) 중에서 상기 질화 티타늄막은 약 50 내지 200Å의 두께를 갖도록 형성하는 것이 바람직하고, 약 100 내지 200Å의 두께를 갖도록 형성하는 것이 보다 바람직하고, 약 150Å의 200Å의 두께를 갖도록 형성하는 것이 더욱 바람직하고, 약 200Å의 두께를 갖도록 형성하는 것이 가장 바람직하다.Referring to FIG. 2B, a second metal film 24 is formed on the first metal film 22. The second metal film 24 is preferably made of titanium, titanium nitride, or the like. Therefore, the second metal film 24 is preferably a titanium film, a titanium nitride film or a multilayer film in which the titanium film and the titanium nitride film are sequentially stacked. In the second metal film 24, the titanium film is preferably formed to have a thickness of about 5 to 150 kPa, more preferably about 10 to 100 kPa, and more preferably about 50 to 100 kPa. It is more preferable to form so that it may have, and it is most preferable to form so that it may have thickness of about 100 GPa. In the second metal film 24, the titanium nitride film is preferably formed to have a thickness of about 50 to 200 kPa, more preferably about 100 to 200 kPa, and has a thickness of about 200 kPa. It is more preferable to form to have, and most preferably to have a thickness of about 200 약.

만약, 상기 제2 금속막(24)을 약 400℃ 미만의 온도에서 적층할 경우 상기 제1 금속막(22)을 금속 실리사이드막(22a)으로 형성하기 위한 반응이 용이하게 이루어지지 않기 때문에 바람직하지 않다. 따라서, 상기 제2 금속막(24)은 약 400℃ 이상의 온도에서 적층하는 것이 바람직하다. 그리고, 상기 제2 금속막(24)을 약 800℃를 초과하는 온도에서 적층할 경우에는 상기 제2 금속막(24)의 적층을 용이하게 제어할 수 없기 때문에 바람직하지 않다. 그러므로, 상기 제2 금속막(24)은 약 800℃ 이하의 온도에서 적층하는 것이 바람직하고, 약 760℃ 이하의 온도에서 적층하는 것이 보다 바람직하고, 약 700℃ 이하의 온도에서 적층하는 것이 더욱 바람직 하다.If the second metal film 24 is laminated at a temperature of less than about 400 ° C., the reaction for forming the first metal film 22 into the metal silicide film 22a is not easy. not. Therefore, the second metal film 24 is preferably laminated at a temperature of about 400 ° C. or higher. When the second metal film 24 is laminated at a temperature exceeding about 800 ° C., the stacking of the second metal film 24 is not easily controlled, which is not preferable. Therefore, the second metal film 24 is preferably laminated at a temperature of about 800 ° C or less, more preferably at a temperature of about 760 ° C or less, and even more preferably at a temperature of about 700 ° C or less. Do.

따라서, 상기 제2 금속막(24)은 약 400 내지 700℃의 온도에서 화학기상증착을 수행하여 형성하는 것이 가장 바람직하다. 만약, 상기 제2 금속막(24)이 상기 티타늄막과 질화 티타늄막이 순차적으로 적층되는 다층막일 경우에는 상기 공정 조건에서 인시튜로 공정을 수행하여 형성하는 것이 바람직하다. 그러나, 상기 제2 금속막(24)을 물리기상증착으로 형성할 경우에는 약 400 내지 760℃의 온도를 만족하지 못하기 때문에 바람직하지 않다.Therefore, the second metal film 24 is most preferably formed by performing chemical vapor deposition at a temperature of about 400 to 700 ° C. If the second metal film 24 is a multilayer film in which the titanium film and the titanium nitride film are sequentially stacked, the second metal film 24 may be formed by performing the process in situ under the process conditions. However, when the second metal film 24 is formed by physical vapor deposition, it is not preferable because the temperature of about 400 to 760 ° C is not satisfied.

이와 같이, 상기 제2 금속막(24)을 형성함에 따라 상기 제1 금속막(22) 중에서 상기 실리콘 기판(20)과 면접하고 있는 제1 금속막(22)은 상기 실리콘 기판(20)과 반응하여 금속 실리사이드막(22a)으로 전환된다. 여기서, 상기 제1 금속막(22)이 코발트막인 경우에는 상기 제2 금속막(24)을 형성함에 따라 코발트 실리사이드막으로 형성된다.As described above, as the second metal film 24 is formed, the first metal film 22 which is in contact with the silicon substrate 20 among the first metal films 22 reacts with the silicon substrate 20. To be converted into the metal silicide film 22a. When the first metal film 22 is a cobalt film, the second metal film 24 is formed of a cobalt silicide film.

상기 제1 금속막(22)을 형성할 때 상기 제1 금속막(22) 내에는 탄소, 산소, 수소 등과 같은 불순물이 함유된다. 만약, 상기 불순물이 상기 제1 금속막(22) 내에 함유되어 있는 상태에서 금속 실리사이드막(22a)으로 전환되고, 이를 오믹막으로 형성할 경우에는 상기 불순물에 의해 콘택 저항이 높아진다. 따라서, 상기 제1 금속막(22) 내에 함유되어 있는 불순물의 제거가 이루어지는 것이 바람직하다. 본 실시예에서는 상기 제1 금속막(22) 내에 함유되어 있는 불순물의 제거가 상기 제2 금속막(24)의 형성할 때 상기 제1 금속막(22) 내에 함유된 불순물이 제2 금속막(24)으로 포집됨으로서 이루어진다. 그러므로, 본 실시예에서는 상기 별도의 불순 물 제거를 위한 공정을 수행하지 않는다. 이는, 상기 불순물이 제1 금속막(22)의 결합 에너지보다 상기 제2 금속막(24)의 결합 에너지가 더 크기 때문에 상기 제2 금속막(24)으로 포집이 이루어지는 것이다.When the first metal film 22 is formed, impurities such as carbon, oxygen, hydrogen, and the like are contained in the first metal film 22. If the impurity is contained in the first metal film 22 and is converted into the metal silicide film 22a, and when it is formed as an ohmic film, the contact resistance is increased by the impurity. Therefore, it is preferable that impurities contained in the first metal film 22 are removed. In the present embodiment, when the impurities contained in the first metal film 22 are removed to form the second metal film 24, the impurities contained in the first metal film 22 may be formed in the second metal film ( 24). Therefore, the present embodiment does not perform the process for removing the separate impurities. The impurity is trapped by the second metal film 24 because the impurity has a larger bond energy of the second metal film 24 than that of the first metal film 22.

이와 같이, 본 실시예에서는 상기 제2 금속막(24)을 형성함으로서 상기 제1 금속막(22)은 금속 실리사이드막(22a)으로 전환되고, 상기 제1 금속막(22) 내에 함유된 불순물은 상기 제2 금속막(24)으로 포집된다.As described above, in the present embodiment, the first metal film 22 is converted into the metal silicide film 22a by forming the second metal film 24, and the impurities contained in the first metal film 22 The second metal film 24 is collected.

도 2c를 참조하면, 상기 제2 금속막(24)과 상기 금속 실리사이드막(22a)으로 전환되지 않은 제1 금속막(22)을 제거한다. 만약, 상기 제거를 건식 식각으로 수행할 경우에는 상기 제1 금속막(22)의 제거가 용이하게 이루어지지 않기 때문에 바람직하지 않다. 따라서, 상기 제거는 습식 식각을 수행하는 것이 바람직하다. 그리고, 상기 습식 식각에서는 주로 황산을 포함하는 식각액을 사용하는 것이 바람직하다. 특히, 상기 제2 금속막(24)의 경우에는 상기 제1 금속막(22)을 금속 실리사이드막(22a)으로 전환시키고, 상기 제1 금속막(22) 내에 함유되어 있는 불순물을 포집한 후, 완전히 제거되기 때문에 희생막으로서의 기능을 갖는다.Referring to FIG. 2C, the first metal film 22 that is not converted into the second metal film 24 and the metal silicide film 22a is removed. If the removal is performed by dry etching, the removal of the first metal layer 22 is not easy. Therefore, the removal is preferably performed by wet etching. In the wet etching, it is preferable to use an etching solution mainly containing sulfuric acid. In particular, in the case of the second metal film 24, the first metal film 22 is converted into the metal silicide film 22a, and impurities contained in the first metal film 22 are collected. Since it is completely removed, it has a function as a sacrificial film.

이와 같이, 상기 제2 금속막(24)과 상기 금속 실리사이드막(22a)으로 전환되지 않은 제1 금속막(22)을 제거함으로서 상기 실리콘 기판(20) 상에는 상기 금속 실리사이드막(22a)으로 이루어지는 오믹막(26)이 형성된다. 특히, 상기 오믹막(26)은 금속 실리사이드막(22a)으로 이루어지고, 불순물이 제거된 상태이기 때문에 충분히 낮은 콘택 저항을 갖는다.As described above, the second metal film 24 and the first metal film 22 that are not converted into the metal silicide film 22a are removed to form the metal silicide film 22a on the silicon substrate 20. The mix film 26 is formed. In particular, the ohmic layer 26 is formed of the metal silicide layer 22a and has a sufficiently low contact resistance because impurities are removed.

그러므로, 본 실시예의 방법으로 형성하는 박막인 상기 오믹막은 충분히 낮 는 콘택 저항을 갖고, 후속되는 패터닝에 지장을 끼치지 않는다. 따라서, 본 실시예의 박막 형성 방법은 반도체 장치의 금속 배선을 형성하는 방법에 적극적으로 응용할 수 있다.Therefore, the ohmic film, which is a thin film formed by the method of the present embodiment, has a sufficiently low contact resistance and does not interfere with subsequent patterning. Therefore, the thin film formation method of this embodiment can be actively applied to the method of forming the metal wiring of a semiconductor device.

실시예 2Example 2

도 3a 내지 도 3g는 본 발명의 실시예 2에 따른 반도체 장치의 제조 방법을 개략적으로 나타내는 단면도들이다.3A to 3G are cross-sectional views schematically illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.

도 3a를 참조하면, 실리콘 기판(30)을 마련한다. 여기서, 상기 실리콘 기판(30)에는 소자 분리를 위한 소자 분리막이 형성되어 있는 것이 바람직하고, 상기 실리콘 기판(30) 상에는 게이트 패턴이 형성되어 있는 것이 바람직하고, 상기 게이트 패턴 사이의 실리콘 기판(30)의 표면에는 소스/드레인이 형성되어 있는 것이 바람직하다. Referring to FIG. 3A, a silicon substrate 30 is prepared. Here, it is preferable that a device isolation film for device isolation is formed on the silicon substrate 30, and a gate pattern is formed on the silicon substrate 30, and the silicon substrate 30 between the gate patterns is formed. It is preferable that a source / drain is formed on the surface of the.

그리고, 상기 실리콘 기판(30) 상에 상기 실리콘 기판(30)의 표면을 노출시키는 개구부(33)를 갖는 층간 절연막 패턴(32)을 형성한다. 여기서, 상기 개구부(33)에 의해 노출되는 실리콘 기판(30)의 표면은 소스/드레인이 형성되어 있는 부분인 것이 바람직하다. 그리고, 상기 층간 절연막 패턴(32)은 층간 절연막을 형성한 후, 사진 식각에 의한 패터닝을 수행하여 형성한다.An interlayer insulating layer pattern 32 having an opening 33 exposing the surface of the silicon substrate 30 is formed on the silicon substrate 30. Here, the surface of the silicon substrate 30 exposed by the opening 33 is preferably a portion where a source / drain is formed. The interlayer insulating layer pattern 32 is formed by forming an interlayer insulating layer and performing patterning by photolithography.

도 3b를 참조하면, 상기 층간 절연막 패턴(32)의 표면, 상기 개구부(33)의 측벽 및 상기 실리콘 기판(30)의 표면 상에 제1 금속막(34)을 연속적으로 형성한다. 본 실시예에서의 제1 금속막(34)은 실시예 1에서 설명한 제1 금속막과 동일하 다. 그러므로, 상기 제1 금속막(34)은 코발트막을 화학기상증착을 수행하여 약 10 내지 500Å의 두께를 갖도록 형성할 수 있다. 특히, 본 실시예에서는 상기 제1 금속막(34)으로서 코발트막을 화학기상증착을 수행하여 약 30 내지 100Å의 두께를 갖도록 형성하는데, 보다 바람직하게는 약 50Å의 두께를 갖도록 형성한다. 그리고, 상기 제1 금속막(34)을 화학기상증착을 수행하여 형성하는 것은 스텝 커버리지를 충분하게 고려하기 때문이다. 아울러, 상기 제1 금속막(34)은 원자층 적층 또는 물리기상증착을 수행하여 형성할 수도 있다.Referring to FIG. 3B, a first metal layer 34 is continuously formed on the surface of the interlayer insulating layer pattern 32, the sidewall of the opening 33, and the surface of the silicon substrate 30. The first metal film 34 in this embodiment is the same as the first metal film described in the first embodiment. Therefore, the first metal film 34 may be formed to have a thickness of about 10 to 500 kPa by performing chemical vapor deposition on the cobalt film. In particular, in the present embodiment, as the first metal film 34, a cobalt film is formed to have a thickness of about 30 to 100 kPa by chemical vapor deposition, and more preferably, to have a thickness of about 50 kPa. The first metal film 34 is formed by performing chemical vapor deposition because the step coverage is sufficiently taken into consideration. In addition, the first metal layer 34 may be formed by performing atomic layer deposition or physical vapor deposition.

도 3c를 참조하면, 상기 제1 금속막(34)의 표면 상에 제2 금속막(36)을 형성한다. 본 실시예에서의 제2 금속막(36)은 실시예 1에서 설명한 제2 금속막과 동일하다. 그러므로, 상기 제2 금속막(36)의 예로서는 티타늄막, 질화 티타늄막 또는 상기 티타늄막과 질화 티타늄막이 순차적으로 적층된 다층막 등을 들 수 있다. 특히, 본 실시예에서는 상기 제2 금속막(36)으로서 티타늄막을 약 400 내지 800℃의 온도에서 화학기상증착을 수행하여 약 5 내지 150Å의 두께를 갖도록 형성하는데, 보다 바람직하게는 약 400 내지 760℃의 온도에서 화학기상증착을 수행하여 약 100Å의 두께를 갖도록 형성한다.Referring to FIG. 3C, a second metal film 36 is formed on the surface of the first metal film 34. The second metal film 36 in this embodiment is the same as the second metal film described in the first embodiment. Therefore, examples of the second metal film 36 include a titanium film, a titanium nitride film, or a multilayer film in which the titanium film and the titanium nitride film are sequentially stacked. In particular, in the present embodiment, as the second metal film 36, a titanium film is formed to have a thickness of about 5 to 150 kPa by chemical vapor deposition at a temperature of about 400 to 800 ° C, more preferably about 400 to 760 Chemical vapor deposition is carried out at a temperature of ℃ to form a thickness of about 100Å.

이와 같이, 상기 제2 금속막(36)을 형성함에 따라 상기 제1 금속막(34) 중에서 상기 실리콘 기판(30)과 면접하고 있는 제1 금속막(34)은 상기 실리콘 기판(30)과 반응하여 금속 실리사이드막(34a)으로 전환된다. 여기서, 상기 제1 금속막(34)이 코발트막인 경우에는 상기 제2 금속막(36)을 형성함에 따라 코발트 실리사이드막으로 형성된다. 또한, 상기 제2 금속막(36)을 형성함에 따라 상기 제1 금속막 (34) 내에 함유된 불순물이 상기 제2 금속막(36)으로 포집된다.As such, as the second metal layer 36 is formed, the first metal layer 34 which is in contact with the silicon substrate 30 among the first metal layers 34 reacts with the silicon substrate 30. To be converted into the metal silicide film 34a. When the first metal film 34 is a cobalt film, the second metal film 36 is formed of a cobalt silicide film. In addition, as the second metal layer 36 is formed, impurities contained in the first metal layer 34 are collected into the second metal layer 36.

이어서, 상기 제2 금속막(36)과 상기 금속 실리사이드막(34a)으로 전환되지 않은 제1 금속막(34b)의 제거를 수행한다. 여기서, 상기 제거 또는 실시예 1과 마찬가지로 황산을 포함하는 식각액을 사용한 습식 식각을 수행한다. 여기서, 상기 제2 금속막(36)의 경우에는 금속 배선에 포함되지 않고 완전히 제거되기 때문에 희생막으로서의 기능을 갖는다.Subsequently, the second metal film 36 and the first metal film 34b not converted into the metal silicide film 34a are removed. Here, the removal or wet etching using the etching solution containing sulfuric acid as in Example 1 is performed. In the case of the second metal film 36, the second metal film 36 is not included in the metal wiring and is completely removed.

이에 따라, 도 3d에 도시된 바와 같이, 상기 개구부(33)에 의해 노출된 실리콘 표면(30) 상에만 상기 금속 실리사이드막(34a)으로 이루어지는 오믹막(38)이 형성된다. 특히, 상기 오믹막(38)은 불순물의 제거를 통하여 충분히 낮는 콘택 저항을 갖는다. 이와 더불어, 상기 오믹막(38)을 형성하기 위한 패터닝이 이루어짐으로서 후속되는 금속 배선의 형성을 위한 패터닝에 영향을 끼치지 않는다.Accordingly, as shown in FIG. 3D, an ohmic film 38 made of the metal silicide film 34a is formed only on the silicon surface 30 exposed by the opening 33. In particular, the ohmic film 38 has a contact resistance that is sufficiently low through the removal of impurities. In addition, the patterning for forming the ohmic film 38 is made so that it does not affect the patterning for forming subsequent metal wirings.

도 3e를 참조하면, 상기 오믹막(38)이 형성된 결과물의 표면 상에 제3 금속막(40)을 형성한다. 구체적으로, 상기 층간 절연막 패턴(32)의 표면, 개구부(33)의 측벽 및 오믹막(38)의 표면 상에 제3 금속막(40)을 연속적으로 형성한다. 상기 제3 금속막(40)은 장벽 금속막으로서 티타늄, 질화 티타늄, 질화 탄탈륨, 질화 텅스텐 등으로 이루어지는 것이 바람직하다. 이들은 단독으로 사용하는 것이 바람직하지만, 둘 이상을 혼합하여 사용할 수 있다. 따라서, 상기 제3 금속막(40)은 티타늄막, 질화 티타늄막, 질화 탄탈륨막, 질화 텅스텐막 또는 이들이 순차적으로 적층되는 다층막인 것이 바람직하다. 또한, 상기 제3 금속막(40)은 화학기상증착, 원자층 적층, 물리기상증착 등을 수행하여 형성하는 것이 바람직하고, 스텝 커버리지를 고 려할 경우에는 화학기상증착을 수행하여 형성한다.Referring to FIG. 3E, a third metal film 40 is formed on the surface of the resultant product on which the ohmic film 38 is formed. Specifically, the third metal film 40 is continuously formed on the surface of the interlayer insulating film pattern 32, the sidewalls of the opening 33, and the surface of the ohmic film 38. The third metal film 40 is preferably made of titanium, titanium nitride, tantalum nitride, tungsten nitride, or the like as the barrier metal film. These are preferably used alone, but two or more thereof may be mixed and used. Accordingly, the third metal film 40 is preferably a titanium film, a titanium nitride film, a tantalum nitride film, a tungsten nitride film, or a multilayer film in which they are sequentially stacked. In addition, the third metal film 40 is preferably formed by performing chemical vapor deposition, atomic layer deposition, physical vapor deposition, etc., and considering the step coverage, the third metal film 40 is formed by performing chemical vapor deposition.

특히, 본 실시예에서는 상기 제3 금속막(40)으로서 티타늄막과 질화 티타늄막이 순차적으로 적층되는 다층막을 형성한다. 이때, 상기 티타늄막은 약 5 내지 150Å의 두께를 갖도록 형성하는 것이 바람직하고, 약 10 내지 100Å의 두께를 갖도록 형성하는 것이 보다 바람직하고, 약 50 내지 100Å의 두께를 갖도록 형성하는 것이 더욱 바람직하고, 약 100Å의 두께를 갖도록 형성하는 것이 가장 바람직하다. 또한, 상기 질화 티타늄막은 약 50 내지 200Å의 두께를 갖도록 형성하는 것이 바람직하고, 약 100 내지 200Å의 두께를 갖도록 형성하는 것이 보다 바람직하고, 약 150Å의 200Å의 두께를 갖도록 형성하는 것이 더욱 바람직하고, 약 200Å의 두께를 갖도록 형성하는 것이 가장 바람직하다.In particular, in the present embodiment, as the third metal film 40, a multilayer film in which a titanium film and a titanium nitride film are sequentially stacked is formed. At this time, the titanium film is preferably formed to have a thickness of about 5 to 150Å, more preferably to have a thickness of about 10 to 100Å, more preferably to have a thickness of about 50 to 100Å, Most preferably, it is formed to have a thickness of 100 kPa. In addition, the titanium nitride film is preferably formed to have a thickness of about 50 to 200 kPa, more preferably to have a thickness of about 100 to 200 kPa, more preferably to have a thickness of 200 kPa of about 150 kPa, Most preferably, it is formed to have a thickness of about 200 mm 3.

도 3f를 참조하면, 상기 장벽 금속막으로서 제3 금속막(40)이 형성된 결과물 상에 상기 개구부(33)를 충분하게 매립하는 제4 금속막(42)을 형성한다. 상기 제4 금속막(42)은 텅스텐, 알루미늄, 질화 티타늄, 질화 탄탈륨 등으로 이루어지는 것이 바람직하다. 이들은 단독으로 사용하는 것이 바람직하지만, 둘 이상을 혼합하여 사용할 수 있다. 따라서, 상기 제4 금속막(42)은 텅스텐막, 알루미늄막, 질화 티타늄막, 질화 탄탈륨막 또는 이들이 순차적으로 적층되는 다층막인 것이 바람직하다.Referring to FIG. 3F, a fourth metal film 42 which sufficiently fills the opening 33 is formed on the resultant product in which the third metal film 40 is formed as the barrier metal film. The fourth metal film 42 is preferably made of tungsten, aluminum, titanium nitride, tantalum nitride, or the like. These are preferably used alone, but two or more thereof may be mixed and used. Accordingly, the fourth metal film 42 is preferably a tungsten film, an aluminum film, a titanium nitride film, a tantalum nitride film, or a multilayer film in which they are sequentially stacked.

도 3g를 참조하면, 상기 제4 금속막(42)과 제3 금속막(40)을 패터닝하여 금속 배선(45)을 형성한다. 특히, 상기 금속 배선(45)의 형성을 위한 패터닝이 습식 식각으로 이루어질 경우에는 상기 금속 배선(45)의 형성에 영향을 끼치기 때문에 바람직하지 않다. 따라서, 상기 제4 금속막(42)과 제3 금속막(40)의 패터닝은 건식 식각으로 이루어진다. 여기서, 상기 제4 금속막(42)과 제3 금속막(40)은 건식 식각을 수행하여도 완전한 제거가 가능하기 때문에 상기 금속 배선(45)들 사이에는 높은 누설 전류를 유발하는 잔류물이 존재하지 않는다.Referring to FIG. 3G, the fourth metal film 42 and the third metal film 40 are patterned to form a metal wire 45. In particular, when the patterning for forming the metal line 45 is performed by wet etching, the patterning of the metal line 45 is not preferable because it affects the formation of the metal line 45. Accordingly, the patterning of the fourth metal film 42 and the third metal film 40 is performed by dry etching. Here, since the fourth metal film 42 and the third metal film 40 can be completely removed even by performing dry etching, residues causing high leakage current exist between the metal wires 45. I never do that.

따라서, 본 실시예에서는 낮은 콘택 저항을 갖는 오믹막을 포함하면서 금속 배선들 사이에 누설 전류가 거의 발생하지 않는 금속 배선을 용이하게 형성할 수 있다.Therefore, in this embodiment, it is possible to easily form a metal wiring including an ohmic film having a low contact resistance and hardly generating a leakage current between the metal wirings.

실시예 3Example 3

도 4a 및 도 4b는 본 발명의 실시예 3에 따른 반도체 장치의 제조 방법을 개략적으로 나타내는 단면도들이다. 본 실시예의 도면들에서 실시예 2와 동일한 참조 부호는 동일한 부재를 나타낸다.4A and 4B are cross-sectional views schematically illustrating a method of manufacturing a semiconductor device according to Embodiment 3 of the present invention. In the drawings of this embodiment, the same reference numerals as those of the second embodiment denote the same members.

도 4a를 참조하면, 실시예 3과 동일한 공정을 수행하여 제4 금속막(42)을 형성한 후, 상기 층간 절연막 패턴(32)이 노출될 때까지 상기 제4 금속막(42)과 제3 금속막(40)을 제거한다. 상기 제거는 주로 화학기계적 연마를 수행하는 것이 바람직하고, 경우에 따라 전면 식각을 수행하기도 한다.Referring to FIG. 4A, after the fourth metal film 42 is formed by performing the same process as in the third embodiment, the fourth metal film 42 and the third metal film are exposed until the interlayer insulating film pattern 32 is exposed. The metal film 40 is removed. Preferably, the removal is performed by chemical mechanical polishing, and in some cases, surface etching is performed.

이와 같이, 상기 제4 금속막(42)과 제3 금속막(40)을 제거함으로서 상기 개구부(33) 내에 제3 금속막(40a)과 제4 금속막(42a)으로 이루어지는 금속 플러그가 형성된다.As described above, the metal plug including the third metal film 40a and the fourth metal film 42a is formed in the opening 33 by removing the fourth metal film 42 and the third metal film 40. .

이어서, 상기 금속 플러그가 형성된 층간 절연막 패턴(32) 상에 제5 금속막(46)을 형성한다. 상기 제5 금속막(46)은 텅스텐, 알루미늄, 질화 티타늄, 질화 탄 탈륨 등으로 이루어지는 것이 바람직하다. 이들은 단독으로 사용하는 것이 바람직하지만, 둘 이상을 혼합하여 사용할 수 있다. 따라서, 상기 제5 금속막(46)은 텅스텐막, 알루미늄막, 질화 티타늄막, 질화 탄탈륨막 또는 이들이 순차적으로 적층되는 다층막인 것이 바람직하다.Subsequently, a fifth metal layer 46 is formed on the interlayer insulating layer pattern 32 on which the metal plug is formed. The fifth metal film 46 is preferably made of tungsten, aluminum, titanium nitride, tantalum nitride, or the like. These are preferably used alone, but two or more thereof may be mixed and used. Accordingly, the fifth metal film 46 is preferably a tungsten film, an aluminum film, a titanium nitride film, a tantalum nitride film, or a multilayer film in which they are sequentially stacked.

도 4b를 참조하면, 상기 제5 금속막(46)을 패터닝하여 금속 배선(48)을 형성한다. 특히, 상기 금속 배선(48)의 형성을 위한 패터닝이 습식 식각으로 이루어질 경우에는 상기 금속 배선(48)의 형성에 영향을 끼치기 때문에 바람직하지 않다. 따라서, 상기 제5 금속막(46)의 패터닝은 건식 식각으로 이루어진다. 여기서, 상기 건식 식각을 수행하여도 상기 제5 금속막(46)의 완전한 제거가 가능하기 때문에 상기 금속 배선(48)들 사이에는 높은 누설 전류를 유발하는 잔류물이 존재하지 않는다.Referring to FIG. 4B, the fifth metal film 46 is patterned to form a metal wire 48. In particular, when the patterning for forming the metal wiring 48 is performed by wet etching, the formation of the metal wiring 48 affects the formation of the metal wiring 48. Therefore, the patterning of the fifth metal film 46 is performed by dry etching. Here, since the fifth metal layer 46 can be completely removed even by performing the dry etching, there is no residue causing high leakage current between the metal lines 48.

따라서, 본 실시예에서는 낮은 콘택 저항을 갖는 오믹막을 포함하면서 금속 배선들 사이에 누설 전류가 거의 발생하지 않는 금속 배선을 용이하게 형성할 수 있다.Therefore, in this embodiment, it is possible to easily form a metal wiring including an ohmic film having a low contact resistance and hardly generating a leakage current between the metal wirings.

콘택 저항의 평가 1Assessment of Contact Resistance 1

도 5는 본 발명의 방법에 따라 제조한 반도체 장치의 N+ 불순물이 도핑된 영역에서의 콘택 저항을 나타내는 그래프이다.5 is a graph showing contact resistance in a region doped with N + impurities of a semiconductor device manufactured according to the method of the present invention.

도 5를 참조하면, Ⅴ-1은 실시예 2의 방법에 의해 형성한 금속 배선이 갖는 콘택 저항을 나타내고, Ⅴ-2는 Ⅴ-1에서 오믹막이 생략된 금속 배선이 갖는 콘택 저항을 나타낸다. 특히, 상기 Ⅴ-1의 금속 배선에서 오믹막은 약 50Å, 장벽 금속막인 티타늄막은 약 100Å, 질화 티타늄막은 약 200Å의 두께를 갖고, 상기 Ⅴ-2의 장벽 금속막은 Ⅴ-1과 동일한 두께를 갖는다. 또한, 상기 콘택 저항을 측정하기 위한 영역은 N+ 불순물이 도핑되어 있다.Referring to FIG. 5, V-1 represents a contact resistance of the metal wiring formed by the method of Example 2, and V-2 represents a contact resistance of the metal wiring in which the ohmic film is omitted in V-1. In particular, in the metal wiring of V-1, the ohmic film has a thickness of about 50 kV, the titanium film, which is a barrier metal film, has a thickness of about 100 kV, the titanium nitride film has a thickness of about 200 kV, and the barrier metal film of V-2 has the same thickness as V-1. . In addition, the region for measuring the contact resistance is doped with N + impurities.

상기 콘택 저항을 측정한 결과, 상기 오믹막을 포함하는 금속 배선인 Ⅴ-1의 콘택 저항이 상기 오믹막이 생략된 금속 배선인 Ⅴ-2의 콘택 저항보다 낮은 것을 확인할 수 있었다. 따라서, 상기 오믹막을 형성함으로서 보다 양호한 콘택 저항을 확보할 수 있다.As a result of measuring the contact resistance, it was confirmed that the contact resistance of V-1, the metal wire including the ohmic film, was lower than that of V-2, the metal wire without the ohmic film. Therefore, by forming the ohmic film, better contact resistance can be ensured.

콘택 저항의 평가 2Evaluation of Contact Resistance 2

도 6은 본 발명의 방법에 따라 제조한 반도체 장치의 P+ 불순물이 도핑된 영역에서의 콘택 저항을 나타내는 그래프이다.6 is a graph showing contact resistance in a region doped with P + impurities of a semiconductor device manufactured according to the method of the present invention.

도 6을 참조하면, 상기 콘택 저항을 측정하기 위한 영역이 P+ 불순물이 도핑되어 있는 것을 제외하고는 상기 평가 1과 동일하다.Referring to FIG. 6, the area for measuring the contact resistance is the same as in Evaluation 1 except that the P + impurity is doped.

상기 콘택 저항을 측정한 결과, 상기 오믹막을 포함하는 금속 배선인 Ⅵ-1의 콘택 저항이 상기 오믹막이 생략된 금속 배선인 Ⅵ-2의 콘택 저항보다 낮은 것을 확인할 수 있었다. 따라서, 상기 오믹막을 형성함으로서 보다 양호한 콘택 저항을 확보할 수 있다.As a result of measuring the contact resistance, it was confirmed that the contact resistance of VI-1, which is the metal wire including the ohmic film, was lower than that of VI-2, which is the metal wire without the ohmic film. Therefore, by forming the ohmic film, better contact resistance can be ensured.

금속 배선들 사이의 누설 전류 평가Leakage Current Evaluation Between Metal Wiring

도 7은 본 발명의 방법에 따라 제조한 반도체 장치의 금속 배선들 사이에서 발생하는 누설 전류를 나타내는 그래프이다.7 is a graph showing leakage current generated between metal wires of a semiconductor device manufactured according to the method of the present invention.

도 7을 참조하면, Ⅶ-1은 실시예 2의 방법에 의해 형성한 금속 배선들 사이에서의 누설 전류를 나타내고, Ⅶ-2는 Ⅶ-1에서 오믹막이 생략된 금속 배선들 사이에서의 누설 전류를 나타낸다. 특히, 상기 Ⅶ-1의 오믹막과 장벽 금속막의 두께는 상기 Ⅴ-1과 동일하다.Referring to Fig. 7, X-1 represents a leakage current between metal lines formed by the method of Example 2, X-2 represents a leakage current between metal lines in which the ohmic film is omitted in X-1. Indicates. In particular, the thicknesses of the ohmic film and the barrier metal film of V-1 are the same as those of V-1.

상기 금속 배선들 사이에서의 누설 전류를 측정한 결과, Ⅶ-1에서의 누설 전류와 Ⅶ-2에서의 누설 전류는 거의 유사한 것을 확인할 수 있었다. 따라서, 상기 오믹막을 형성하여도 상기 금속 배선들 사이에서의 누설 전류에는 영향을 끼치지 않는 것을 확인할 수 있다.As a result of measuring the leakage current between the metal wires, it was confirmed that the leakage current at V-1 and the leakage current at V-2 were almost similar. Therefore, even if the ohmic film is formed, it can be confirmed that the leakage current between the metal wires is not affected.

이와 같이, 본 발명에 의하면 오믹막을 포함하는 금속 배선의 형성에서 희생막을 적용한다. 따라서, 충분하게 낮은 콘택 저항과 충분하게 낮은 금속 배선들 사이에서의 누설 전류를 갖는 금속 배선의 형성이 용이하다. 그러므로, 본 발명은 반도체 장치의 제조에 따른 신뢰성의 향상을 기대할 수 있다.As described above, according to the present invention, the sacrificial film is applied in the formation of the metal wiring including the ohmic film. Thus, the formation of metal wirings with a sufficiently low contact resistance and a leakage current between sufficiently low metal wirings is easy. Therefore, the present invention can be expected to improve reliability due to the manufacture of semiconductor devices.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims (23)

실리콘 기판 상에 제1 금속막을 형성하는 단계;Forming a first metal film on the silicon substrate; 상기 제1 금속막 상에 제2 금속막을 400℃ 내지 700℃의 온도에서 형성하면서 상기 제1 금속막 중에서 상기 실리콘 기판의 표면에 면접하고 있는 제1 금속막은 상기 실리콘 기판과 반응하여 금속 실리사이드막으로 전환되고, 상기 제1 금속막 내에 함유된(contained) 불순물은 상기 제2 금속막으로 포집(gathering)되는 단계; 및While forming a second metal film on the first metal film at a temperature of 400 ° C. to 700 ° C., the first metal film interviewing the surface of the silicon substrate among the first metal films reacts with the silicon substrate to form a metal silicide film. Converting and collecting impurities contained in the first metal film into the second metal film; And 상기 제2 금속막과 상기 금속 실리사이드막으로 전환되지 않은 제1 금속막을 제거하여 상기 실리콘 기판 상에 상기 금속 실리사이드막으로 이루어지는 오믹막을 형성하는 단계를 포함하는 박막 제조 방법.And removing the second metal film and the first metal film not converted into the metal silicide film to form an ohmic film formed of the metal silicide film on the silicon substrate. 제1 항에 있어서, 상기 제1 금속막은 코발트로 이루어지는 것을 특징으로 하는 박막 제조 방법.The method of claim 1, wherein the first metal film is made of cobalt. 제1 항에 있어서, 상기 제1 금속막은 화학기상증착, 원자층 적층 또는 물리기상증착을 수행하여 형성하는 것을 특징으로 하는 박막 제조 방법.The method of claim 1, wherein the first metal layer is formed by chemical vapor deposition, atomic layer deposition, or physical vapor deposition. 제1 항에 있어서, 상기 제2 금속막은 티타늄, 질화 티타늄 또는 이들의 혼합물로 이루어지는 것을 특징으로 하는 박막 제조 방법.The method of claim 1, wherein the second metal film is made of titanium, titanium nitride, or a mixture thereof. 삭제delete 제1 항에 있어서, 상기 제2 금속막은 화학기상증착을 수행하여 형성하는 것을 특징으로 박막 제조 방법.The method of claim 1, wherein the second metal film is formed by performing chemical vapor deposition. 제1 항에 있어서, 상기 제2 금속막과 상기 금속 실리사이드막으로 전환되지 않은 제1 금속막의 제거는 습식 식각을 수행하는 것을 특징으로 하는 박막 제조 방법.The method of claim 1, wherein the removal of the first metal layer that is not converted into the second metal layer and the metal silicide layer is performed by wet etching. 제7 항에 있어서, 상기 습식 식각은 황산을 사용하는 것을 특징으로 하는 박막 제조 방법.The method of claim 7, wherein the wet etching uses sulfuric acid. 실리콘 기판 상에 상기 실리콘 기판의 표면을 노출시키는 개구부를 갖는 층간 절연막 패턴을 형성하는 단계;Forming an interlayer insulating film pattern having an opening on the silicon substrate, the opening defining the surface of the silicon substrate; 상기 층간 절연막 패턴의 표면, 개구부의 측벽 및 상기 실리콘 기판의 표면 상에 제1 금속막을 연속적으로 형성하는 단계;Continuously forming a first metal film on a surface of the interlayer insulating film pattern, a sidewall of the opening, and a surface of the silicon substrate; 상기 제1 금속막의 표면 상에 제2 금속막을 400℃ 내지 700℃의 온도에서 형성하면서 상기 제1 금속막 중에서 상기 실리콘 기판의 표면 상에 형성된 제1 금속막은 상기 실리콘 기판과 반응하여 금속 실리사이드막으로 전환되고, 상기 제1 금속막 내에 함유된 불순물은 상기 제2 금속막으로 포집되는 단계;While forming a second metal film on the surface of the first metal film at a temperature of 400 ° C to 700 ° C, the first metal film formed on the surface of the silicon substrate among the first metal films reacts with the silicon substrate to form a metal silicide film. Converting and collecting the impurities contained in the first metal film into the second metal film; 상기 제2 금속막과 상기 금속 실리사이드막으로 전환되지 않은 제1 금속막을 제거하여 상기 노출된 실리콘 기판의 표면 상에 상기 금속 실리사이드막으로 이루어지는 오믹막을 형성하는 단계; 및Removing the second metal film and the first metal film not converted into the metal silicide film to form an ohmic film formed of the metal silicide film on the exposed surface of the silicon substrate; And 상기 층간 절연막 패턴의 표면, 개구부의 측벽 및 오믹막의 표면 상에 제3 금속막을 연속적으로 형성하는 단계를 포함하는 반도체 장치의 제조 방법.And continuously forming a third metal film on the surface of the interlayer insulating film pattern, the sidewalls of the openings, and the surface of the ohmic film. 제9 항에 있어서, 상기 제1 금속막은 코발트로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.10. The method of claim 9, wherein the first metal film is made of cobalt. 제9 항에 있어서, 상기 제1 금속막은 화학기상증착, 원자층 적층 또는 물리기상증착을 수행하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.10. The method of claim 9, wherein the first metal film is formed by chemical vapor deposition, atomic layer deposition, or physical vapor deposition. 제9 항에 있어서, 상기 제2 금속막은 티타늄, 질화 티타늄 또는 이들의 혼합물로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.10. The method of claim 9, wherein the second metal film is made of titanium, titanium nitride, or a mixture thereof. 삭제delete 제9 항에 있어서, 상기 제2 금속막은 화학기상증착을 수행하여 형성하는 것 을 특징으로 하는 반도체 장치의 제조 방법.10. The method of claim 9, wherein the second metal film is formed by performing chemical vapor deposition. 제9 항에 있어서, 상기 제2 금속막과 상기 금속 실리사이드막으로 전환되지 않은 제1 금속막의 제거는 습식 식각을 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of claim 9, wherein the removal of the first metal film that is not converted into the second metal film and the metal silicide film is performed by wet etching. 제15 항에 있어서, 상기 습식 식각은 황산을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of claim 15, wherein the wet etching uses sulfuric acid. 제9 항에 있어서, 상기 제3 금속막은 티타늄, 질화 티타늄, 질화 탄탈륨 및 질화 텅스텐으로 구성되는 그룹으로 선택되는 어느 하나로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 9, wherein said third metal film is made of any one selected from the group consisting of titanium, titanium nitride, tantalum nitride, and tungsten nitride. 제9 항에 있어서, 상기 제3 금속막은 화학기상증착, 원자층 적층 또는 물리기상증착을 수행하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of claim 9, wherein the third metal film is formed by chemical vapor deposition, atomic layer deposition, or physical vapor deposition. 제9 항에 있어서, 상기 제3 금속막이 형성된 결과물 상에 상기 개구부를 충분하게 매립하는 제4 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 9, further comprising forming a fourth metal film that sufficiently fills the opening on the resultant product on which the third metal film is formed. 제19 항에 있어서, 상기 제4 금속막은 텅스텐, 알루미늄, 질화 티티늄 및 질화 탄탈륨으로 구성되는 그룹으로부터 선택되는 어느 하나로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.20. The method of manufacturing a semiconductor device according to claim 19, wherein said fourth metal film is made of any one selected from the group consisting of tungsten, aluminum, titanium nitride and tantalum nitride. 제19 항에 있어서, 상기 제4 금속막과 제3 금속막을 패터닝하여 금속 배선으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.20. The method of claim 19, further comprising patterning the fourth metal film and the third metal film to form metal wirings. 제19 항에 있어서, 상기 층간 절연막 패턴의 표면이 노출될 때까지 상기 제4 금속막과 제3 금속막을 제거하여 상기 개구부 내에 금속 플러그를 형성하는 단계;The method of claim 19, further comprising: removing the fourth metal layer and the third metal layer until the surface of the interlayer insulating layer pattern is exposed to form a metal plug in the opening; 상기 금속 플러그가 형성된 층간 절연막 패턴 상에 제5 금속막을 형성하는 단계; 및Forming a fifth metal film on the interlayer insulating film pattern on which the metal plug is formed; And 상기 제5 금속막을 패터닝하여 상기 금속 플러그와 연결되는 금속 배선으로 형성하는 단계를 더 포함하는 것을 특징으로 반도체 장치의 제조 방법.And patterning the fifth metal film to form a metal wire connected to the metal plug. 제22 항에 있어서, 상기 제5 금속막은 텅스텐, 알루미늄, 질화 티티늄 및 질화 탄탈륨으로 구성되는 그룹으로부터 선택되는 어느 하나로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.23. The method of manufacturing a semiconductor device according to claim 22, wherein said fifth metal film is made of any one selected from the group consisting of tungsten, aluminum, titanium nitride and tantalum nitride.
KR1020040081986A 2003-10-28 2004-10-14 Method of manufacturing a thin layer and method of manufacturing a semiconductor device using the same KR100603508B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/974,417 US7214620B2 (en) 2003-10-28 2004-10-27 Methods of forming silicide films with metal films in semiconductor devices and contacts including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030075327 2003-10-28
KR1020030075327 2003-10-28

Publications (2)

Publication Number Publication Date
KR20050040706A KR20050040706A (en) 2005-05-03
KR100603508B1 true KR100603508B1 (en) 2006-07-20

Family

ID=37242462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040081986A KR100603508B1 (en) 2003-10-28 2004-10-14 Method of manufacturing a thin layer and method of manufacturing a semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR100603508B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050300A (en) * 1999-01-05 2000-08-05 윤종용 Method for manufacturing ohmic contact of semiconductor device
KR20010098738A (en) * 2000-04-25 2001-11-08 마찌다 가쯔히꼬 Method for Producing Semiconductor Device
KR20030023286A (en) * 2001-09-13 2003-03-19 한국전자통신연구원 Semiconductor device having metal wiring layer completely buried in the hole and fabrication method by using selective nitridation process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050300A (en) * 1999-01-05 2000-08-05 윤종용 Method for manufacturing ohmic contact of semiconductor device
KR20010098738A (en) * 2000-04-25 2001-11-08 마찌다 가쯔히꼬 Method for Producing Semiconductor Device
KR20030023286A (en) * 2001-09-13 2003-03-19 한국전자통신연구원 Semiconductor device having metal wiring layer completely buried in the hole and fabrication method by using selective nitridation process

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
1020000050300 *
1020010098738
1020030023286 *

Also Published As

Publication number Publication date
KR20050040706A (en) 2005-05-03

Similar Documents

Publication Publication Date Title
TWI269404B (en) Interconnect structure for semiconductor devices
JP3219909B2 (en) Method for manufacturing semiconductor device
US20220020694A1 (en) Graphene-Assisted Low-Resistance Interconnect Structures and Methods of Formation Thereof
JP2005340808A (en) Barrier structure of semiconductor device
JPH1116918A (en) Copper wiring structure and its manufacturing method
KR20020028047A (en) METHOD FOR REMOVAL OF Sic
KR100728142B1 (en) Method for manufacturing semiconductor device
TW200832528A (en) Transistor gates including cobalt silicide, semiconductor device structures including the transistor gates, precursor structures, and methods of fabrication
JP2006352077A (en) Method for treating semiconductor structure and method for manufacturing semiconductor capacitor
US8258041B2 (en) Method of fabricating metal-bearing integrated circuit structures having low defect density
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
KR100603508B1 (en) Method of manufacturing a thin layer and method of manufacturing a semiconductor device using the same
KR100555505B1 (en) Method for fabrication interconnection contact to obtain expanded bottom opening in contact hole by deposition and removal of silicide layer
JPH1187643A (en) Manufacture of barrier layer of semiconductor and semiconductor element with the barrier layer
US7514314B2 (en) Method of manufacturing semiconductor device and semiconductor memory device
US6848454B2 (en) Method of manufacturing semiconductor device
JP5936507B2 (en) Manufacturing method of semiconductor device
KR100596486B1 (en) Stacked semiconductor device and method of manufacturing the same
KR101103550B1 (en) A method for forming a metal line in semiconductor device
KR100743660B1 (en) Method of manufacturing semiconductor device
JP2006179645A (en) Semiconductor device and its manufacturing method
US9484252B2 (en) Integrated circuits including selectively deposited metal capping layers on copper lines and methods for fabricating the same
US6486048B1 (en) Method for fabricating a semiconductor device using conductive oxide and metal layer to silicide source + drain
KR101184377B1 (en) Method of manufacturing MIM capacitor of semiconductor device
TWI291215B (en) Structure of metal interconnect and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190628

Year of fee payment: 14