KR20030016110A - Lcd source driver with reducing the number of vref bus line - Google Patents

Lcd source driver with reducing the number of vref bus line Download PDF

Info

Publication number
KR20030016110A
KR20030016110A KR1020010050030A KR20010050030A KR20030016110A KR 20030016110 A KR20030016110 A KR 20030016110A KR 1020010050030 A KR1020010050030 A KR 1020010050030A KR 20010050030 A KR20010050030 A KR 20010050030A KR 20030016110 A KR20030016110 A KR 20030016110A
Authority
KR
South Korea
Prior art keywords
reference voltage
analog
response
voltage set
selection
Prior art date
Application number
KR1020010050030A
Other languages
Korean (ko)
Other versions
KR100396427B1 (en
Inventor
김관
안광수
Original Assignee
(주)픽셀칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)픽셀칩스 filed Critical (주)픽셀칩스
Priority to KR10-2001-0050030A priority Critical patent/KR100396427B1/en
Publication of KR20030016110A publication Critical patent/KR20030016110A/en
Application granted granted Critical
Publication of KR100396427B1 publication Critical patent/KR100396427B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Abstract

PURPOSE: An LCD source driver reducing reference potential bus line number is provided, which minimizes a chip layout size by reducing the number of bus lines for transferring a low-voltage reference voltage set and a high-voltage reference voltage set. CONSTITUTION: An LCD source driver comprises a plurality of channel driving parts, which have the same configuration. The first channel driving part consists of a latch(311), a digital-to-analog converter(313), a sample and hold part(315) and a buffer(319). The latch(311) latches a digital video signal set(DVI) of N digital video signals in response to a channel selection signal(CHS). The latched digital video signal set is supplied to the digital-to-analog converter(313). The digital-to-analog converter(313) receives a selection reference voltage set(SVREF) of plural selection reference voltages via a selection part(301) and outputs one of the selection reference voltages corresponding to the latched digital video signal set as analog reference voltage(IVREF), which is sampled and held by the sample and hold part(315). The buffer(319) outputs the analog reference voltage in the sample and hold part as an analog video signal in response to a buffer drive signal(XLA).

Description

기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스 드라이버{LCD SOURCE DRIVER WITH REDUCING THE NUMBER OF VREF BUS LINE}LCD SOURCE DRIVER WITH REDUCING THE NUMBER OF VREF BUS LINE}

본 발명은 엘씨디 소스 드라이버(LCD SOURCE DRIVER)에 관한 것으로서, 특히 칩 전체의 레이아웃 크기를 최소화하는 엘씨디 소스 드라이버에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LCD source driver, and more particularly to an LCD source driver for minimizing the layout size of an entire chip.

일반적으로 엘씨디 디스플레이 장치는, 도 1에 도시된 바와 같이, 다수개의 픽셀이 매트릭스 구조로 배열되어 있는 엘씨디 픽셀 어레이(130)와 상기 엘씨디 픽셀 어레이(130)에 제1 내지 제k 아날로그 비디오 데이터(AVI1~AVIk)를 공급하는 엘씨디 소스 드라이버(120)를 포함한다. 그리고, 쉬프트 레지스터(110)는 상기 엘씨디 소스 드라이버(120)에 제1 내지 제k 채널 선택 신호(CHS1~CHSk)를 제공한다. 상기 제1 내지 제k 채널 선택 신호(CHS1~CHSk)는 순차적으로 활성화하는 신호로서, 상기 엘씨디 소스 드라이버(120)를 제어하여, 상기 엘씨디 픽셀 어레이(130)의 각 채널에 대응하는 상기 아날로그 비디오 데이터(AVI1~AVIk)를 공급시킨다. 여기서, k는 엘씨디 픽셀 어레이의 채널에 해당하는 수로서, 약 400정도이다.In general, as shown in FIG. 1, the LCD display apparatus includes first and kth analog video data AVI1 in the LCD pixel array 130 and the LCD pixel array 130 in which a plurality of pixels are arranged in a matrix structure. It includes an LCD source driver 120 for supplying ~ AVIk). The shift register 110 provides first to k th channel selection signals CHS1 to CHSk to the LCD source driver 120. The first to k th channel selection signals CHS1 to CHSk are signals that are sequentially activated, and control the LCD source driver 120 to correspond to the analog video data corresponding to each channel of the LCD pixel array 130. Supply (AVI1 ~ AVIk). Here, k is a number corresponding to the channel of the LCD pixel array, about 400.

도 2는 종래의 엘씨디 소스 드라이버를 나타내는 도면이다. 도 2에 도시된 바와 같이, 종래의 엘씨디 소스 드라이버는 제1 내지 제k 채널 구동부들을 포함한다. 제1 내지 제k 채널 구동부들은 각각의 채널 선택 신호(CHS1~CHSk)에 응답하여 소정의 구간 동안에 공급되는 디지털 비디오 신호 셋트(DVI)를 수신하며, 수신된 디지털 비디오 신호 셋트(DVI)에 대응하는 아날로그 비디오 신호(AVI1~AVIk)를 상기 엘씨디 픽셀 어레이(130)의 각 채널로 공급한다.2 is a diagram illustrating a conventional LCD source driver. As shown in FIG. 2, the conventional LCD source driver includes first to k th channel drivers. The first to k-th channel drivers receive a digital video signal set DVI supplied during a predetermined period in response to each channel selection signal CHS1 to CHSk, and correspond to the received digital video signal set DVI. The analog video signals AVI1 to AVIk are supplied to each channel of the LCD pixel array 130.

제1 내지 제k 채널 구동부들의 구성 및 작용이, 제1 채널 구동부를 대표로,계속하여 기술된다. 제1 채널 구동부는 래치(201), 고전위 D/A 변환부(203), 저전위 D/A 변환부(205), 먹서(207) 및 버퍼(209)를 포함한다. 래치(201)는 N개의 디지털 비디오 신호들로 이루어진 디지털 비디오 신호 셋트(DVI)를 래치한다. 그리고, 래치된 디지털 비디오 신호 셋트(LDVI)는 고전위 D/A 변환부(203) 및 저전위 D/A 변환부(205)로 공급된다. 상기 고전위 D/A 변환부(203)는 2N개의 고전위 기준 전압으로 이루어진 고전위 기준 전압 셋트(HVREF)를 수신하여, 상기 래치된 디지털 비디오 신호 셋트(LDVI)에 대응하는 하나의 고전위 기준 전압을 고전위 아날로그 비디오 신호(HAVI)로 발생한다. 그리고, 상기 저전위 D/A 변환부(205)는 2N개의 저전위 기준 전압으로 이루어진 저전위 기준 전압 셋트(LVREF)를 수신하여, 상기 래치된 디지털 비디오 신호 셋트(LDVI)에 대응하는 하나의 저전위 기준 전압을 저전위 아날로그 비디오 신호(LAVI)로 발생한다.The configuration and operation of the first to k th channel drivers are described continuously, representatively of the first channel driver. The first channel driver includes a latch 201, a high potential D / A converter 203, a low potential D / A converter 205, a mixer 207, and a buffer 209. The latch 201 latches a digital video signal set DVI consisting of N digital video signals. The latched digital video signal set LDVI is supplied to the high potential D / A converter 203 and the low potential D / A converter 205. The high potential D / A converter 203 receives a high potential reference voltage set HVREF composed of 2 N high potential reference voltages, and has one high potential corresponding to the latched digital video signal set LDVI. The reference voltage is generated as a high potential analog video signal (HAVI). The low potential D / A converter 205 receives a low potential reference voltage set LVREF consisting of 2 N low potential reference voltages, and corresponds to one latched digital video signal set LDVI. The low potential reference voltage is generated as a low potential analog video signal (LAVI).

상기 먹서(207)는 극성 제어 신호(POL)를 이용하여, 상기 고전위 아날로그 비디오 신호(HAVI)와 상기 저전위 아날로그 비디오 신호(LAVI) 중의 하나를 선택하여, 버퍼(209)로 출력한다. 그리고, 버퍼(209)는 버퍼 구동 신호(XLA)에 응답하여, 상기 먹서(207)에서 선택되어 출력되는 신호를, 상기 아날로그 비디오 신호(AVI)로서 엘씨디 픽셀 어레이의 해당 채널로 공급한다.The feedbacker 207 selects one of the high potential analog video signal HAVI and the low potential analog video signal LAVI using the polarity control signal POL, and outputs it to the buffer 209. In response to the buffer driving signal XLA, the buffer 209 supplies, as the analog video signal AVI, the signal selected and output from the video signal 207 to the corresponding channel of the LCD pixel array.

그런데, 종래의 엘씨디 소스 드라이버에서는, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)는 모든 채널 구동부에 공급된다. 그러므로, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)의 전송을 위한버스(bus) 라인은 마지막 채널 구동부까지 연결된다. 이와 같은 버스 라인은 레이아웃(layout) 면적에 큰 부담으로 작용한다. 만약, N 값이 8이라고 가정하면, 상기 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)의 전송을 위한 버스(bus) 라인의 수는 2*28개가 된다. 그리고, 픽셀 어레이의 채널의 수가 약 400개(즉, k=400)임을 감안하면, 상기 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)의 전송을 위한 버스 라인을 위한 레이아웃(layout) 면적은 매우 크다. 따라서, 종래의 엘씨디 소스 드라이버에서는, 상기 버스 라인들을 위하여 소요되는 레이아웃(layout) 면적은 매우 크다는 문제점이 발생한다.However, in the conventional LCD source driver, the high potential reference voltage set HVREF and the low potential reference voltage set LVREF are supplied to all channel drivers. Therefore, a bus line for the transmission of the high potential reference voltage set HVREF and the low potential reference voltage set LVREF is connected to the last channel driver. Such bus lines put a heavy burden on the layout area. If the N value is 8, the number of bus lines for the transmission of the high potential reference voltage set HVREF and the low potential reference voltage set LVREF is 2 * 2 8 . In addition, considering that the number of channels of the pixel array is about 400 (that is, k = 400), a layout for a bus line for transmitting the high potential reference voltage set HVREF and the low potential reference voltage set LVREF The layout area is very large. Therefore, in the conventional LCD source driver, a problem arises that the layout area required for the bus lines is very large.

따라서, 본 발명은 종래 기술의 문제점을 해결하기 위하여 창작된 것으로서, 본 발명의 목적은 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)의 전송을 위한 버스(bus) 라인의 수를 감소시켜서, 칩 전체의 레이아웃의 크기를 최소화하는 엘씨디 소스 드라이버를 제공하는 데 있다.Accordingly, the present invention was created to solve the problems of the prior art, and an object of the present invention is the number of bus lines for the transmission of the high potential reference voltage set HVREF and the low potential reference voltage set LVREF. It is to provide an LCD source driver that minimizes the size of the layout of the entire chip.

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 일반적인 엘씨디 디스플레이 장치를 개념적으로 나타내는 블록도이다.1 is a block diagram conceptually illustrating a general LCD display device.

도 2는 종래의 엘씨디 소스 드라이버를 나타내는 도면이다.2 is a diagram illustrating a conventional LCD source driver.

도 3은 본 발명의 일실시예에 따른 엘씨디 소스 드라이버를 나타내는 도면이다.3 is a diagram illustrating an LCD source driver according to an exemplary embodiment of the present invention.

도 4는 본 발명의 다른 일실시예에 따른 엘씨디 소스 드라이버를 나타내는 도면이다.4 is a diagram illustrating an LCD source driver according to another exemplary embodiment of the present invention.

도 5는 또 다른 일실시예에 따른 엘씨디 소스 드라이버로서, R·G·B 의 색상으로 구동하는 엘씨디 소스 드라이버의 실시예이다.FIG. 5 is a diagram illustrating an example of an LCD source driver which drives in a color of R, G, and B as a CD source driver, according to another embodiment.

도 6은 도 5에 도시된 엘씨디 소스 드라이버의 변형예이다.FIG. 6 is a modified example of the LCD source driver shown in FIG. 5.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 엘씨디 픽셀 어레이의 각 채널에 아날로그 비디오 신호를 제공하는 엘씨디 소스 드라이버에 관한 것이다. 본 발명의 엘씨디 소스 드라이버는 소정의 제1 극성 선택 신호에 의하여,다수개의 버스 라인 셋트를 통하여 적어도 하나의 저전위 기준 전압 셋트와 적어도 하나의 고전위 기준 전압 셋트 중의 어느 하나의 셋트을 선택하여, 선택 기준 전압 셋트로 출력하는 선택부; 및 소정의 디지털 비디오 신호 셋트를 수신하며, 수신되는 디지털 비디오 신호 셋트를 아날로그 비디오 신호로 변환하여, 상기 엘씨디 픽셀 어레이의 각 채널에 공급하는 다수개의 채널 구동부들을 구비한다. 상기 채널 구동부들 각각은 상기 디지털 비디오 신호 셋트를 수신하며, 소정의 채널 선택 신호에 의하여 설정되는 소정 구간에 수신되는 상기 디지털 비디오 신호 셋트를 래치하는 래치; 상기 래치부에 의하여 래치된 상기 디지털 비디오 신호 셋트에 대응하는 하나의 기준 전압을 상기 선택 기준 전압 셋트 중에서 선택하여, 아날로그 기준 전압으로 출력하는 D/A 변환부; 및 궁극적으로 상기 D/A 변환부로부터 제공되는 상기 아날로그 기준 전압을 버퍼링하고, 소정의 버퍼 드라이빙 신호에 응답하여 상기 아날로그 비디오 신호로서 출력하는 버퍼부를 구비한다.One aspect of the present invention for achieving the above technical problem relates to an LCD source driver for providing an analog video signal to each channel of the LCD pixel array. The LCD source driver of the present invention selects at least one set of at least one low potential reference voltage set and at least one high potential reference voltage set through a plurality of bus line sets by a predetermined first polarity selection signal. A selector configured to output a reference voltage set; And a plurality of channel drivers configured to receive a predetermined digital video signal set, convert the received digital video signal set into an analog video signal, and supply the digital video signal set to each channel of the LCD pixel array. Each of the channel drivers receives the digital video signal set, and latches the digital video signal set received in a predetermined section set by a predetermined channel selection signal; A D / A converter configured to select one reference voltage corresponding to the digital video signal set latched by the latch unit from the selection reference voltage set and output the analog reference voltage; And a buffer unit which ultimately buffers the analog reference voltage provided from the D / A converter and outputs the analog video signal as the analog video signal in response to a predetermined buffer driving signal.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. For each figure, like reference numerals denote like elements.

계속하여 기술되는 본 발명의 엘씨디 소스 드라이버도 도 1에 도시된 엘씨디 소스 드라이버와 관련된다. 그리고, 본 명세서에서는 설명의 편의를 위하여, N 값은 8이라고 가정된다.The LCD source driver of the present invention, which is described hereinafter, is also related to the LCD source driver shown in FIG. In the present specification, for the convenience of explanation, it is assumed that the N value is 8.

도 3은 본 발명의 일실시예에 따른 엘씨디 소스 드라이버를 나타내는 도면이다. 본 발명의 일실시예에 따른 엘씨디 소스 드라이버는 제1 내지 제k 채널 구동부와 선택부(301)를 포함한다. 상기 선택부(301)는 (+)극성의 28개의 고전위 기준 전압으로 이루어진 고전위 기준 전압 셋트(HVREF)와 (-)극성의 28개의 저전위 기준 전압으로 이루어진 저전위 기준 전압 셋트(LVREF)를 수신하며, 제1 극성 제어 신호(POL1)에 응답하여, 하나의 전위 기준 전압 셋트를 선택하여 선택 기준 전압 셋트(SVREF)로 출력한다. 본 명세서에서는, 상기 제1 극성 제어 신호(POL1)가 "하이"일 때, 고전위 기준 전압 셋트(HVREF)가 선택되어 선택 기준 전압 셋트(SVREF)로 출력된다. 또한, 상기 제1 극성 제어 신호(POL1)가 "로우"일 때, 저전위 기준 전압 셋트(HVREF)가 선택되어, 선택 기준 전압 셋트(SVREF)로 출력된다. 바람직하기로는, 제1 극성 제어 신호(POL1)는 엘씨디 소스 드라이버의 1 주기의 구동에 대하여, 약 50% 듀티를 가진다. 따라서, 엘씨디 소스 드라이버의 1 주기의 구동 동안에, 상기 선택 기준 전압 셋트(SVREF)은 교대로 (+)극성의 고전위 기준 전압 셋트(HVREF)와 (-)극성의 저전위 기준 전압 셋트(LVREF)으로 된다.3 is a diagram illustrating an LCD source driver according to an exemplary embodiment of the present invention. An LCD source driver according to an embodiment of the present invention includes first to k th channel drivers and a selector 301. The selecting unit 301 (+) 28 of the high potential reference voltage the high-potential reference voltage set consisting of (HVREF) and the negative (-) low potential reference voltage set formed of two to eight low-potential reference voltage of polarity ( The LVREF is received, and in response to the first polarity control signal POL1, one potential reference voltage set is selected and output as the selection reference voltage set SVREF. In the present specification, when the first polarity control signal POL1 is "high", the high potential reference voltage set HVREF is selected and output as the selection reference voltage set SVREF. In addition, when the first polarity control signal POL1 is "low", the low potential reference voltage set HVREF is selected and output as the selection reference voltage set SVREF. Preferably, the first polarity control signal POL1 has about 50% duty for one period of drive of the LCD source driver. Thus, during one period of driving of the LCD source driver, the selection reference voltage set SVREF alternates with the positive polarity high voltage reference voltage set HVREF and the negative polarity low voltage reference voltage set LVREF. Becomes

본 발명의 엘씨디 소스 드라이버에서의 제1 내지 제k 채널 구동부들도, 종래의 엘씨디 소스 드라이버에서의 제1 내지 제k 채널 구동부들과 마찬가지로, 각각의 채널 선택 신호(CHS1~CHSk)에 응답하여 소정의 구간 동안에 공급되는 디지털 비디오 신호 셋트(DVI)를 수신하며, 수신된 디지털 비디오 데이터 셋트(DVI)에 대응하는 아날로그 비디오 신호(AVI1~AVIk)를 상기 엘씨디 픽셀 어레이(130)의 각 채널로 공급한다. 또한, 상기 제1 내지 제k 채널 선택 신호(CHS1~CHSk)도, 도 2에서의 제1 내지 제k 채널 선택 신호(CHS1~CHSk)과 마찬가지로, 순차적으로 활성화하는 신호이며, 상기 쉬프트 레지스터(110)로부터 제공된다.The first through k-th channel drivers in the LCD source driver of the present invention are similar to the first through k-th channel drivers in the conventional LCD source driver in response to respective channel select signals CHS1 through CHSk. Receives a digital video signal set (DVI) supplied during a period of, and supplies analog video signals AVI1 to AVIk corresponding to the received digital video data set (DVI) to each channel of the LCD pixel array 130. . The first to k th channel selection signals CHS1 to CHSk are also signals that are sequentially activated, similarly to the first to k th channel selection signals CHS1 to CHSk in FIG. 2, and the shift register 110. Is provided.

계속하여, 제1 내지 제k 채널 구동부들의 구성 및 작용이 제1 채널 구동부를 대표로하여, 기술된다. 제1 채널 구동부는 래치(311), D/A 변환부(313), 샘플/홀드부(315) 및 버퍼(319)를 포함한다. 래치(311)는 제1 채널 선택 신호(CHS)에 응답하여, N개의 디지털 비디오 신호들로 이루어진 디지털 비디오 신호 셋트(DVI)를 래치한다. 그리고, 래치된 디지털 비디오 신호 셋트(LDVI)는 D/A 변환부(313)로 공급된다. 상기 D/A 변환부(313)는 2N개의 선택 기준 전압으로 이루어진 선택 기준 전압 셋트(SVREF)를 수신하여, 선택 기준 전압 셋트(SVREF) 중에서 상기 래치된 디지털 비디오 신호 셋트(LDVI)에 대응하는 하나의 선택 기준 전압을 아날로그 기준 전압(IVREF)으로 출력한다.Subsequently, the configuration and operation of the first to k th channel drivers are described as representative of the first channel driver. The first channel driver includes a latch 311, a D / A converter 313, a sample / hold unit 315, and a buffer 319. The latch 311 latches a digital video signal set DVI consisting of N digital video signals in response to the first channel select signal CHS. The latched digital video signal set LDVI is supplied to the D / A converter 313. The D / A converter 313 receives a selection reference voltage set SVREF including 2 N selection reference voltages, and corresponds to the latched digital video signal set LDVI among the selection reference voltage set SVREF. One selected reference voltage is output as an analog reference voltage IVREF.

상기 샘플/홀드부(315)는 제2 극성 제어 신호(POL2A)에 응답하여, 상기 D/A 변환부(313)로부터 출력되는 아날로그 기준 전압(IVREF)을 샘플링하여 홀딩한다. 그런데, 기수의 채널 구동부의 상기 제2 극성 제어 신호(POL2A)와 우수의 채널 구동부의 상기 제2 극성 제어 신호(POL2B)는, 상기 제1 극성 제어 신호(POL1)가 "하이"인 구간 동안 또는 상기 제1 극성 제어 신호(POL1)가 "로우"인 구간 이내에서 교호적으로 활성화하는 신호이다. 만약, 제1 채널 구동부의 제2 극성 제어신호(POL2A)가, 상기 제1 극성 제어 신호(POL1)가 "하이"인 구간 동안에서 활성화하면, 샘플/홀드부(315)는 (+)극성의 아날로그 기준 전압(IVREF)을 샘플링하여 홀딩한다. 그리고, 제1 채널 구동부의 제2 극성 제어 신호(POL2A)가, 상기 제1 극성 제어 신호(POL1)가 "로우"인 구간 동안에서 활성화하면, 샘플/홀드부(315)는 (-)극성의 아날로그 기준 전압(IVREF)을 샘플링하여 홀딩한다. 그리고, 바람직한 실시예에 의하면, 다음 프레임의 엘씨디 소스 드라이버의 구동 주기 구간에서는 (+)극성과 (-)극성이 서로 반대로 된다.The sample / hold unit 315 samples and holds the analog reference voltage IVREF output from the D / A converter 313 in response to the second polarity control signal POL2A. By the way, the second polarity control signal POL2A of the odd channel driver and the second polarity control signal POL2B of the even channel driver are provided during the period in which the first polarity control signal POL1 is "high." The first polarity control signal POL1 is a signal that is alternately activated within a section of "low". If the second polarity control signal POL2A of the first channel driver is activated during the period in which the first polarity control signal POL1 is "high", the sample / hold part 315 is of a positive polarity. The analog reference voltage IVREF is sampled and held. In addition, when the second polarity control signal POL2A of the first channel driver is activated during the period in which the first polarity control signal POL1 is "low", the sample / hold unit 315 has a negative polarity. The analog reference voltage IVREF is sampled and held. According to a preferred embodiment, the positive polarity and the negative polarity are reversed in the driving period section of the CD source driver of the next frame.

바람직하기로는, 상기 샘플/홀드부(315)는 스위치(315a)와 커패시터(315b)를 포함한다. 상기 스위치(315a)는 상기 제2 극성 제어 신호(POL2A)에 응답하여 "턴온"되어, (+)극성 또는 (-)극성의 아날로그 기준 전압(IVREF)을 샘플링한다. 그리고, 커패시터(315b)는 샘플링된 상기 아날로그 기준 전압(IVREF)을 저장한다.Preferably, the sample / hold portion 315 includes a switch 315a and a capacitor 315b. The switch 315a is " turned on " in response to the second polarity control signal POL2A to sample an analog reference voltage IVREF of positive or negative polarity. The capacitor 315b stores the sampled analog reference voltage IVREF.

상기 버퍼(319)는 버퍼 구동 신호(XLA)에 응답하여, 상기 샘플/홀드부(315)에 저장된 아날로그 기준 전압(IVREF)을 상기 제1 아날로그 비디오 신호(AVI1)로 엘씨디 픽셀 어레이의 제1 채널로 공급한다.The buffer 319 is configured to convert the analog reference voltage IVREF stored in the sample / hold unit 315 into the first analog video signal AVI1 in response to a buffer driving signal XLA. To supply.

도 3에 도시된 본 발명의 엘씨디 소스 드라이버에 의하면, 먹서부(301)에서 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF) 중에 하나를 선택한다. 그러므로, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)를 전송하기 위한 버스 라인은 채널 구동부 각각이 아닌, 먹서부(301)에만 입력된다. 따라서, 본 발명의 엘씨디 소스 드라이버에서는, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)를 전송하기 위한 버스를 위한 레이아웃 면적은 현저히 감소된다.According to the LCD source driver of FIG. 3, one of the high potential reference voltage set HVREF and the low potential reference voltage set LVREF is selected by the user. Therefore, the bus lines for transmitting the high potential reference voltage set HVREF and the low potential reference voltage set LVREF are input to only the input unit 301, not each of the channel drivers. Therefore, in the LCD source driver of the present invention, the layout area for the bus for transmitting the high potential reference voltage set HVREF and the low potential reference voltage set LVREF is significantly reduced.

도 4는 본 발명의 다른 일실시예에 따른 엘씨디 소스 드라이버를 나타내는 도면이다. 도 4에 도시된 본 발명의 다른 일실시예에 따른 엘씨디 소스 드라이버도 도 3에 도시된 본 발명의 다른 일실시예에 따른 엘씨디 소스 드라이버와 거의 동일하다. 다만, 도 3의 샘플/홀드부(315)에서의 스위치(315a) 대신에, 도 4의 샘플/홀드부(415)에서는 제2 극성 제어 신호에 응답하는 버퍼(415a)로 구현된 점에 차이가 있을 뿐이다. 도 4의 나머지 구성 요소에 대한 구성 및 작용은 도 3과 동일하므로, 본 명세서에서는 이에 대한 자세한 기술은 생략된다.4 is a diagram illustrating an LCD source driver according to another exemplary embodiment of the present invention. An LCD source driver according to another embodiment of the present invention shown in FIG. 4 is also substantially the same as an LCD source driver according to another embodiment of the present invention shown in FIG. However, instead of the switch 315a in the sample / hold unit 315 of FIG. 3, the difference is that the sample / hold unit 415 of FIG. 4 is implemented as a buffer 415a in response to the second polarity control signal. There is only. Since the configuration and operation of the remaining components of FIG. 4 are the same as those of FIG. 3, detailed description thereof will be omitted herein.

도 5는 또 다른 일실시예에 따른 엘씨디 소스 드라이버로서, R·G·B 의 색상으로 구동하는 엘씨디 소스 드라이버의 실시예이다. 도 5의 실시예도 도 3의 실시예와 거의 동일하다. 다만, 선택부(501)가 R·G·B 각각에 대한 고전위 기준 전압(HVREF) 및 저전위 기준 전압(HVREF)을 입력하여, 하나의 선택 전위 기준 전압을 발생하는 6:1 멀티플렉서로 구현된다는 점에서 차이가 있을 뿐이다. 이와 같은 6:1 멀티플렉서는 제1 및 제2의 3:1 멀티플렉서(501a, 501b)와 2:1 멀티플렉서(501c)로 구현된다는 점에서 도 3의 실시예와 차이가 있다. 제1 및 제2의 3:1 멀티플렉서(501a, 501b)는 R·G·B 각각에 대한 고전위 기준 전압 셋트(HVREF_R, HVREF_G, HVREF_B) 및 저전위 기준 전압 셋트(LVREF_R, LVREF_G, LVREF_B)를 입력하고, 색상 선택 신호(XCOL)에 응답하여, 하나의 색상에 대한 고전위 기준 전압(HVREF) 및 저전위 기준 전압(LVREF)을 선택하여 2:1 멀티플렉서(501c)로 제공한다. 그리고, 2:1 멀티플렉서(501c)는, 도 3의 먹서부(301)와 마찬가지로, 고전위기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)를 수신한다. 그리고, 2:1 멀티플렉서(501c)는, 제1 극성 제어 신호(POL1)에 응답하여, 수신되는 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF) 중의 하나를 선택 기준 전압 셋트(SVREF)로 출력한다. 도 5의 나머지 구성 요소에 대한 구성 및 작용은 도 3과 동일하므로, 본 명세서에서는 이에 대한 자세한 기술은 생략된다.FIG. 5 is a diagram illustrating an example of an LCD source driver which drives in a color of R, G, and B as a CD source driver, according to another embodiment. 5 is also substantially the same as the embodiment of FIG. However, the selector 501 inputs a high potential reference voltage HVREF and a low potential reference voltage HVREF for each of R, G, and B, and generates a 6: 1 multiplexer that generates one selected potential reference voltage. The only difference is that. The 6: 1 multiplexer is different from the embodiment of FIG. 3 in that it is implemented by the first and second 3: 1 multiplexers 501a and 501b and the 2: 1 multiplexer 501c. The first and second 3: 1 multiplexers 501a and 501b combine the high potential reference voltage sets HVREF_R, HVREF_G and HVREF_B and the low potential reference voltage sets LVREF_R, LVREF_G and LVREF_B for R, G and B, respectively. In response to the color selection signal XCOL, the high potential reference voltage HVREF and the low potential reference voltage LVREF for one color are selected and provided to the 2: 1 multiplexer 501c. The 2: 1 multiplexer 501c receives the high potential reference voltage set HVREF and the low potential reference voltage set LVREF, similarly to the reference section 301 of FIG. 3. The 2: 1 multiplexer 501c selects one of the received high potential reference voltage set HVREF and the low potential reference voltage set LVREF in response to the first polarity control signal POL1. SVREF). Since the configuration and operation of the remaining components of FIG. 5 are the same as those of FIG. 3, detailed description thereof will be omitted herein.

본 발명의 기술적 사상에 따른 효과는, 도 3 또는 도 4에 도시된 실시예보다는 도 5에 도시된 실시예에서 더욱 크다. 즉, R·G·B의 3가지 색상을 가지는 종래의 엘씨디 소스 드라이버의 경우에, 고전위 기준 전압(HVREF)와 저전위 기준 전압(LVREF)의 전송을 위한 6*28개의 버스 라인이 약 400개의 채널 구동부 전체에 입력된다. 반면에, 본 발명의 엘씨디 소스 드라이버에 의하면, 1개의 28개의 버스 라인만이 약 400개의 채널 구동부에 입력된다. 따라서, 도 5에 도시된 실시예에 따른 엘씨디 소스 드라이버에 의하면, 버스 라인을 위한 레이아웃 면적이 현저히 감소한다.The effect according to the spirit of the present invention is greater in the embodiment shown in FIG. 5 than in the embodiment shown in FIG. 3 or 4. That is, in the conventional LCD source driver having three colors of R, G, and B, the 6 * 2 8 bus lines for the transmission of the high potential reference voltage (HVREF) and the low potential reference voltage (LVREF) are weak. It is input to all 400 channel drivers. On the other hand, according to the LCD source driver of the present invention, only one 2 8 bus lines are input to about 400 channel drivers. Therefore, according to the CD source driver according to the embodiment shown in FIG. 5, the layout area for the bus line is significantly reduced.

도 6은 도 5에 도시된 엘씨디 소스 드라이버의 변형예이다. 도 6의 실시예는도 5의 실시예와 거의 동일하다. 다만, 6:1 멀티플렉서로 구현되는 먹서부(601)가 3개의 2:1 멀티플렉서(601a, 601b, 601c)와 1개의 3:1 멀티플렉서(601d)로 구현된다는 점에서 도 5의 실시예와, 차이가 있을 뿐이다. 즉, 3개의 2:1 멀티플렉서(601a, 601b, 601c)는 각각 R·G·B에 대한 고전위 기준 전압 셋트(HVREF) 및 저전위 기준 전압 셋트(LVREF)를 입력하며, 제1 극성 제어신호(POL1)에 응답하여, 하나를 3:1 멀티플렉서(601d)로 제공한다. 그리고, 3:1 멀티플렉서(601d)는, 2:1 멀티플렉서(601a, 601b, 601c)로부터 제공되는 R·G·B 대한 전위 기준 전압을 입력하며, 색상 선택 신호(XCOL)에 응답하여, 하나의 색상에 대한 전위 기준 전압을 선택하여 선택 기준 전압 셋트(SVREF)로 출력한다. 도 6의 나머지 구성 요소에 대한 구성 및 작용은 도 5와 동일하므로, 본 명세서에서는 이에 대한 자세한 기술은 생략된다.FIG. 6 is a modified example of the LCD source driver shown in FIG. 5. The embodiment of FIG. 6 is almost the same as the embodiment of FIG. 5. However, the embodiment of FIG. 5 in that the MIX part 601 implemented as a 6: 1 multiplexer is implemented as three 2: 1 multiplexers 601a, 601b, and 601c and one 3: 1 multiplexer 601d. There is only a difference. That is, the three 2: 1 multiplexers 601a, 601b, and 601c respectively input a high potential reference voltage set HVREF and a low potential reference voltage set LVREF for R, G, and B, and have a first polarity control signal. In response to POL1, one is provided to the 3: 1 multiplexer 601d. The 3: 1 multiplexer 601d inputs a potential reference voltage for R, G, and B provided from the 2: 1 multiplexers 601a, 601b, and 601c, and responds to the color selection signal XCOL. The potential reference voltage for the color is selected and output as the selection reference voltage set (SVREF). Since the configuration and operation of the remaining components of FIG. 6 are the same as those of FIG. 5, detailed description thereof will be omitted herein.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명의 엘씨디 소스 드라이버에 의하면, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)를 전송하기 위한 버스 라인은 채널 구동부 각각이 아닌, 먹서부에만 입력된다. 따라서, 본 발명의 엘씨디 소스 드라이버에서는, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)를 전송하기 위한 버스를 위한 레이아웃 면적은 현저히 감소된다. 특히, R·G·B의 3가지 색상을 가지는 엘씨디 소스 드라이버의 경우에, 레이아웃 면적은 더욱 감소된다.According to the LCD source driver of the present invention, the bus lines for transmitting the high potential reference voltage set HVREF and the low potential reference voltage set LVREF are input only to the west side, not to each of the channel drivers. Therefore, in the LCD source driver of the present invention, the layout area for the bus for transmitting the high potential reference voltage set HVREF and the low potential reference voltage set LVREF is significantly reduced. In particular, in the case of an LCD source driver having three colors of R, G, and B, the layout area is further reduced.

Claims (6)

엘씨디 픽셀 어레이의 각 채널에 아날로그 비디오 신호를 제공하는 엘씨디 소스 드라이버에 있어서,In the LCD source driver for providing an analog video signal to each channel of the LCD pixel array, 소정의 제1 극성 선택 신호에 의하여, 다수개의 버스 라인 셋트를 통하여 적어도 하나의 고전위 기준 전압 셋트와 적어도 하나의 저전위 기준 전압 셋트 중의 어느 하나의 셋트을 선택하여, 선택 기준 전압 셋트로 출력하는 선택부; 및A selection for selecting one of at least one high potential reference voltage set and at least one low potential reference voltage set through a plurality of bus line sets and outputting the selected reference voltage set by a predetermined first polarity selection signal; part; And 소정의 디지털 비디오 신호 셋트를 수신하며, 수신되는 디지털 비디오 신호 셋트를 아날로그 비디오 신호로 변환하여, 상기 엘씨디 픽셀 어레이의 각 채널에 공급하는 다수개의 채널 구동부들을 구비하며,A plurality of channel drivers configured to receive a predetermined set of digital video signals, convert the received set of digital video signals into analog video signals, and supply each channel of the LCD pixel array; 상기 채널 구동부들 각각은Each of the channel drivers 상기 디지털 비디오 신호 셋트를 수신하며, 소정의 채널 선택 신호에 의하여 설정되는 소정 구간에 수신되는 상기 디지털 비디오 신호 셋트를 래치하는 래치;A latch for receiving the digital video signal set and latching the digital video signal set received in a predetermined section set by a predetermined channel selection signal; 상기 래치부에 의하여 래치된 상기 디지털 비디오 신호 셋트에 대응하는 하나의 기준 전압을 상기 선택 기준 전압 셋트 중에서 선택하여, 아날로그 기준 전압으로 출력하는 D/A 변환부; 및A D / A converter configured to select one reference voltage corresponding to the digital video signal set latched by the latch unit from the selection reference voltage set and output the analog reference voltage; And 궁극적으로 상기 D/A 변환부로부터 제공되는 상기 아날로그 기준 전압을 버퍼링하고, 소정의 버퍼 드라이빙 신호에 응답하여 상기 아날로그 비디오 신호로서 출력하는 버퍼부를 구비하는 것을 특징으로 하는 엘씨디 소스 드라이버.And a buffer unit for ultimately buffering the analog reference voltage provided from the D / A converter and outputting the analog reference voltage as the analog video signal in response to a predetermined buffer driving signal. 제1 항에 있어서,According to claim 1, 소정의 제2 극성 선택 신호에 응답하여, 상기 D/A 변환부에 의하여 변환되는 상기 아날로그 기준 전압을 샘플링하여 저장하며, 저장된 상기 아날로그 기준 저압을 상기 버퍼부로 제공하는 샘플/홀드부를 더 구비하는 것을 특징으로 엘씨디 소스 드라이버.And in response to a second predetermined polarity selection signal, sampling and storing the analog reference voltage converted by the D / A converter and providing the stored analog reference low voltage to the buffer unit. Features an LCD source driver. 제2 항에 있어서, 상기 샘플/홀드부는The method of claim 2, wherein the sample / hold portion 상기 제2 극성 선택 신호에 응답하여, 상기 D/A 변환부로부터 제공되는 상기 아날로그 기준 전압을 샘플링하는 스위치; 및A switch for sampling the analog reference voltage provided from the D / A converter in response to the second polarity selection signal; And 샘플링된 상기 아날로그 기준 전압을 저장하는 커패시터를 구비하는 것을 특징으로 하는 엘씨디 소스 드라이버.And a capacitor for storing the sampled analog reference voltage. 제2 항에 있어서, 상기 샘플/홀드부는The method of claim 2, wherein the sample / hold portion 상기 제2 극성 선택 신호에 응답하여, 상기 D/A 변환부로부터 제공되는 상기 아날로그 기준 전압을 샘플링하고, 버퍼링하는 샘플 버퍼; 및A sample buffer configured to sample and buffer the analog reference voltage provided from the D / A converter in response to the second polarity selection signal; And 샘플링된 상기 아날로그 기준 전압을 저장하는 커패시터를 구비하는 것을 특징으로 하는 엘씨디 소스 드라이버.And a capacitor for storing the sampled analog reference voltage. 제1 내지 제4 항 중의 어느 하나의 항에 있어서, 상기 선택부는The method according to any one of claims 1 to 4, wherein the selection unit 소정의 색상 선택 신호에 응답하여, R·G·B 의 고전위 기준 전압 셋트들 중의 어느 하나에 대한 고전위 기준 전압 셋트를 선택하여 출력하는 제1 멀티플렉서;A first multiplexer for selecting and outputting a high potential reference voltage set for any one of the high potential reference voltage sets of R · G · B in response to a predetermined color selection signal; 상기 색상 선택 신호에 응답하여, R·G·B 의 저전위 기준 전압 셋트들 중의 어느 하나에 대한 저전위 기준 전압 셋트를 선택하여 출력하는 제2 멀티플렉서; 및A second multiplexer for selecting and outputting a low potential reference voltage set for any one of R · G · B low potential reference voltage sets in response to the color selection signal; And 상기 제1 극성 제어 신호에 응답하여, 상기 제1 멀티플렉서로부터 출력되는 고전위 기준 전압 셋트와 상기 제2 멀티플렉서로부터 출력되는 저전위 기준 전압 셋트 중의 어느 하나를 상기 선택 기준 전압 셋트로 출력하는 제3 멀티플렉서를 구비하는 것을 특징으로 하는 엘씨디 소스 드라이버.A third multiplexer configured to output one of a high potential reference voltage set output from the first multiplexer and a low potential reference voltage set output from the second multiplexer to the selection reference voltage set in response to the first polarity control signal; An LCD source driver comprising: a. 제1 내지 제4 항 중의 어느 하나의 항에 있어서, 상기 선택부는The method according to any one of claims 1 to 4, wherein the selection unit 상기 제1 극성 제어 신호에 응답하여, R의 고전위 기준 전압 셋트와 R의 저전위 기준 전압 셋트들 중의 어느 하나를 선택하여 출력하는 제1 멀티플렉서;A first multiplexer for selecting and outputting any one of a high potential reference voltage set of R and a low potential reference voltage set of R in response to the first polarity control signal; 상기 제1 극성 제어 신호에 응답하여, G의 고전위 기준 전압 셋트와 G의 저전위 기준 전압 셋트들 중의 어느 하나를 선택하여 출력하는 제2 멀티플렉서;A second multiplexer for selecting and outputting any one of a high potential reference voltage set of G and a low potential reference voltage set of G in response to the first polarity control signal; 상기 제1 극성 제어 신호에 응답하여, B의 고전위 기준 전압 셋트와 B의 저전위 기준 전압 셋트들 중의 어느 하나를 선택하여 출력하는 제3 멀티플렉서; 및A third multiplexer for selecting and outputting any one of a high potential reference voltage set of B and a low potential reference voltage set of B in response to the first polarity control signal; And 소정의 색상 선택 신호에 응답하여, 상기 제1, 제2 및 제3 멀티플렉서로부터 출력되는 기준 전압 셋트들 중의 어느 하나를 상기 선택 기준 전압 셋트로 출력하는 제4 멀티플렉서를 구비하는 것을 특징으로 하는 엘씨디 소스 드라이버.And a fourth multiplexer configured to output one of the reference voltage sets output from the first, second and third multiplexers to the selection reference voltage set in response to a predetermined color selection signal. driver.
KR10-2001-0050030A 2001-08-20 2001-08-20 Lcd source driver with reducing the number of vref bus line KR100396427B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0050030A KR100396427B1 (en) 2001-08-20 2001-08-20 Lcd source driver with reducing the number of vref bus line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0050030A KR100396427B1 (en) 2001-08-20 2001-08-20 Lcd source driver with reducing the number of vref bus line

Publications (2)

Publication Number Publication Date
KR20030016110A true KR20030016110A (en) 2003-02-26
KR100396427B1 KR100396427B1 (en) 2003-09-02

Family

ID=27719839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0050030A KR100396427B1 (en) 2001-08-20 2001-08-20 Lcd source driver with reducing the number of vref bus line

Country Status (1)

Country Link
KR (1) KR100396427B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629445A (en) * 2011-02-07 2012-08-08 美格纳半导体有限公司 Source driver, controller, and method for driving source driver

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728807B2 (en) 2005-02-25 2010-06-01 Chor Yin Chia Reference voltage generator for use in display applications
KR100797751B1 (en) 2006-08-04 2008-01-23 리디스 테크놀로지 인코포레이티드 Active matrix organic electro-luminescence display device driving circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268904B1 (en) * 1998-06-03 2000-10-16 김영환 A circuit for driving a tft-lcd
JP3887114B2 (en) * 1998-11-04 2007-02-28 沖電気工業株式会社 LCD display driver circuit
KR100295676B1 (en) * 1999-02-11 2001-07-12 김영환 Liquid crystal display source driver
KR100694475B1 (en) * 2001-06-30 2007-03-12 매그나칩 반도체 유한회사 Source Driver in LCD

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629445A (en) * 2011-02-07 2012-08-08 美格纳半导体有限公司 Source driver, controller, and method for driving source driver
US9135870B2 (en) 2011-02-07 2015-09-15 Magnachip Semiconductor Ltd. Source driver, controller, and method for driving source driver

Also Published As

Publication number Publication date
KR100396427B1 (en) 2003-09-02

Similar Documents

Publication Publication Date Title
US7800573B2 (en) Display panel driving circuit capable of minimizing circuit area by changing internal memory scheme in display panel and method using the same
US7808493B2 (en) Displaying apparatus using data line driving circuit and data line driving method
JP2981883B2 (en) Driving device for liquid crystal display
KR100598739B1 (en) Liquid crystal display device
US6801178B2 (en) Liquid crystal driving device for controlling a liquid crystal panel and liquid crystal display apparatus
KR100229380B1 (en) Driving circuit of liquid crystal display panel using digital method
US5617111A (en) Circuit for driving liquid crystal device
JP4779853B2 (en) Digital-analog converter and video display device
US7180438B2 (en) Source driving device and timing control method thereof
US4772881A (en) Pixel mapping apparatus for color graphics display
KR950007126B1 (en) Operating apparatus for lcd display unit
US7961167B2 (en) Display device having first and second vertical drive circuits
KR100428651B1 (en) Driving method and Source Driver in LCD
KR19990083056A (en) A control circuitry for reducing power and electromagnetic interference in conveying video data
JP2004272184A (en) Method of driving data through data driving circuit and data driving circuit
KR20020019425A (en) Multi-format active matrix displays
WO2008042545A2 (en) Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays
CN1323379C (en) Data driving circuit and its method of driving data
US20040056852A1 (en) Source driver for driver-on-panel systems
US20060050837A1 (en) Source driver with multi-channel shift register
US20060114210A1 (en) Power saving flat type display and method thereof
US5784041A (en) Driving circuit for display device
US7245283B2 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
KR100396427B1 (en) Lcd source driver with reducing the number of vref bus line
Cairns et al. 9.2: Multi‐Format Digital Display with Content Driven Display Format

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070820

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee