KR20030013036A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20030013036A
KR20030013036A KR1020010047319A KR20010047319A KR20030013036A KR 20030013036 A KR20030013036 A KR 20030013036A KR 1020010047319 A KR1020010047319 A KR 1020010047319A KR 20010047319 A KR20010047319 A KR 20010047319A KR 20030013036 A KR20030013036 A KR 20030013036A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
address
display
substrate
Prior art date
Application number
KR1020010047319A
Other languages
English (en)
Other versions
KR100416146B1 (ko
Inventor
강태경
정필호
권혜경
홍대영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2001-0047319A priority Critical patent/KR100416146B1/ko
Publication of KR20030013036A publication Critical patent/KR20030013036A/ko
Application granted granted Critical
Publication of KR100416146B1 publication Critical patent/KR100416146B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/26—Address electrodes
    • H01J2211/265—Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

격벽에 의해 방전 공간이 구획되며, 각 셀에 대응하여 하나의 어드레스 전극과 한쌍의 투명 전극, 즉 표시 전극과 주사 전극이 구비되는 3전극 면방전 구조의 플라즈마 디스플레이 패널에서, 상기 표시 전극과 대향하는 부분의 어드레스 전극에는 표시 전극에 전하가 축적되는 것을 방지하기 위한 적어도 하나 이상의 비도전부를 형성한다. 상기 비도전부는 도전 물질의 부착이 제외된 곳으로 이루어져 상기 어드레스 전극은 표시 전극과 대향하는 부분으로 감소된 면적을 갖는다. 따라서 어드레스 전극과 주사 전극 사이에 어드레스 전압을 인가하는 어드레스 구간에서, 표시 전극 측에 벽전하가 생성되지 않도록 하여 상기 벽전하에 의한 표시 셀의 오방전을 방지한다.

Description

플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 어드레스 구간에서 표시 전극 측에 쌓이는 벽전하를 감소시켜 상기 벽전하에 의한 표시 셀의 오방전을 방지할 수 있는 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(PDP; Plasma Display Panel, 이하 편의상 'PDP'라 칭한다)은 기체 방전으로 생성된 진공 자외선을 형광체 발광에 이용하여 소정의 영상을 구현하는 표시장치로서, 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광받고 있다.
도 5는 종래 기술한 의한 3전극 면방전 방식 PDP의 분해 사시도이고, 도 6은 결합 상태의 PDP를 도 5의 x축 방향으로 절개하여 나타난 부분 단면도이다.
도시한 바와 같이 PDP의 하부 기판(1)에는 도면의 x축 방향을 따라 다수의 어드레스 전극(3)이 스트라이프 패턴으로 정렬되고, 어드레스 전극(3)들을 덮으면서 하부 기판(1) 전면에 유전층(5)이 형성되며, 다수의 격벽(7)이 각 어드레스 전극(3) 사이에서 어드레스 전극(3)과 평행한 스트라이프 패턴으로 형성된다. 그리고 서로 인접하는 2개의 격벽(7) 사이 공간에 R, G, B 형광층(9)이 선택적으로 도포된다.
상부 기판(11)의 내면에는 도면의 y축 방향을 따라 다수의 표시 전극(13)과 주사 전극(15)이 스트라이프 패턴으로 정렬되며, 표시 전극(13)들과 주사 전극(15)들을 덮으면서 상부 기판(11) 전면에 투명 유전층(17)과 MgO 보호층(19)이 위치한다. 여기서, 표시 전극(13)과 주사 전극(15)은 형광층(9)의 발광을 투과시키기 위하여 투명한 ITO(Indium Tin Oxide) 전극으로 이루어지는데, 상기 ITO 전극은 도전성이 우수하지 못한 관계로, 각각의 표시 전극(13)과 주사 전극(15)에는 금속 재질의 버스 전극(21)이 제공되어 표시 전극(13)과 주사 전극(15)의 도전성을 보완한다.
상기한 구성의 상, 하부 기판(1, 11)은 조립 후 상기 격벽(7)에 의해 구획된 공간으로 방전 가스가 충전되며, 방전 공간을 사이로 마주하는 어느 하나의 어드레스 전극(3)과, 이 어드레스 전극(3)에 수직으로 교차하는 한쌍의 표시 전극(13)과 주사 전극(15)이 하나의 셀을 구성한다. 임의의 셀이 선택되어 기체 방전이 이루어지는 과정을 간략하게 설명하면 다음과 같다.
먼저, 어드레스 전극(3)과 주사 전극(15) 사이에 어드레스 전압(Va)을 인가하면, 방전 공간에 플라즈마가 형성되면서 플라즈마 안의 전자와 이온이 자신과 반대 극성을 갖는 전극 측의 유전층으로 이동하여 이 유전층에 쌓이면서 어드레스 방전이 종료된다. 이 때, 상부 기판(11)의 투명 유전층(17)에 쌓이는 전하들을 벽전하라 하며, 이들 벽전하에 의한 공간 전압을 벽전압(Vw)이라 한다.
다음으로, 표시 전극(13)과 주사 전극(15) 사이에 방전 유지전압(Vs)을 인가하여 어드레스 방전에 의한 벽전압(Vw)과 상기 방전 유지전압(Vs)을 더한 값이 셀 방전에 필요한 방전 개시전압(Vf)을 초과하면, 플라즈마 방전에 의해 진공 자외선이 방출되어 형광층(9)을 여기시킨 후, 유지 방전이 종료된다.
이와 같이 PDP는 어드레스 구간에서 상부 기판(11)의 투명 유전층(17)으로 벽전하가 생성된 셀에 한하여 선택적인 방전이 이루어진다. 이 때, 어드레스 구간에서는 플라즈마 방전으로 생성된 전하들이 어드레스 전극(3) 측의 유전층(5)과, 주사 전극(15) 측의 투명 유전층(17) 위에만 쌓이는 것이 바람직하나, 어드레스 전극(3)의 (+)극성에 따라 하부 기판(1)의 유전층(5)에 부착된 (-)전하들이 방전 공간을 자유 이동하여 실질적으로 표시 전극(13) 측의 투명 유전층(17) 표면에 미약하게 쌓이게 된다.
상기한 과정에서 표시 전극(13) 측의 투명 유전층(17)에 쌓이는 벽전하는 (-)극성으로, 주사 전극(15) 측의 투명 유전층(17)에 쌓이는 (+)극성의 벽전하와는 반대 극성을 가짐에 따라, 표시 전극(13)과 주사 전극(15)을 덮는 투명 유전층(17)의 벽전압이 상승하게 된다. 이러한 결과로 어드레스 구간 이후, 유지 구간에서 표시 전극(13)과 주사 전극(15) 사이에 방전 유지전압(Vs)을 인가하면, 상승된 벽전압에 의해 충분한 방전 조건이 이루어지기 전에 방전이 일어나 표시 셀이 오방전하는 문제를 유발시킨다.
따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 어드레스 구간에서 표시 전극 측에 쌓이는 벽전하를 감소시켜 상기 벽전하에 의한 표시 셀의 오방전을 방지하고, 구동 조건을 안정화할 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.
도 1은 본 발명에 의한 플라즈마 디스플레이 패널의 분해 사시도.
도 2는 도 1에 도시한 어드레스 전극과, 표시 전극 및 주사 전극의 주요 부분 확대도.
도 3은 도 2의 A-A선 단면도.
도 4는 본 발명의 다른 실시예에 의한 플라즈마 디스플레이 패널에서 어드레스 전극과, 표시 전극 및 주사 전극의 주요 부분 확대도.
도 5는 종래 기술에 의한 플라즈마 디스플레이 패널의 분해 사시도.
도 6은 종래 기술에 의한 플라즈마 디스플레이 패널의 부분 단면도.
상기의 목적을 달성하기 위하여 본 발명은,
제 1 및 제 2기판과, 상기 제 1기판에 스트라이프 패턴으로 형성되는 다수의 어드레스 전극과, 상기 어드레스 전극들을 덮으면서 제 1기판 전면에 형성되는 유전층과, 상기 유전층 위에 소정의 높이로 제공되며, 각 어드레스 전극에 대응하여 라인 형태의 방전 공간을 구획하는 다수의 격벽과, 상기 격벽에 의해 구획된 방전 공간에 도포되는 R, G, B 형광층과, 상기 제 1기판에 대향하는 제 2기판의 일면에 상기 어드레스 전극과 수직한 스트라이프 패턴으로 형성되는 다수의 표시 전극 및 주사 전극과, 상기 표시 전극들과 주사 전극들을 덮으면서 제 2기판 전면에 형성되는 투명 유전층 및 보호층을 포함하며, 상기 표시 전극과 대향하는 부분의 어드레스 전극에는 상기 표시 전극에 벽전하가 축적되는 것을 방지하기 위한 적어도 하나 이상의 비도전부가 제공되는 플라즈마 디스플레이 패널을 제공한다.
바람직하게, 상기 비도전부는 도전 물질의 부착이 제외된 곳으로 이루어져 상기 어드레스 전극은 표시 전극과 대향하는 부분으로 감소된 면적을 갖는다.
바람직하게, 상기 비도전부는 어드레스 전극에 완전히 둘러싸이도록 어드레스 전극 내부에 형성될 수 있으며, 선택적으로 상기 비도전부는 소정의 간격을 두고 어드레스 전극의 양측 가장자리에 각각 형성될 수 있다.
이로서 본 발명은 어드레스 구간에 있어서, 상기 비도전부에 대응하는 유전층 표면으로 전하가 쌓이지 않게 하여 상기 표시 전극 측으로 벽전하가 생성되는 것을 억제하며, 이러한 결과로 상기 벽전하에 의한 표시 셀의 오방전을 방지하면서 플라즈마 디스플레이 패널의 구동 조건을 안정화시키는 장점을 갖는다.
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 제 1실시예에 따른 플라즈마 디스플레이 패널의 분해 사시도로서, 본 실시예에 의한 플라즈마 디스플레이 패널(이하, 편의상 'PDP'라 칭한다)은 3전극 면방전 방식으로, 스트라이프 패턴의 격벽(2)에 의해 방전 공간이 구획되며, 각 셀에 대응하여 하나의 어드레스 전극(4)과 한쌍의 투명 전극, 즉 표시 전극(6)과 주사 전극(8)이 구비되어 이 셀의 발광을 독립적으로 제어한다.
보다 구체적으로, 도시한 PDP의 제 1기판(이하, 편의상 '하부 기판'(10)이라칭한다)에는 다수의 어드레스 전극(4)이 도면의 x축 방향을 따라 스트라이프 패턴으로 형성되고, 어드레스 전극(4)들을 덮으면서 하부 기판(10) 전면으로 유전층(12)이 형성된다. 그리고 상기 유전층(12) 위에 각 어드레스 전극(4) 사이로 다수의 격벽(2)이 소정의 높이로 제공되어 각 어드레스 전극(4)에 대응하는 라인 형태의 방전 공간을 구획시키며, 상기 격벽(2)에 의해 구획된 방전 공간으로 R, G, B 형광층(14)이 선택적으로 도포된다.
상기 하부 기판(10)에 대향하는 제 2기판(이하, 편의상 '상부 기판'(16)이라 칭한다)의 일면에는 도면의 y축 방향을 따라 다수의 표시 전극(6)과 주사 전극(8)이 스트라이프 패턴으로 형성되어 하부 기판(10)의 어드레스 전극(4)과 수직으로 교차하며, 각각의 표시 전극(6)과 주사 전극(8)에는 버스 전극(18)이 제공되어 이들 표시 전극(6)과 주사 전극(8)의 도전성을 보완한다. 그리고 표시 전극(6)들과 주사 전극(8)들을 덮으면서 상부 기판(16) 전면으로 투명 유전층(20)과 MgO 보호층(22)이 위치한다.
여기서, 본 실시예가 제공하는 PDP는 어드레스 구간에서 상기 표시 전극(6) 측에 벽전하가 생성되는 것을 방지하기 위하여, 표시 전극(6)과 대향하는 부분의 어드레스 전극(4)에 적어도 하나 이상의 비도전부(4a)를 형성하여 표시 전극(6)과 대향하는 부분의 어드레스 전극(4) 면적을 감소시킨다.
도 2는 도 1에 도시한 어드레스 전극과 표시 전극 및 주사 전극의 주요 부분 확대도이고, 도 3은 도 2의 A-A선 단면도이다.
도시한 바와 같이 상기 어드레스 전극(4)은 표시 전극(6)과 대향하는 부분에어드레스 전극 물질이 부착되지 않는 비도전부(4a)를 포함하는데, 본 실시예에서 상기 비도전부(4a)는 표시 전극(6)에 대응하여 하나씩 구비되며, 각각의 비도전부(4a)는 어드레스 전극(4)에 완전히 둘러싸이도록 어드레스 전극(4) 내부에 형성된다.
이 때, 상기 비도전부(4a)의 크기는 어드레스 전극(4)의 구동 특성에 영향을 미치지 않는 범위로 설정되며, 비도전부(4a)의 형상은 도시한 사각 형상에 한정되지 않는다. 통상적으로 어드레스 전극(4)의 폭은 80∼250 ㎛ 정도로 이루어지며, 일례로 상기 어드레스 전극(4)이 100 ㎛의 폭으로 패터닝되는 경우, 상기 비도전부(4a)의 x축 방향 너비는 70∼80 ㎛, y축 방향의 너비는 20 ㎛ 정도가 바람직하다.
그리고 공지의 프린트 방법으로 어드레스 전극(4)을 제작하는 경우, 스크린 매쉬(도시하지 않음)에 상기 비도전부(4a) 형상에 대응하는 패턴을 제작하면, 프린트 과정에서 상기 비도전부(4a)가 제외된 어드레스 전극(4)을 용이하게 형성할 수 있다.
이와 같이 어드레스 전극(4)은 상기 비도전부(4a)에 의해 표시 전극(6)에 대향하여 감소된 면적을 가지며, 도 3을 참고하여 본 실시예에 따른 구성에서 특정의 표시 셀을 선택 방전하는 과정을 살펴보면 다음과 같다.
먼저, 어드레스 전극(4)과 주사 전극(8) 사이에 어드레스 전압(Va)을 인가하면, 방전 공간에 플라즈마가 형성되면서 플라즈마 안의 전자와 이온이 자신과 반대 극성을 갖는 전극 측으로 이동하여, 어드레스 전극(4)을 덮는 유전층(12) 표면으로는 (-)극성의 전하가 쌓이고, 주사 전극(8)을 덮는 투명 유전층(20)으로는 (+)극성의 전하가 쌓이게 된다.
이 때, 상기 어드레스 전극(4)은 표시 전극(6)과 대향하는 부분으로 감소된 면적을 가짐에 따라, 어드레스 구간에서 발생된 전하들은 투명 유전층(20)의 주사 전극(8) 부분과, 어드레스 전극(4)을 덮는 유전층(12) 가운데 상기 주사 전극(8)과 대향하는 부분에 집중적으로 축적되며, 실질적으로 상기 비도전부(4a) 위의 유전층(12) 표면으로는 전하가 쌓이지 않게 된다.
이와 같이 상기 비도전부(4a)는 표시 전극(6)에 대향하는 유전층(12) 표면으로 전하가 쌓이지 않게 함은 물론, 상기 유전층(12)에 쌓인 전하들이 표시 전극(6) 방향으로 이동하는 것을 억제하여, 표시 전극(6) 측의 투명 유전층(20)에 벽전하가 생성되는 것을 효과적으로 차단한다.
이로서 유지 구간에서 주사 전극(8)과 표시 전극(6) 사이에 방전 유지전압(Vs)을 인가하여 표시 셀을 선택 방전하는 과정에 있어서, 전술한 바와 같이 표시 전극(6) 측으로 벽전하가 쌓이지 않게 되면, 설계시 예상 벽전압과 실제 어드레스 전압 인가에 따른 벽전압 사이의 오차를 최소화할 수 있다.
따라서 상기 구조의 PDP는 오방전의 가능성을 최소화하면서 유지 구간에서 지정된 표시 셀 만을 정확하게 발광시킬 수 있다.
도 4는 본 발명의 제 2실시예에 따른 PDP 가운데 어드레스 전극과 표시 전극 및 주사 전극의 주요 부분 확대도로서, 본 실시예에서 어드레스 전극(4)에 제공되는 비도전부(4b)는 표시 전극(6)에 대응하여 한쌍으로 구비되며, 한쌍의비도전부(4b)는 소정의 간격을 두고 어드레스 전극(4)의 양측 가장자리에 각각 형성되어 표시 전극(6)에 대향하는 어드레스 전극(4)의 선폭을 감소시킨다.
여기서, 상기 비도전부(4b) 사이의 간격, 즉 표시 전극(6)에 대향하는 어드레스 전극(4)의 선폭은 어드레스 전극(4)의 구동 특성에 영향을 미치지 않는 범위로 설정되며, 상기 비도전부(4b)의 형상 또한 도시한 사각 형상에 한정되지 않는다.
일례로, 상기 어드레스 전극(4)이 100 ㎛의 폭으로 패터닝되는 경우, 상기 비도전부(4b)의 x축 방향 너비는 70∼80 ㎛ 정도가 바람직하며, 한쌍의 비도전부(4b)를 사이에 둔 어드레스 전극(4)의 폭은 20 ㎛ 정도가 바람직하다.
이와 같이 어드레스 전극(4)에 제공된 비도전부(4b)는 표시 전극(6)에 대향하는 어드레스 전극(4)의 면적을 감소시켜 표시 전극(6) 측으로 벽전하가 쌓이는 것을 억제하며, 상기 구조에 따른 작용은 앞선 실시예와 동일하게 이루어진다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이와 같이 본 발명은 어드레스 전극에 다수의 비도전부를 형성함에 따라, 어드레스 구간에서 표시 전극 측으로 벽전하가 생성되는 것을 억제하여 상기 벽전하에 의한 표시 셀의 오방전을 방지할 수 있다. 이로서 본 발명은 유지 구간에서 지정된 표시 셀 만을 정확하게 선택 방전시켜 제품의 신뢰성을 향상시키며, 구동 조건을 안정화하여 패널 설계에 보다 유리한 장점을 갖는다.

Claims (4)

  1. 제 1 및 제 2기판과;
    상기 제 1기판에 스트라이프 패턴으로 형성되는 다수의 어드레스 전극과;
    상기 어드레스 전극들을 덮으면서 제 1기판 전면에 형성되는 유전층과;
    상기 유전층 위에 소정의 높이로 제공되며, 각 어드레스 전극에 대응하여 라인 형태의 방전 공간을 구획하는 다수의 격벽과;
    상기 격벽에 의해 구획된 방전 공간에 도포되는 R, G, B 형광층과;
    상기 제 1기판에 대향하는 제 2기판의 일면에 상기 어드레스 전극과 수직한 스트라이프 패턴으로 형성되는 다수의 표시 전극 및 주사 전극과;
    상기 표시 전극들과 주사 전극들을 덮으면서 제 2기판 전면에 형성되는 투명 유전층 및 보호층을 포함하며,
    상기 표시 전극과 대향하는 부분의 어드레스 전극에는 상기 표시 전극에 벽전하가 축적되는 것을 방지하기 위한 적어도 하나 이상의 비도전부가 제공되는 플라즈마 디스플레이 패널.
  2. 제 1항에 있어서,
    상기 비도전부는 도전 물질의 부착이 제외된 곳으로 이루어져 상기 어드레스 전극이 표시 전극과 대향하는 부분으로 감소된 면적을 갖는 플라즈마 디스플레이 패널.
  3. 제 1항에 있어서,
    상기 비도전부는 어드레스 전극에 완전히 둘러싸이도록 어드레스 전극 내부에 형성되는 플라즈마 디스플레이 패널.
  4. 제 1항에 있어서,
    상기 비도전부는 소정의 간격을 두고 어드레스 전극의 양측 가장자리에 각각 형성되는 플라즈마 디스플레이 패널.
KR10-2001-0047319A 2001-08-06 2001-08-06 플라즈마 디스플레이 패널 KR100416146B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0047319A KR100416146B1 (ko) 2001-08-06 2001-08-06 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0047319A KR100416146B1 (ko) 2001-08-06 2001-08-06 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20030013036A true KR20030013036A (ko) 2003-02-14
KR100416146B1 KR100416146B1 (ko) 2004-01-24

Family

ID=27718109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0047319A KR100416146B1 (ko) 2001-08-06 2001-08-06 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100416146B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375466B2 (en) 2003-09-02 2008-05-20 Samsung Sdi Co., Ltd. Address electrode design in a plasma display panel
US7394197B2 (en) 2004-10-19 2008-07-01 Samsung Sdi Co., Ltd. Plasma display panel
US7638944B2 (en) 2004-10-19 2009-12-29 Samsung Sdi Co., Ltd. Address electrode structure for plasma display panel

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11555148B2 (en) * 2017-06-20 2023-01-17 Dyden Corporation Ultraviolet-emitting phosphor, light-emitting element, and light-emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556706A (en) * 1978-06-29 1980-01-18 Fujitsu Ltd Electrode pattern structure of plasma display panel
KR20000044618A (ko) * 1998-12-30 2000-07-15 김영환 플라즈마 디스플레이 패널
KR100323509B1 (ko) * 1999-03-31 2002-02-04 구자홍 플라즈마 디스플레이 패널 및 그의 제조방법
KR20010004234A (ko) * 1999-06-28 2001-01-15 김영환 플라즈마디스플레이패널 구조

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375466B2 (en) 2003-09-02 2008-05-20 Samsung Sdi Co., Ltd. Address electrode design in a plasma display panel
US7394197B2 (en) 2004-10-19 2008-07-01 Samsung Sdi Co., Ltd. Plasma display panel
US7638944B2 (en) 2004-10-19 2009-12-29 Samsung Sdi Co., Ltd. Address electrode structure for plasma display panel

Also Published As

Publication number Publication date
KR100416146B1 (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
KR20010098263A (ko) 격벽이 마련된 기판 및 이를 이용한 플라즈마 표시장치
KR100515362B1 (ko) 플라즈마 디스플레이 패널
KR100416146B1 (ko) 플라즈마 디스플레이 패널
KR100542231B1 (ko) 플라즈마 디스플레이 패널
KR20020026040A (ko) 기판 및 이 기판을 이용한 플라즈마 표시장치
KR20100027942A (ko) 플라즈마 디스플레이 패널
KR20050114056A (ko) 플라즈마 디스플레이 패널
US7638944B2 (en) Address electrode structure for plasma display panel
KR100322083B1 (ko) 플라즈마 디스플레이 패널
KR100550990B1 (ko) 플라즈마 디스플레이 패널
KR100529087B1 (ko) 플라즈마 디스플레이 패널
KR100554416B1 (ko) 플라즈마 표시장치
KR100599592B1 (ko) 플라즈마 디스플레이 패널
KR100502915B1 (ko) 플라즈마 디스플레이 패널
KR100533419B1 (ko) 플라즈마 디스플레이 패널의 격벽구조
KR100726658B1 (ko) 플라즈마 디스플레이 패널
KR100637524B1 (ko) 플라즈마 표시장치
KR20050097251A (ko) 플라즈마 디스플레이 패널
KR100670335B1 (ko) 플라즈마 디스플레이 패널
KR100509595B1 (ko) 플라즈마 표시장치
KR100599680B1 (ko) 플라즈마 디스플레이 패널
KR100733300B1 (ko) 플라즈마 디스플레이 장치
KR100795676B1 (ko) 플라즈마 표시 패널 및 그 제조방법
KR20060068260A (ko) 플라즈마 디스플레이 패널
KR20050113828A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee