KR100529087B1 - 플라즈마 디스플레이 패널 - Google Patents

Abstract

제1 기판 및 제2 기판과, 상기 제 1 기판에 형성되는 다수의 어드레스 전극과, 상기 어드레스 전극들을 덮으면서 제1 기판에 형성되는 유전층과, 상기 유전층 위에 형성되어 방전 공간을 구획하는 격벽과, 상기 방전 공간 내에 형성되는 형광층과, 상기 제1 기판에 대향하는 제2 기판의 일면에 상기 어드레스 전극과 직교하는 상태로 배치되는 다수의 방전 유지 전극 및 상기 방전 유지 전극을 덮으면서 제2 기판 전면에 형성되는 유전층을 포함한다. 여기서 상기 어드레스 전극은 임의의 저항치를 가지고 형성되는 제1 전극부 및 상기 제1 전극부의 저항치보다 작은 저항치를 가지고, 방전 유지 전극에 대응하여 상기 제1 전극부에 연결 설치되는 제2 전극부를 포함하여 형성된다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널의 어드레스 전극 구조에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel; PDP, 이하 편의상 'PDP'라 칭한다)은 기체 방전으로 생성된 진공 자외선을 형광체 발광에 이용하여 소정의 영상을 구현하는 표시장치로서, 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광받고 있다.

도 7은 일반적인 3전극 면방전 방식 PDP를 도시한 부분 분해 사시도이다.

도시한 바와 같이 PDP의 하부 기판(1)에는 도면의 x축 방향을 따라 다수의 어드레스 전극(3)이 스트라이프 패턴으로 정렬되고, 이 어드레스 전극들(3)을 덮으면서 하부 기판(1)의 전면에는 유전층(5)이 형성되며, 이 유전층(5) 위로는 다수의 격벽(7)이 각 어드레스 전극(3) 사이의 위치에 이 어드레스 전극(3)과 평행한 스트라이프 패턴을 이루면서 형성된다. 그리고 이들 격벽(7) 내로 이 격벽(7)의 측벽 및 상기 유전층(5)의 상면에는 R, G, B 형광체가 도포되어 형성된 형광층(9)이 형성된다.

상기 하부 기판(1)을 향하는 상부 기판(11)의 일면에는 도면의 y축 방향을 따라 다수의 방전 유지 전극 즉, 표시 전극(13)과 주사 전극(15)이 스트라이프 패턴으로 정렬되어 형성되어 있으며, 상기 표시 전극들(13)과 주사 전극들(15)을 덮으면서 상부 기판(11)의 전면에는 유전층(17)과 MgO 등으로 구성된 보호층(19)이 적층 형성된다.

여기서, 상기 표시 전극(13)과 주사 전극(15)은 통상적으로 상기 형광층(9)으로부터 발광된 빛을 투과시키기 위하여 인듐 틴 옥사이드(Indium Tin Oxide; ITO)와 같은 투명한 특성을 지닌 재질로 이루어지는데, 이 인듐 틴 옥사이드는 도전성이 우수하지 못한 관계로 각각의 표시 전극(13)과 주사 전극(15)에는 금속 재질의 버스 전극(21)이 제공되어 표시 전극(13)과 주사 전극(15)의 도전성을 보완한다.

상기한 구성이 제공된 상, 하부 기판(1, 11)은 서로 연결되어 조립 후 상기 격벽(7)에 의해 구획된 공간으로 방전 가스를 충전하게 되며, 방전 공간을 사이에 두고 마주하는 어느 하나의 어드레스 전극(3)과, 이 어드레스 전극(3)에 수직으로 교차하는 한 쌍의 표시 전극(13)과 주사 전극(15)이 상기 PDP의 하나의 셀에 대응하여 배치된다. 다음으로는 상기 PDP에 있어, 임의의 셀이 선택되어 기체 방전이 이루어지는 과정을 간략하게 설명하도록 한다.

먼저, 어드레스 전극(3)과 주사 전극(15) 사이에 어드레스 전압(Va)이 인가되면, 방전 공간에 플라즈마가 형성되면서 플라즈마 안의 전자와 이온이 자신과 반대 극성을 갖는 전극 측의 유전층으로 이동하여 이 유전층에 쌓이면서 어드레스 방전이 종료된다. 이 때, 상부 기판(11)의 유전층(17)에 쌓이는 전하들을 이른바 벽전하라 하며, 이들 벽전하에 의한 공간 전압을 벽전압(Vw)이라 한다.

다음으로 상기 표시 전극(13)과 주사 전극(15) 사이에 방전 유지전압(Vs)이 인가되어 어드레스 방전에 의한 벽전압(Vw)과 상기 방전 유지전압(Vs)을 더한 값이 셀 방전에 필요한 방전 개시전압(Vf)을 초과하면, 플라즈마 방전에 의해 진공 자외선이 방출되면서 상기 형광층(9)을 여기시킨 후, 유지 방전이 종료된다.

한편, PDP에 있어 상기 방전 개시전압은 상기 어드레스 전극(3)의 폭이 넓을수록 낮아지는 것으로 알려져 있다. 따라서, 종래의 PDP에서는 가급적 상기 어드레스 전극(3)의 폭을 넓혀서 상기 방전 개시전압을 낮추려고 하고 있으나, 이에는 한계가 뒤따라 상기 어드레스 전극(3)의 폭을 무작정 크게 할 수 없는 사정이 있다.

즉, 방전 개시전압을 고려하여 상기 어드레스 전극(3)의 폭을 크게 하는 경우, 해당 PDP의 조건에 따라 상기 어드레스 전극(3)의 폭이 일정치 이상으로 크게 되면, 이 어드레스 전극(3)에 대한 정전 용량 및 소비 전력이 증대되어 해당 PDP의 효율이 떨어지게 된다. 여기서 어드레스 전극의 정전 용량 및 소비 전력의 증대는, 어드레스 전극의 폭이 커지면 이들 어드레스 전극들 간의 거리가 좁아지기 때문에 일어나게 되는 것이다.

따라서, PDP 업계에서는 어드레스 전극의 폭을 적정치로 유지하여 형성하거나 이의 형상을 개선하여 상기한 문제점을 해결하려는 노력을 다각도로 기울이고 있다.

본 발명 역시 상기와 같은 점을 감안한 것으로서, 본 발명의 목적은 어드레스 전극 구조를 개선하여 어드레스 방전 효율을 높일 수 있도록 하는 플라즈마 디스프레이 패널을 제공함에 있다.

이에 본 발명에 따른 플라즈마 디스플레이 패널은,

제1 기판 및 제2 기판과, 상기 제 1 기판에 형성되는 다수의 어드레스 전극과, 상기 어드레스 전극들을 덮으면서 제1 기판에 형성되는 유전층과, 상기 유전층 위에 형성되어 방전 공간을 구획하는 격벽과, 상기 방전 공간 내에 형성되는 형광층과, 상기 제1 기판에 대향하는 제2 기판의 일면에 상기 어드레스 전극과 직교하는 상태로 배치되는 다수의 방전 유지 전극 및 상기 방전 유지 전극을 덮으면서 제2 기판 전면에 형성되는 유전층을 포함한다.

여기서 상기 어드레스 전극은 임의의 저항치를 가지고 형성되는 제1 전극부 및 상기 제1 전극부의 저항치보다 작은 저항치를 가지고, 방전 유지 전극에 대응하여 상기 제1 전극부에 연결 설치되는 제2 전극부를 포함하여 형성된다.

상기 방전 유지 전극은 상기 플라즈마 디스플레이 패널의 하나의 방전 공간에 한 쌍으로 대응하여 배치되고, 상기 제2 전극부는 이 한 쌍의 방전 유지 전극 중 어느 하나의 방전 유지 전극에 대응하여 상기 제1 전극부에 연결 설치된다.

상기에서 제2 전극부가 대응하는 방전 유지 전극은 상기 플라즈마 디스플레이 패널의 주사 전극이다.

상기에서 제2 전극부는 실질적으로 상기 제1 전극부와 동일한 두께를 가지고 그 양측면을 상기 제1 전극부의 측면에 연결하여 형성될 수 있다. 더욱이, 상기 제2 전극부와 제1 전극부의 이음 부위 상측에는 상기 제2 전극부와 같은 재료로 형성되는 제3 전극부가 더욱 형성될 수 있다.

이 때, 이 제3 전극부는 상기 이음 부위 상측에만 형성될 수 있고, 이 이음 부위뿐만 아니라 상기 제2 전극부의 상측에도 배치되어 형성될 수 있다.

다른 한편으로, 상기 제2 전극부는 상기 제1 전극부의 상측면에 배치되어 형성될 수 있다.

또한, 본 발명에 따른 플라즈마 디스플레이 패널은,

제1 기판 및 제2 기판과, 상기 제 1 기판에 형성되는 다수의 어드레스 전극과, 상기 어드레스 전극들을 덮으면서 제1 기판에 형성되는 유전층과, 상기 유전층 위에 형성되어 방전 공간을 구획하는 격벽과, 상기 방전 공간 내에 형성되는 형광층과, 상기 제1 기판에 대향하는 제2 기판의 일면에 상기 어드레스 전극과 직교하는 상태로 배치되는 다수의 방전 유지 전극 및 상기 방전 유지 전극을 덮으면서 제2 기판 전면에 형성되는 유전층을 포함하고, 상기 어드레스 전극은 그 길이 방향을 따라 부분적으로 다른 저항값을 가지고 형성된다.

상기에서 다른 저항값을 갖는 어드레스 전극의 부위는, 이 어드레스 전극이 상기 방전 유지 전극과 직교 상태로 배치될 때, 상기 방전 유지 전극과 마주하는 부위이다.

이 때, 이 마주하는 부위의 저항값은 다른 어드레스 전극의 부위의 저항값보다 작으며, 상기 어드레스 전극이 마주하는 상기 방전 유지 전극은 상기 플라즈마 디스플레이 패널의 주사 전극이다.

이하, 첨부한 도면을 참고하여 본 발명을 명확히 하기 위한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.

본 실시예의 플라즈마 디스플레이 패널(이하, 편의상 'PDP'라 칭한다)은 3전극 면방전 방식의 PDP로서, 스트라이프 패턴의 격벽(20)에 의해 방전 공간이 구획되며, 각 셀에 대응하여 하나의 어드레스 전극(22)과 한 쌍의 방전 유지 전극(24), 즉 표시 전극(24a)과 주사 전극(24b)이 배치되는 구조를 가지면서 해당 셀의 발광을 독립적으로 제어할 수 있도록 구성된다.

보다 구체적으로 상기 PDP를 설명하면, 제1 기판(이하, 편의상 '하부 기판'이라 칭한다)(26)에는 다수의 어드레스 전극(22)이 상기 제1 기판(26)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 이 어드레스 전극들(22)을 덮으면서 하부 기판(26)의 전면으로는 유전층(28)이 형성된다. 그리고 상기 유전층(28) 위로 각 어드레스 전극(22) 사이에는 다수의 격벽(20)이 소정의 높이를 가지고 제공되어 각 어드레스 전극(22)에 대응하는 라인 형태의 방전 공간을 구획시키며, 상기 격벽(20)에 의해 구획된 방전 공간 내에는 R, G, B 형광체로 구성된 형광층(30)이 형성된다. 이 때, 이 형광층(30)은 상기 격벽(20)의 양 내측면 및 상기 유전층(28)의 상면에 형성될 수 있다.

상기 하부 기판(26)에 대향하는 제2 기판(이하, 편의상 '상부 기판'이라 칭한다)(32)의 일면에는 상기 어드레스 전극(22)의 배치 방향에 직교하는 방향을 따라 상기한 표시 전극(24a)과 주사 전극(24b)이 스트라이프 패턴으로 형성되고, 이들 전극(24a,24b)에는 상기 방전 유지 전극(24)에 더욱 포함되는 버스 전극(24c,24d)이 각기 연결되어 있다. 이 버스 전극(24c,24d)은 ITO와 같은 투명 재질로 구비된 상기 표시 전극(24a)과 주사 전극(24b)에 연결되어 이 전극들(24a,24b)의 도전성을 보완하게 되는 바, 이는 통상 금속 재질로 구비되는 것이 일반적이다.

이러한 방전 유지 전극(24) 덮으면서 상기 상부 기판(32)의 전면으로는 유전층(34)과 MgO 등으로 구성된 보호층(36)이 위치한다.

이와 같은 PDP에 있어, 상기 어드레스 전극(22)은 그 길이 방향을 따라 가면서 부분적으로 저항값이 다른 부위를 가지고 형성된다. 즉, 상기 어드레스 전극(22)은 임의의 폭(w)을 가진 스트라이프 패턴으로 형성되는 바, 이에는 기본적으로 임의의 저항치를 가지고 상기 제1 기판(26)의 일 방향을 따라 길게 배치되는 제1 전극(또는 메인 전극)(22a)이 포함된다.

여기서 상기 제1 전극(22a)이 갖는 저항치는, 가령 상기 어드레스 전극(22)을 은(Ag) 페이스트(paste)로 형성하는 경우, 이 은 페이스트에 함유된 은 함량이나 이의 입자 크기 또는 이 페이스트에 포함되는 프리트(frit)의 양에 따라 결정될 수 있다.

여기에 상기 어드레스 전극(22)은 상기 방전 유지 전극(24)과 대응하는 부위 중, 상기 주사 전극(24b)과 마주하는 부위에 대응하여 상기 제1 전극(22a)보다 작은 저항치를 가지는 제2 전극(또는 서브 전극)(22b)을 배치하고 있다.

즉, 상기 제2 전극(22b)은 상기 제1 전극(22a)에 비해 작은 저항치를 가져 이 제1 전극(22a)보다는 상대적으로 높은 전도성을 지니게 되는 부위로서, 이는 가령 상기 제1 전극(22a)과 같은 은 페이스트로 형성될 경우, 이 은 페이스트에 포함된 은의 함량을 상기 제1 전극(22a)의 경우보다 증가시키거나, 은 파우더의 입자 크기를 줄이거나 프리트 양을 최소화함으로써 형성 가능하다.

그 형상에 있어서 상기 제2 전극(22b)은, 도 3에 도시한 바와 같이, 상기 제1 전극(22a)과 같은 층을 이루어 배치될 수 있다. 이 때, 이 제2 전극(22b)은 상기 제1 전극(22a)과 실질적으로 같은 두께를 지니면서 그 양측면을 상기 제1 전극(22a)의 측면에 각기 접촉시켜 구성된다.

이 때, 상기 제2 전극(22b)과 제1 전극(22a)과의 이음 부위 상측에는 도 4 및 도 5에 도시한 바와 같이, 제3 전극(22c)이 더욱 배치될 수 있다. 이 제3 전극(22c)은 도 4에 도시한 바와 같이 상기 이음 부위에만 배치될 수 있고, 도 5에 도시한 바와 같이 상기 제2 전극(22b)을 전체적으로 덮으면서 배치될 수도 있다. 이러한 제3 전극(22c)은 상기 제2 전극(22b)과 같은 재질로 형성될 수 있으며 이는 상기 하부 기판(26)에 대한 상기 제2 전극(22b)의 접착력 강화를 위해 형성되는 것이다.

도 6은 상기 제2 전극(22b)의 다른 형태를 보여 주는 도면으로서, 이 경우 상기 제2 전극(22b)은 상기 제1 전극(22a)이 기존의 어드레스 전극과 같이 스트라이프 형태로 형성된 상태에서 이 제1 전극(22a)의 상측면에 이층 구조로서 형성된 경우를 보여 주고 있다. 이 때, 상기 제2 전극(22b)은 상기 제1 전극(22a) 보다 넓은 폭을 가지면서 이 제1 전극(22a)을 덮으면서 형성될 수 있다. 물론, 이 경우에도 상기 제2 전극(22b)은 상기 주사 전극(24b)에 대응하는 부위에 배치된다.

이에 상기와 같이 구성되는 본 발명의 PDP는, 어드레스 전극(22)의 구성에 있어, 상기 방전 유지 전극(24) 중, 상기 어드레스 전극(22)이 PDP의 작용시, 어드레스 방전을 행하기 위하여 대응하는 주사 전극(24b)과 마주하는 부위에 전제 전극 부위에 비해 상대적으로 저저항을 갖는 제2 전극(22b)을 형성해 놓음으로써, 어드레스 방전을 보다 효율적으로 이룰 수 있게 된다.

즉, 상기 PDP는 상기한 어드레스 전극(22) 구조로 인해, 종래와 같이 어드레스 전극의 폭을 넓히지 않고도, 어드레싱 특성의 향상으로 방전 개시 전압을 낮출 수 있게 된다. 오히려 본 발명의 PDP는 어드레스 전극의 폭을 전체적으로 좁게(100㎛ 이하) 하면서도 상기한 제2 전극(22b)의 작용으로 인해 어드레싱 특성은 양호하게 유지할 수 있게 된다. 특히, 상기 제2 전극(22b)이 상기 제1 전극(22a)을 덮으면서 형성되는 경우(도 4,5,6)에는, 이 제2 전극(22b)이 상기 주사 전극(24b)과 교차되는 부위의 면적을 종래보다 늘일 수 있기 때문에 이로부터 어드레싱 특성을 보다 향상시킬 수 있는 것이 기대된다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명은 어드레스 전극에 방전 유지 전극의 주사 전극에 대응하는 저저항 부위가 구비되도록 함으로써, 어드레스 방전 특성 향상을 도모하고 이로부터 어드레스 소비 전력이 증대되는 것을 방지함으로써 어드레스 효율을 증진시킬 수 있는 효과를 가질 수 있다.

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이다.

도 2는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 어드레스 전극과 방전 유지 전극간의 배치 관계를 설명하기 위해 도시한 부분 평면도이다.

도 3 내지 도 6은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 어드레스 전극을 도시한 단면도들이다.

도 7은 일반적인 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이다.

Claims (12)

1. 제1 기판 및 제2 기판과;

   상기 제 1 기판에 형성되는 다수의 어드레스 전극과;

   상기 어드레스 전극들을 덮으면서 제1 기판에 형성되는 유전층과;

   상기 유전층 위에 형성되어 방전 공간을 구획하는 격벽과;

   상기 방전 공간 내에 형성되는 형광층과;

   상기 제1 기판에 대향하는 제2 기판의 일면에 상기 어드레스 전극과 직교하는 상태로 배치되는 다수의 방전 유지 전극; 및

   상기 방전 유지 전극을 덮으면서 제2 기판 전면에 형성되는 유전층

   을 포함하고,

   상기 어드레스 전극이 임의의 저항치를 가지고 형성되는 제1 전극부; 및

   상기 제1 전극부의 저항치보다 작은 저항치를 가지고, 방전 유지 전극에 대응하여 상기 제1 전극부에 연결 설치되는 제2 전극부

   를 포함하는 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 방전 유지 전극이 상기 플라즈마 디스플레이 패널의 하나의 방전 공간에 한 쌍으로 대응하여 배치되고, 상기 제2 전극부가 이 한 쌍의 방전 유지 전극 중 어느 하나의 방전 유지 전극에 대응하여 상기 제1 전극부에 연결 설치되는 플라즈마 디스플레이 패널.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 제2 전극부가 대응하는 방전 유지 전극이 주사 전극인 플라즈마 디스플레이 패널.
4. 제 3 항에 있어서,

   상기 제2 전극부가 실질적으로 상기 제1 전극부와 동일한 두께를 가지고 그 양측면을 상기 제1 전극부의 측면에 연결하여 형성되는 플라즈마 디스플레이 패널.
5. 제 4 항에 있어서,

   상기 제2 전극부와 제1 전극부의 이음 부위 상측에 상기 제2 전극부와 같은 재료로 형성되는 제3 전극부가 더욱 형성되는 플라즈마 디스플레이 패널.
6. 제 5 항에 있어서,

   상기 제3 전극부가 상기 이음 부위 상측에만 형성되는 플라즈마 디스플레이 패널.
7. 제 5 항에 있어서,

   상기 제3 전극부가 상기 이음 부위뿐만 아니라 상기 제2 전극부의 상측에도 배치되어 형성되는 플라즈마 디스플레이 패널.
8. 제 3 항에 있어서,

   상기 제2 전극부가 상기 제1 전극부의 상측면에 배치되어 형성되는 플라즈마 디스플레이 패널.
9. 제1 기판 및 제2 기판과;

   상기 제 1 기판에 형성되는 다수의 어드레스 전극과;

   상기 어드레스 전극들을 덮으면서 제1 기판에 형성되는 유전층과;

   상기 유전층 위에 형성되어 방전 공간을 구획하는 격벽과;

   상기 방전 공간 내에 형성되는 형광층과;

   상기 제1 기판에 대향하는 제2 기판의 일면에 상기 어드레스 전극과 직교하는 상태로 배치되는 다수의 방전 유지 전극; 및

   상기 방전 유지 전극을 덮으면서 제2 기판 전면에 형성되는 유전층

   을 포함하고,

   상기 어드레스 전극이 그 길이 방향을 따라 부분적으로 다른 저항값을 가지고 형성되는 플라즈마 디스플레이 패널.
10. 제 9 항에 있어서,

    상기 다른 저항값을 갖는 어드레스 전극의 부위가, 이 어드레스 전극이 상기 방전 유지 전극과 직교 상태로 배치될 때, 마주하는 부위인 플라즈마 디스플레이 패널.
11. 제 10 항에 있어서,

    상기 마주하는 부위의 저항값이 다른 어드레스 전극의 부위의 저항값보다 작은 플라즈마 디스플레이 패널.
12. 제 10 항 또는 제 11 항에 있어서,

    상기 어드레스 전극이 마주하는 상기 방전 유지 전극이 주사 전극인 플라즈마 디스플레이 패널.