KR20030011242A - 일반적 통신 인터페이스를 구비한 집적회로 - Google Patents

일반적 통신 인터페이스를 구비한 집적회로 Download PDF

Info

Publication number
KR20030011242A
KR20030011242A KR1020020035540A KR20020035540A KR20030011242A KR 20030011242 A KR20030011242 A KR 20030011242A KR 1020020035540 A KR1020020035540 A KR 1020020035540A KR 20020035540 A KR20020035540 A KR 20020035540A KR 20030011242 A KR20030011242 A KR 20030011242A
Authority
KR
South Korea
Prior art keywords
cin
communication interface
communication
register
integrated circuit
Prior art date
Application number
KR1020020035540A
Other languages
English (en)
Other versions
KR100905818B1 (ko
Inventor
스테판 바스레르
Original Assignee
톰슨 라이센싱 소시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 소시에떼 아노님 filed Critical 톰슨 라이센싱 소시에떼 아노님
Publication of KR20030011242A publication Critical patent/KR20030011242A/ko
Application granted granted Critical
Publication of KR100905818B1 publication Critical patent/KR100905818B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

일반적 통신 인터페이스를 구비한 집적 회로
본 발명은 다양한 주변 디바이스와 통신하는데 필요한 마이크로 컨트롤러 및/또는 시스템 온 칩(system on chip)과 같은 통신 인터페이스를 구비하는 집적회로의 분야에 관한 것이다.
본 발명의 목적은, 특정 레지스터 인터페이스 및 특정 드라이버 소프트웨어가 각 통신 인터페이스를 위해 제공되어야만 하는 종래 기술의 단점(disadvantage)을 완화하는 개선된 집적 회로를 제공하는 것이다.
본 발명에 따라, 이것은 제 1 프로세싱(processing) 유닛, 및 적어도 제 1 및 제 2 통신 프로토콜에 따라 통신하기 위해서 제 1 프로세싱 유닛에 대한 적어도 제 1 및 제 2 통신 인터페이스(CI1, CI2, ... CIN)를 포함하는 집적 회로에 의해 성취되며, 통신 인터페이스(CI1, CI2, ... CIN)의 레지스터의 세트는 제 1 또는 제 2 통신 인터페이스(CI1, CI2, ... CIN)의 선택에 상관없이, 특정 레지스터 기능성이 접근가능 하도록 구성되는 것을 특징으로 한다.

Description

일반적 통신 인터페이스를 구비한 집적회로{AN INTEGRATED CIRCUIT HAVING A GENERIC COMMUNICATION INTERFACE}
본 발명은 다양한 주변 디바이스와 통신하는데 필요한 마이크로 컨트롤러 및/또는 시스템 온 칩(system on chip)과 같은 통신 인터페이스를 구비하는 집적회로의 분야에 관한 것이다.
다양한 집적 회로 시스템이, 하나보다 많은 수의 프로세싱(processing) 유닛을 포함하는 종래 기술로부터 공지된다. 통신 인터페이스가 통신 모듈 및 물리적연결에 의해 실현되는 한편, 정보는 전송 채널을 경유해 프로세싱 유닛사이에서 교환된다. 하나의 프로세싱 유닛이 다른 대등한 프로세싱 유닛 및/또는 통신 주변 장치와 정보를 교환해야만 하는 내장된 마이크로 컨트롤러 환경에서, 프로세싱 유닛은, 하드웨어 및 소프트웨어를 통해서 임의의 대등한 프로세싱 유닛 및/또는 통신 주변장치의 의해 사용되는 모든 통신 프로토콜을 지원할 필요가 있다.
통신 모듈 하드웨어는 전송 채널로부터의 물리적인 연결을 프로세싱 유닛으로/으로부터 구현한다. 모듈의 하드웨어 부분의 경계는 레지스터 인터페이스에 의해 형성된다.
통신 모듈 소프트웨어는 다수의 기능블록으로 분할된다. 프로세싱 유닛 주변 장치는 항상 통신을 허용하기 위해 초기화될 필요가 있다. 초기화는 통신 모듈 소프트웨어의 초기화 소프트웨어 부분에 의해 수행된다. 통신 모듈 하드웨어의 레지스터 인터페이스를 접근(access)하고 통신 인터페이스 및 프로세싱 유닛 내부 메모리사이에서 데이터를 교환하는 드라이버(driver) 소프트웨어는, 전체 통신 소프트웨어의 일부분이다. 초기화이후 데이터가 에러 없는(error free) 방식으로 통신되는 한편, 드라이버 소프트웨어는 활성상태이다. 응용 소프트웨어는 수신 후 프로세싱 유닛 내부 메모리에 있는 데이터 상에서 동작하고, 데이터를 전송을 위한 프로세싱 유닛 내부 메모리에 제공한다. 통신 모듈 소프트웨어의 에러 소프트웨어는, 데이터 전송에서의 에러의 발생시 그러한 조건을 응용 소프트웨어에 신호를 보내고(signal) 통신 소프트웨어가 에러에 영향을 받는 조건으로부터 복구되게 하면서 동작한다.
현재 이용 가능한 프로세싱 유닛{예컨대, 래거시(legacy) 마이크로컨트롤러 디바이스, 전용 통신 주변 장치 IC, ...}은 모든 점에서 통신 인터페이스에 특정된 각 통신 모듈 하드웨어에 대해 구현한다. 이러한 접근은 초기화시의 각 통신 채널, 드라이버 및 에러 레벨에 대한 특정 소프트웨어를 요구한다. 결과적으로, 프로그램 메모리 요구뿐만 아니라 통신 소프트웨어를 구현하고 테스트하기 위한 공학적(engineering) 노력이, 지원되는 통신 인터페이스의 수에 비례하는 방식으로 증가한다. 공학적 노력 및 프로그램 메모리 요구를 줄이고자 하는 목표는, 통신 모듈 인터페이스의 새로운 접근을 요구한다.
도 1은 종래 기술 시스템의 전형적 예를 도시한다. 시스템은 통신 인터페이스{I, II, ... N(CI1, CI2, ... CIN)}를 구비한다. 각 통신 인터페이스는 전용 통신 인터페이스(I, II, ... N) 특정 레지스터 인터페이스(SRI1, SRI2, ... SRIN)를 구비한다. 마찬가지로, 각 통신 인터페이스(I, II, ... N)는 통신 인터페이스(I, II, ... N) 특정 레지스터 인터페이스(SRI1, SRI2, ... SRIN)와 통신하는 전용 드라이버 소프트웨어{I, II, ...N(SDS1, SDS2, ... SDSN)}를 구비한다. 특정 통신 인터페이스(CI1, CI2, ... CIN)와 통신하기 위한 드라이버 소프트웨어(SDS1, SDS2, ... SDSN)는, 요구된 통신을 위한 통신 인터페이스 독립(independent) 호출(call) 루틴을 구비한 응용 소프트웨어(AS)에 의해 호출된다. 각 통신 인터페이스(CI1, CI2, ... CIN)를 위한 특정 레지스터 인터페이스(SRI1, SRI2, ... SRIN)의 실현 및 전용 드라이버 소프트웨어(SDS1, SDS2, ... SDSN)의 프로그래밍은 시간 및 비용의 양쪽 면에서 값비싸다.
그러므로, 본 발명의 목적은 종래 기술의 단점(disadvantage)을 완화하는 개선된 집적 회로를 제공하는 것이다.
본 발명은 통신 모듈 레지스터 인터페이스의 소프트웨어 우호적(friendly) 구성에 기초한다. 본 발명의 바람직한 실시예에 따라, 통신 인터페이스는 모든 통신 인터페이스에서 이용 가능한 것으로부터 통신 인터페이스 특정 레지스터 내용을 분리한다.
예컨대, 모든 통신 인터페이스에 공통인 레지스터 내용은, 데이터 레지스터뿐만 아니라 일반적인 상태 및 제어 레지스터 기능을 구현한다. 동일한 레지스터 기능성(functionality)이 레지스터내의 동일한 위치에서 접근가능하고 모든 레지스터가 동일한 순서로 위치되는 방식으로, 이러한 레지스터 내용을 배열하면, 동일한 소프트웨어 데이터 구조는 임의의 통신 인터페이스에 적용가능 하다.
본 발명은, 이러한 데이터 구조상에서 동작하는 드라이버 소프트웨어 블록내의 모든 소프트웨어가 그 위에서 동작하는 통신 인터페이스와 독립적으로 동일할 수 있다는 이점을 가진다. 추상(abstract) 식별자 및 데이터 구조 인덱스(index)를 각 통신 모듈과 연관시키는 단지 하나의 드라이버 소프트웨어가 구현될 필요가 있다.
본 발명의 특정한 이점은, 공학적 노력 및 또한 프로그램 메모리 요구를 줄이는 드라이버 소프트웨어가, 단지 한번만 구현된다는 것이다. 또한, 드라이버 소프트웨어가 단지 한번만 테스트될 필요가 있기 때문에, 테스트를 위한 노력 및 비용은 크게 감소한다.
본 발명의 다른 바람직한 실시예에 따라 통신 인터페이스 특정 레지스터 내용은 통신 특정 레지스터 초기화 및 에러 상태를 위한 기능을 실현한다. 단지 이러한 특정 기능은 몇몇 초기화 및 에러 처리 소프트웨어 기능을 위한 특정 소프트웨어를 요구할 것이다. 그러나, 그러한 특정 소프트웨어 기능은 다수의 소프트웨어 드라이버와 비교해서 크기에서 매우 제한된다.
본 발명에 따라, 제 1 프로세싱 유닛 및 복수의 외부 주변장치사이에서 복수의 통신 프로토콜에 따라 복수의 통신 인터페이스를 경유해 데이터를 통신하는 방법으로서, 각 통신 인터페이스의 레지스터의 세트가, 특정 레지스터 기능성이 제 1 및 제 2 통신 인터페이스의 선택과 독립적으로 접근 가능하도록 구성되며, 상기 방법은 각 통신 인터페이스를 추상 식별자 및 데이터 구조 인덱스와 연관시키는 단계, 데이터가 어떤 외부 주변 장치를 통해 교환되는가를 결정하는 단계, 각 통신 인터페이스를 식별하는 단계, 식별된 통신 인터페이스의 통신 인터페이스 특정 레지스터를 경유해 결정된 외부 주변 장치를 초기화하는 단계, 식별된 통신 인터페이스의 레지스터의 통신 인터페이스 독립 세트를 경유해서 결정된 외부 주변 장치와 데이터와 일반적 상태 및 제어 정보를 교환하는 단계 및 식별된 통신 인터페이스의 통신 인터페이스 특정 레지스터를 경유해서 결정된 외부 주변 장치의 에러 상태를 제어하는 단계를 포함한다.
본 발명은 이후 다음과 같은 도면을 참조하여 좀더 상세히 기술될 것이다.
도 1은 종래 기술의 집적회로 시스템의 개략도.
도 2는 본 발명에 따른 집적회로 시스템의 실시예의 개략도.
도 3은 본 발명의 예시적인 응용의 예시도.
<도면 주요 부분에 대한 부호의 설명>
AS : 응용 소프트웨어IDS : 드라이버 소프트웨어
IRI1, IRI2, ... IRIN : 독립 레지스터 인터페이스
CI1, CI2, ... CIN : 통신 인터페이스
도 2에 도시된 바와 같은 집적회로 시스템에서, 통신 인터페이스와 독립적인 단지 하나의 드라이버 소프트웨어(IDS)가 존재한다. 이것은 종래 기술에 대해 도 1에 도시된 바와 같이 각 통신 인터페이스(CI1, CI2, ... CIN)에 대해 특정한 다수의 드라이버 소프트웨어(SDS1, SDS2, ... SDSN)와 비교된다.
도 2에 도시된 바와 같이, 집적 회로 시스템의 응용 소프트웨어(AS)는 통신 인터페이스와 무관한 방식으로 드라이버 소프트웨어(IDS)와 통신한다.
드라이버 소프트웨어(IDS)는 이용 가능한 통신 인터페이스(CI1, CI2, ... CIN), 즉 통신 인터페이스(I, II, ... N)의 하나를 경유해서 외부 주변 장치와 통신한다. 각 통신 인터페이스(CI1, CI2, ... CIN)는 통신 인터페이스 독립 레지스터 인터페이스(IRI1, IRI2, ... IRIN)를 구비한다. 이러한 통신 인터페이스 독립 레지스터 인터페이스(IRI1, IRI2, ... IRIN)를 실현하기 위해, 해당 레지스터는 일반적 상태, 제어 레지스터 및/또는 데이터 레지스터 기능성 같은 모든 통신 인터페이스에 공통인 레지스터 기능성으로 그룹지어 진다. 레지스터의 그룹화(grouping)는 선택된 통신 인터페이스(CI1, CI2, ... CIN)와 상관없이, 해당 기능성에 대해 동일한 주소(address)를 사용하여 이루어질 수 있다. 추가적으로, 시스템은, 예컨대 초기화 및/또는 에러처리 소프트웨어 기능을 위한 통신 인터페이스 특정 레지스터를 포함할 수 있다.
동작 중에, 이용 가능한 통신 인터페이스(CI1, CI2, ... CIN)의 하나의 선택과 상관없이, 일반적인 방법으로 드라이버 소프트웨어(IDS)는 통신 인터페이스 독립 레지스터 인터페이스(IRI1, IRI2, ... IRIN)와 통신한다.
도 3의 예에서, 본 발명에 따른 집적 회로(1)의 실시예가 개략적으로 도시된다. 집적 회로(1)는 제 1 프로세싱 유닛(2) 및 제 2 프로세싱 유닛(3)을 포함하는 소위 시스템 온 칩이다. 제 1 프로세싱 유닛(2)및 제 2 프로세싱 유닛(3)은 칩내장 비-표준화 병렬 인터페이스{NSPI(non-standardised parallel interface on chip)}를 통해서 통신한다.
제 1 프로세싱 유닛(2)은, 예컨대 범용 비동기 송수신(UART) 프로토콜을 이용하여, 예컨대 I2C와 같은 동기식, 바이트-지향 직렬 인터페이스(SI1), 및 비동기, 블록-지향 직렬 인터페이스(SI2)와 같은 다양한 통신 인터페이스에 의해서 외부 디바이스와 통신할 수 있다. 이러한 통신은, 통신 인터페이스와 무관하며 선택된 통신 인터페이스에 상관없이 데이터를 교환하기 위해 통신 인터페이스 독립 레지스터 인터페이스와 통신하는 일반적 드라이버 소프트웨어를 이용하여 수행된다.
상술한 바와 같이, 본 발명은 다양한 주변 디바이스와 통신하는데 필요한 마이크로 컨트롤러 및/또는 시스템 온 칩과 같은 통신 인터페이스를 구비하는 집적회로의 분야 등에 효과적이다.

Claims (7)

  1. 제 1 프로세싱 유닛과, 적어도 제 1 및 제 2 통신 프로토콜에 따라 통신하기 위해 상기 제 1 프로세싱(processing) 유닛을 위한 적어도 제 1 및 제 2 통신 인터페이스(CI1, CI2, ... CIN)를 포함하는 집적 회로로서,
    각 통신 인터페이스(CI1, CI2, ... CIN)의 레지스터의 세트(IRI1, IRI2, ...IRIN)는 상기 제 1 또는 제 2 통신 인터페이스(CI1, CI2, ... CIN)의 선택과 독립적으로 특정 레지스터 기능성(functionality)이 접근 가능하도록(accessible) 구성되는 것을 특징으로 하는, 집적 회로.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 통신 인터페이스(CI1, CI2, ... CIN)에 대해 상기 동일한 레지스터 기능성을 가지는 상기 레지스터(IRI1, IRI2, ... IRIN)가, 상기 해당 기능성이 상기 제 1 또는 제 2 통신 인터페이스(CI1, CI2, ... CIN)의 상기 선택과 독립적으로 그 주소를 사용하여 호출되도록 상기 동일한 주소에 위치하는 것을 특징으로 하는, 집적 회로.
  3. 제 2 항에 있어서, 상기 제 1 및 제 2 통신 인터페이스(CI1, CI2, ... CIN)에 대해 상기 동일한 기능성을 가지는 상기 레지스터(IRI1, IRI2, ... IRIN)내의 내용(contents)이 상기 레지스터내의 상기 동일한 위치에 위치하는 것을 특징으로 하는, 집적 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 레지스터 기능성이 일반적 상태 레지스터 기능, 제어 레지스터 기능 및/또는 데이터 레지스터 기능을 포함하는 것을 특징으로 하는, 집적 회로.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 집적 회로가, 적어도 상기 제 1 및 제 2 통신 인터페이스(CI1, CI2, ... CIN)를 사용하기 위해 통신 인터페이스 독립(independent) 드라이버 소프트웨어(IDS)를 구비하는 것을 특징으로 하는, 집적 회로.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 집적 회로가, 통신 인터페이스 특정 초기화 및 에러 상태 목적(purpose)을 위한 통신 인터페이스 특정 레지스터를 더 포함하는, 집적 회로.
  7. 적어도 제 1 및 제 2 통신 프로토콜에 따라 적어도 제 1 및 제 2 통신 인터페이스(CI1, CI2, ... CIN)를 통해서 적어도 제 1 및 제 2 외부 주변 장치 및 제 1 프로세싱 유닛사이에서 데이터를 통신하는(communicating) 방법으로서,
    각 통신 인터페이스(CI1, CI2, ... CIN)의 레지스터의 세트(IRI1, IRI2, ... IRIN)가, 상기 제 1 또는 제 2 통신 인터페이스(CI1, CI2, ... CIN)의 선택과 독립적으로 특정 레지스터 기능성이 접근 가능하도록 구성되는 데이터를 통신하는 방법에 있어서,
    - 각 통신 인터페이스(CI1, CI2, ... CIN)와 추상(abstract) 식별자 및 데이터 구조 인덱스(index)를 연관시키는 단계,
    - 데이터가 어떤 외부 주변 장치를 통해 교환될지를 결정하는 단계,
    - 데이터가 상기 제 1 외부 주변 장치를 통해 교환되고자 한다면, 상기 제 1 통신 인터페이스(CI1, CI2, ... CIN)를 식별하고, 데이터가 상기 제 2 외부 주변 장치를 통해 교환되고자 한다면, 상기 제 2 통신 인터페이스(CI1, CI2, ... CIN)를 식별하는 단계,
    - 상기 식별된 통신 인터페이스(CI1, CI2, ... CIN)의 통신 인터페이스 특정 레지스터를 통해서 상기 결정된 외부 주변 장치를 초기화하는 단계,
    - 상기 식별된 통신 인터페이스(CI1, CI2, ... CIN)의 통신 인터페이스 독립 레지스터 세트(IRI1, IRI2, ... IRIN)를 통해서 상기 결정된 외부 주변 장치를 통해 데이터와 일반적 상태 및 제어 정보를 교환하는 단계, 및
    - 상기 식별된 통신 인터페이스(CI1, CI2, ... CIN)의 통신 인터페이스 특정 레지스터를 통해서 상기 결정된 외부 주변 장치의 에러 상태를 제어하는 단계를 포함하는, 데이터를 통신하는 방법.
KR1020020035540A 2001-07-24 2002-06-25 일반적 통신 인터페이스를 구비한 집적회로 및 그러한 인터페이스를 통해 데이터를 통신하는 방법 KR100905818B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01117898.5 2001-07-24
EP01117898A EP1286270A1 (en) 2001-07-24 2001-07-24 An integrated circuit having a generic communication interface

Publications (2)

Publication Number Publication Date
KR20030011242A true KR20030011242A (ko) 2003-02-07
KR100905818B1 KR100905818B1 (ko) 2009-07-02

Family

ID=8178123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035540A KR100905818B1 (ko) 2001-07-24 2002-06-25 일반적 통신 인터페이스를 구비한 집적회로 및 그러한 인터페이스를 통해 데이터를 통신하는 방법

Country Status (7)

Country Link
US (1) US7076642B2 (ko)
EP (1) EP1286270A1 (ko)
JP (1) JP2003122700A (ko)
KR (1) KR100905818B1 (ko)
CN (1) CN1222889C (ko)
DE (1) DE60204635T2 (ko)
TW (1) TWI237482B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7155556B2 (en) 2003-07-08 2006-12-26 Samsung Electronics Co., Ltd. Devices and methods for converting remote device formats to host device formats for access to host associated resources

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7802022B2 (en) * 2004-04-29 2010-09-21 Microsoft Corporation Generic USB drivers
GB0508057D0 (en) * 2005-04-21 2005-06-01 Nokia Corp Selection of a communication interface
KR100882213B1 (ko) 2007-07-24 2009-02-06 에스케이 텔레콤주식회사 다양한 사용자 인터페이스에 독립적인 통신 기능을 구비한임베디드 리눅스 장치
DE102008040721A1 (de) * 2008-07-25 2010-01-28 Robert Bosch Gmbh Emulationssystem und -verfahren für einen nicht mehr lieferbaren Mikrocontroller
CN108337032B (zh) * 2018-01-12 2020-04-10 西安交通大学 一种在sdsn中的时延测量偏差量化与时延预测的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4490788A (en) * 1982-09-29 1984-12-25 Schlumberger Technology Corporation Well-logging data processing system having segmented serial processor-to-peripheral data links
JP2602240B2 (ja) * 1987-08-28 1997-04-23 株式会社日立製作所 マルチプロセツサシステム
US6009476A (en) * 1995-11-21 1999-12-28 Diamond Multimedia Systems, Inc. Device driver architecture supporting emulation environment
US6289396B1 (en) * 1995-11-21 2001-09-11 Diamond Multimedia Systems, Inc. Dynamic programmable mode switching device driver architecture
US5822553A (en) * 1996-03-13 1998-10-13 Diamond Multimedia Systems, Inc. Multiple parallel digital data stream channel controller architecture
US5872940A (en) * 1996-04-01 1999-02-16 Motorola, Inc. Programmable read/write access signal and method therefor
US6523696B1 (en) * 1996-10-15 2003-02-25 Kabushiki Kaisha Toshiba Communication control device for realizing uniform service providing environment
JP3715423B2 (ja) * 1998-01-07 2005-11-09 株式会社東芝 通信システムと、この通信システムで用いられるユーザ装置およびセンタ装置
US20030221118A1 (en) * 1998-01-15 2003-11-27 Kline & Walker, Llc Automated accounting system that values, controls, records and bills the uses of equipment/vehicles for society
US6426959B1 (en) * 1998-01-20 2002-07-30 Innovative Communications Technologies, Inc. System and method for facilitating component management in a multiple vendor satellite communications network
US6182242B1 (en) * 1998-04-22 2001-01-30 International Business Machines Corporation Generic device driver simulator and method
US6349331B1 (en) * 1998-06-05 2002-02-19 Lsi Logic Corporation Multiple channel communication system with shared autonegotiation controller
US6463552B1 (en) * 1998-12-07 2002-10-08 Lsi Logic Corporation Scripting method and apparatus for testing devices
US6598169B1 (en) * 1999-07-26 2003-07-22 Microsoft Corporation System and method for accessing information made available by a kernel mode driver
JP4190114B2 (ja) * 1999-11-10 2008-12-03 株式会社ルネサステクノロジ マイクロコンピュータ
US20040213255A1 (en) * 2000-06-30 2004-10-28 Mariner Networks, Inc Connection shaping control technique implemented over a data network
US6813599B1 (en) * 2000-07-17 2004-11-02 Silicon Graphics, Inc. Efficient memory structure simulation for sequential circuit design verification
GB0024208D0 (en) * 2000-10-03 2000-11-15 Aagesen Jan O B Computer printer control method
US6671749B2 (en) * 2001-03-07 2003-12-30 Hewlett-Packard Development Company, L.P. Peripheral driver installation method and system
US6832278B2 (en) * 2001-03-15 2004-12-14 Microsoft Corporation PCI bar target operation region
US6950876B2 (en) * 2001-03-19 2005-09-27 Lucent Technologies Inc. Multiple-protocol home location register and method of use
DE60139922D1 (de) * 2001-04-05 2009-10-29 Inpeco Ip Ltd Verfahren zur Verwaltung von Arbeitszellensystemen mit einem Automatisierungsverwaltungssystem
KR100381000B1 (ko) * 2001-04-09 2003-04-23 주식회사 팬택앤큐리텔 통신 장치간 인터페이스 처리 장치 및 그 방법
JP3743336B2 (ja) * 2001-09-14 2006-02-08 日本電気株式会社 構成管理装置
US6842660B2 (en) * 2001-10-31 2005-01-11 Brooks Automation, Inc. Device and method for communicating data in a process control system
US7460551B2 (en) * 2002-06-28 2008-12-02 Harris Corporation Data-driven interface control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7155556B2 (en) 2003-07-08 2006-12-26 Samsung Electronics Co., Ltd. Devices and methods for converting remote device formats to host device formats for access to host associated resources

Also Published As

Publication number Publication date
CN1399201A (zh) 2003-02-26
EP1286270A1 (en) 2003-02-26
JP2003122700A (ja) 2003-04-25
US20030046446A1 (en) 2003-03-06
DE60204635T2 (de) 2006-03-30
KR100905818B1 (ko) 2009-07-02
TWI237482B (en) 2005-08-01
CN1222889C (zh) 2005-10-12
DE60204635D1 (de) 2005-07-21
US7076642B2 (en) 2006-07-11

Similar Documents

Publication Publication Date Title
US5908468A (en) Data transfer network on a chip utilizing a multiple traffic circle topology
CN100568187C (zh) 一种用于对调试消息进行掩码的方法和装置
US7254652B2 (en) Autonomic configuration of port speeds of components connected to an interconnection cable
KR101606452B1 (ko) 아더 터미네이션을 구현하는 멀티 칩 패키지 구조의 반도체메모리 장치 및 터미네이션 제어 방법
US6598177B1 (en) Monitoring error conditions in an integrated circuit
TW201903557A (zh) 記憶卡、主機機器、記憶卡用連接器及記憶卡用配接器
JP2008545319A (ja) Ｒｓ−２３２／ｉ２ｃ変換ｉｃとホスト間の通信用ソフトウェア層
US20060149886A1 (en) Bus controller and bus control method for use in computer system
US7043667B2 (en) Debug information provided through tag space
EP0786727A1 (en) A data processing system for accessing an external device and method therefor
KR101077285B1 (ko) 멀티프로세서 시스템들에서 사용하기 위한 프로세서써로게이트와 이를 사용하는 멀티프로세서 시스템
EP0855819A1 (en) Network switch stacking mechanism
JP2002539524A (ja) 周辺デバイス割込みを処理するための装置および方法
JP4800607B2 (ja) コンピューティング・システムにおける周辺装置用ユニバーサル・コントローラ
JP2007529814A (ja) 接続された装置の検知された伝送方向に依存した、送信器又は受信器としての通信ポートの自動設定
KR100905818B1 (ko) 일반적 통신 인터페이스를 구비한 집적회로 및 그러한 인터페이스를 통해 데이터를 통신하는 방법
US6269458B1 (en) Computer system and method for diagnosing and isolating faults
US20060015657A1 (en) Method and system for personalized I/O device initialization
CN112612740A (zh) 基于spi总线协议的串行数据透传系统
EP1280065B1 (en) An integrated circuit having a generic communication interface
TWI246008B (en) Integrated expansion card
US6081861A (en) PCI migration support of ISA adapters
CN112783071A (zh) 一种sdio控制器、fpga板卡和sdio测试系统
US6633948B1 (en) Stackable dual mode (registered/unbuffered) memory interface cost reduction
KR20020088046A (ko) 메모리 가속기, 가속 방법과 관련된 인터페이스 카드 및마더보드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160519

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 10