KR20030002817A - 스마트 카드 칩의 퓨즈 회로 - Google Patents

스마트 카드 칩의 퓨즈 회로 Download PDF

Info

Publication number
KR20030002817A
KR20030002817A KR1020010038537A KR20010038537A KR20030002817A KR 20030002817 A KR20030002817 A KR 20030002817A KR 1020010038537 A KR1020010038537 A KR 1020010038537A KR 20010038537 A KR20010038537 A KR 20010038537A KR 20030002817 A KR20030002817 A KR 20030002817A
Authority
KR
South Korea
Prior art keywords
node
voltage
fuse
signal
unit
Prior art date
Application number
KR1020010038537A
Other languages
English (en)
Other versions
KR100390916B1 (ko
Inventor
김진완
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038537A priority Critical patent/KR100390916B1/ko
Publication of KR20030002817A publication Critical patent/KR20030002817A/ko
Application granted granted Critical
Publication of KR100390916B1 publication Critical patent/KR100390916B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 스마트 카드 칩의 퓨즈 회로에 관한 것으로, 특히 퓨즈를 병렬로 연결하여 퓨즈의 블로윙(blowing)시 퓨즈의 쇼트(short) 저항을 줄임으로써 이를 검출하는 검출 회로부의 회로 설계를 용이하도록 한 퓨즈 회로에 관한 것이다. 이를 위한 본 발명에 의한 스마트 카드 칩의 퓨즈 회로는 제 1 전원 전압을 수신하여 전압 분배된 신호를 출력하는 전압 분배부와, 제 2 전원 전압과 검출 회로부로 부터의 신호를 수신하여 논리 게이트부와, 상기 전압 분배부의 출력 신호와 상기 논리 게이트부의 출력 신호에 의해 상기 제 1 전원 전압을 수신하여 전압 레벨 쉬프터된 신호를 발생하는 전압 레벨 쉬프터부와, 상기 전압 레벨 쉬프터부의 출력 신호에 의해 상기 제 1 전원 전압을 제 1 노드로 전송하는 제 1 스위칭부와, 상기 제 2 전원 전압을 제 2 노드로 공급하여 프리차지 시키는 제 2 스위칭부와, 상기 제 1 및 제 2 노드 사이에 연결되며 상기 논리 게이트의 출력 신호에 의해 동작되는 제 3 스위칭부와, 상기 제 1 노드와 접지 노드 사이에 병렬로 연결된 제 1 및 제 2 퓨즈를 구비하며 제 1 및 제 2 제어 신호에 의해 상기 제 1 및 제 2 퓨즈를 통해 상기 제 1 노드의 신호를 상기 접지 노드로 방전시키는 퓨즈부와, 상기 제 2 노드의 신호를 수신하여 상기 제 1 및 제 2 퓨즈의 블로윙 상태를 검출한 신호를 발생하는 검출 회로부를 구비한 것을 특징으로 한다.

Description

스마트 카드 칩의 퓨즈 회로{FUSE CIRCUIT FOR SMART CARD CHIP}
본 발명은 스마트 카드(Smart Card) 칩의 퓨즈 회로에 관한 것으로, 특히 퓨즈를 병렬로 연결하여 퓨즈의 블로윙(blowing)시 퓨즈의 쇼트(short) 저항을 줄임으로써 이를 검출하는 검출 회로부의 회로 설계를 용이하도록 한 퓨즈 회로에 관한 것이다.
현대사회가 신용사회로 접어들면서 지불수단으로 사용하는 화폐의 사용이 줄어들고 대신에 크레디트카드, 직불카드, 선불카드 등으로 구별되는 정보를 내장한 각종카드를 사용하여 화폐의 기능을 대신하고 있다.
이러한 각종 카드의 사용은 현금 사용시 문제로 대두되던 도난 및 화폐의 노후화로 인한 발행비 등을 감소시키는 장점이 있다.
또한, 상기와 같은 각종 카드들은 단순히 화폐 기능 뿐만 아니라 신원정보 등을 저장하는 보안관련 ID 카드 역할도 수행하고 있다.
일반적으로, 상기와 같은 카드의 정보 저장 매체로는 마그네틱필름을 사용하고 있다. 그런데, 마그네틱필름을 이용한 카드는 저장 정보량이 적고 자성 물체와 접촉시 저장된 정보가 지워지거나 훼손될 수 있는 안정성의 문제점이 있었다.
이러한 문제를 고려하여 종래에는 기존의 플라스틱 카드에 컴퓨터 칩을 넣은 IC 카드가 널리 사용되고 있다. 이 IC 카드는 뛰어난 정보저장 능력으로 은행카드, 신용카드, 신분증명서카드, 자동요금징수카드, 보안/출입통제카드 외에 전자 상거래와 소형 컴퓨터 프로그램 가동 등 응용분야가 다양하여 고도 정보사회의 새로운 휴대 미디어로 기대를 받고 있다.
이러한 IC카드는 카드에 저장된 정보를 읽는 판독기와의 데이터 교환방식에 따라 접촉식 IC카드인 스마트 카드(Smartcard)와, 비접촉식 IC카드인 RF카드(Radio Frequency Card)와, 통합식 IC카드인 콤비 스마트 카드(Combi SmartCard)로 나뉜다.
도 1은 종래 기술에 따른 스마트 카드 칩의 퓨즈 회로를 나타낸 회로도이다.
도 1의 퓨즈 회로는 고전원전압(HIVSO)을 전압 분배하여 출력하는 전압 분배부(1)와, 전원 공급전압(FSCUT)과 검출 회로부(4)의 출력 신호를 수신하여 상기 전압레벨 쉬프트부(2)의 동작을 제어하는 NOR 게이트(NOR)와, 상기 전압 분배부(1)와 상기 NOR 게이트(NOR)의 출력 신호에 의해 상기 고전원전압(HIVSO)을 수신하여 전압 레벨 쉬프터된 신호(HIVOUT)를 발생하는 전압 레벨 쉬프터부(2)와, 상기 전압 레벨 쉬프터부(2)의 출력 신호(HIVOUT)에 의해 상기 고전원전압(HIVSO)를 노드(Nd7)로 전송하는 NMOS 트랜지스터(N7)와, 제어 신호(C)에 의해 블로윙(blowing)된 퓨즈를 통해 상기 노드(Nd7)의 신호를 접지(Vss) 노드로 전송하는 퓨즈부(3)와, 상기 NOR 게이트(NOR)의 출력 신호(Nd5)에 의해 상기 노드(Nd7)의 신호를 노드(Nd8)로 전송하는 NMOS 트랜지스터(N9)와, 상기 노드(Nd8)로 전원 전압(Vcc)을 공급하여 프리차지 시키는 PMOS 트랜지스터(P5)와, 상기 노드(Nd8)의 신호를 수신하여 전압 레벨을 검출한 신호(OUT)를 출력하는 검출 회로부(4)로 구성되어 있다.
상기 전압 레벨 쉬프터부(2)는 상기 전원 공급전압(FSCUT)이 '로직 하이'로 액티브되면 상기 고전원전압(HIVSO)을 전압 레벨 쉬프터 시킨 고전압(HIVOUT)을 발생한다. 여기서, 고전압(HIVOUT)은 상기 고전원전압(HIVSO)이 NMOS 트랜지스터(N7)를 통해서 퓨즈부(3)로 전압 드롭(drop)이 생기지 않도록 하기 위해 상기 NMOS 트랜지스터(N7)의 게이트에 '하이' 전압을 인가한다.
상기 퓨즈부(3)는 NMOS 트랜지스터(N8)를 통해 고전압이 인가되면 퓨즈(F)이 쇼트(short)되어 접지(Vss) 노드로 전류 경로(path)가 형성된다. 이때, 상기 NMOS 트랜지스터(N8)의 게이트로 인가되는 제어 신호(C)는 상기 퓨즈(F)를 블로우(blow)하고자 할때 '로직 하이'로 액티브된다. 또한, 상기 제어 신호(C)는 상기 NMOS 트랜지스터(N8)에 의한 전압 드롭(drop)을 없애기 위해 액티브시 고전압이 인가된다.
상기 PMOS 트랜지스터(P5)는 풀업 트랜지스터로서 항상 일정한 전류가 흘러 상기 노드(Nd8)에 일정한 전압 레벨을 유지하게 한다.
여기서, 상기 퓨즈부(3)의 퓨즈(F)가 블로윙되지 않으면 즉, 상기 풀업 트랜지스터(P5)의 전류가 접지(Vss) 노드로 방전되는 경로가 생기지 않으면, 상기 노드(Nd8)의 전압 레벨은 항상 '로직 하이'가 된다.
그런데, 상기 퓨즈부(3)의 퓨즈(F)가 블로윙된 후에는 상기 풀업 트랜지스터(P5)를 통해 상기 노드(Nd8)로 공급된 전류가 상기 퓨즈부(3)를 통해 접지(Vss) 노드로 방전되는 경로가 형성되어 상기 노드(Nd8)의 전압은 '로직 로우'가 된다.
즉, 출력 신호(OUT)가 '로직 하이'로 액티브되어 퓨즈가 블로윙(blowing)되었음을 알린다.
그러나, 이와 같이 구성된 종래의 스마트 카드 칩의 퓨즈 회로는 상기 퓨즈부(3)의 퓨즈(F)가 고전압에 의해서 쇼트(short)될 때 이상적(ideal)으로 쇼트되는 것이 아니라 얼마의 저항값을 가지게 된다. 이로 인해, 상기 노드(Nd7)의 신호는 퓨즈(F)의 블로윙 상태에서 '로직 로우' 값을 가져야 하지만 소정의 전압 레벨을 가지고 있다. 따라서, 상기 노드(Nd7)의 신호에 의해 퓨즈의 블로윙 상태를 검출하는 검출 회로부(4)에서 전압을 검출하기가 매우 어려우며, 이로 인해 오동작이발생하게 된다. 또한, 상기 검출 회로부(4)를 설계시 상기 퓨즈(F)의 쇼트 저항을 고려하여 어느 정도의 마진(margin)을 가지고 설계하여야 하기 때문에 높은 센시티브(sensitive)가 요구된다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 퓨즈를 병렬로 연결하여 퓨즈의 블로윙시 퓨즈의 쇼트 저항을 줄임으로써 이를 검출하는 검출 회로부의 회로 설계를 용이하도록 한 스마트 카드 칩의 퓨즈 회로를 제공하는데 있다.
도 1은 종래 기술에 따른 스마트 카드 칩의 퓨즈 회로를 나타낸 회로도
도 2는 본 발명에 의한 스마트 카드 칩의 퓨즈 회로를 나타낸 회로도
도 3은 본 발명에서 사용된 퓨즈의 공정 모델링을 나타낸 단면도
도 4는 본 발명에서 사용된 퓨즈를 블로윙하기 위한 고전압 신호와 전원 전압의 신호 파형도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 전압 분배부2 : 전압 레벨 쉬프터부
4 : 검출 회로부30 : 퓨즈부
상기 목적을 달성하기 위한 본 발명에 의한 스마트 카드 칩의 퓨즈 회로는 제 1 전원 전압을 수신하여 전압 분배된 신호를 출력하는 전압 분배부와, 제 2 전원 전압과 검출 회로부로 부터의 신호를 수신하여 논리 게이트부와, 상기 전압 분배부의 출력 신호와 상기 논리 게이트부의 출력 신호에 의해 상기 제 1 전원 전압을 수신하여 전압 레벨 쉬프터된 신호를 발생하는 전압 레벨 쉬프터부와, 상기 전압 레벨 쉬프터부의 출력 신호에 의해 상기 제 1 전원 전압을 제 1 노드로 전송하는 제 1 스위칭부와, 상기 제 2 전원 전압을 제 2 노드로 공급하여 프리차지 시키는 제 2 스위칭부와, 상기 제 1 및 제 2 노드 사이에 연결되며 상기 논리 게이트의 출력 신호에 의해 동작되는 제 3 스위칭부와, 상기 제 1 노드와 접지 노드 사이에 병렬로 연결된 제 1 및 제 2 퓨즈를 구비하며 제 1 및 제 2 제어 신호에 의해 상기 제 1 및 제 2 퓨즈를 통해 상기 제 1 노드의 신호를 상기 접지 노드로 방전시키는 퓨즈부와, 상기 제 2 노드의 신호를 수신하여 상기 제 1 및 제 2 퓨즈의 블로윙 상태를 검출한 신호를 발생하는 검출 회로부를 구비한 것을 특징으로 한다.
상기 제 1 전원 전압은 상기 제 2 전원 전압보다 전압이 더 높은 것을 특징으로 한다.
상기 전압 분배부는 다이오드 구조를 갖는 다수개의 NMOS 트랜지스터로 구성된 것을 특징으로 한다.
상기 논리 게이트부는 노아(NOR) 게이트인 것을 특징으로 한다.
상기 전압 레벨 쉬프터부는 상기 제 1 전원 전압과 제 3 노드 사이에 직렬로 연결되며 상기 전압 레벨 쉬프터부의 출력 신호와 상기 전압 분배부의 출력 신호에 의해 각각 동작이 제어되는 제 1 및 제 2 PMOS 트랜지스터와, 상기 제 1 전원 전압과 출력 노드 사이에 직렬로 연결되며 상기 제 3 노드의 신호와 상기 전압 분배부의 출력 신호에 의해 각각 동작이 제어되는 제 3 및 제 4 PMOS 트랜지스터와, 상기 제 3 노드의 신호에 의해 상기 출력 노드의 신호를 접지 노드로 방전시키는 제 1 NMOS 트랜지스터와, 상기 논리 게이트의 출력 신호를 상기 제 3 노드로 전송하며 게이트가 전원 전압에 연결된 NMOS 트랜지스터로 구성된 것을 특징으로 한다.
상기 제 1 스위칭부는 NMOS 트랜지스터인 것을 특징으로 한다.
상기 제 2 스위칭부는 PMOS 트랜지스터인 것을 특징으로 한다.
상기 제 3 스위칭부는 NMOS 트랜지스터인 것을 특징으로 한다.
상기 퓨즈부는 상기 제 1 노드와 접지 노드 사이에 연결된 제 1 NMOS 트랜지스터 및 제 1 퓨즈와, 상기 제 1 노드와 접지 노드 사이에 연결된 제 2 NMOS 트랜지스터 및 제 2 퓨즈로 구성되며, 상기 제 1 NMOS 트랜지스터는 제 1 제어 신호에의해 동작이 제어되고, 상기 제 2 NMOS 트랜지스터는 제 2 제어 신호에 의해 동작이 제어되는 것을 특징으로 한다.
상기 제 1 및 제 2 제어 신호는 상기 제 1 및 제 2 퓨즈를 블로윙할 때 '로직 하이'로 액티브되는 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 2는 본 발명에 의한 스마트 카드 칩의 퓨즈 회로를 나타낸 회로도이다.
상기 퓨즈 회로는 고전원전압(HIVSO)을 전압 분배하여 출력하는 전압 분배부(1)와, 전원 공급전압(FSCUT)과 검출 회로부(4)의 출력 신호(Nd9)를 수신하여 상기 전압레벨 쉬프트부(2)의 동작을 제어하는 NOR 게이트(NOR)와, 상기 전압 분배부(1)의 출력 신호(Nd2)와 상기 NOR 게이트(NOR)의 출력 신호(Nd5)에 의해 상기 고전원전압(HIVSO)을 수신하여 전압 레벨 쉬프터된 신호(HIVOUT)를 발생하는 전압 레벨 쉬프터부(2)와, 상기 전압 레벨 쉬프터부(2)의 출력 신호(HIVOUT)에 의해 상기 고전원전압(HIVSO)을 노드(Nd7)로 전송하는 NMOS 트랜지스터(N7)와, 전원 전압(Vcc)을 노드(Nd8)로 공급하여 프리차지 시키는 PMOS 트랜지스터(P5)와, 상기 노드(Nd7)와 상기 노드(Nd8) 사이에 연결되며 상기 NOR 게이트(NOR)의 출력 신호(Nd5)에 의해 동작되는 NMOS 트랜지스터(N9)와, 상기 노드(Nd7)와 접지(Vss) 노드 사이에 병렬로 연결된 퓨즈(F1)(F2)를 구비하며 제어 신호(C1)(C2)에 의해 상기 퓨즈(F1)(F2)를 통해 노드(Nd7)의 신호를 상기 접지(Vss) 노드로 방전시키는 퓨즈부(30)와, 상기 노드(Nd8)의 신호를 수신하여 상기 퓨즈의 블로윙 상태를 검출한 신호(OUT)를 출력하는 검출 회로부(4)를 구비한다.
상기 전압 레벨 쉬프터부(2)는 상기 전원 공급전압(FSCUT)이 '로직 하이'로 액티브되면 상기 고전원전압(HIVSO)을 전압 레벨 쉬프터 시킨 고전압(HIVOUT)을 발생한다. 여기서, 고전압(HIVOUT)은 상기 고전원전압(HIVSO)이 NMOS 트랜지스터(N7)를 통해서 퓨즈부(3)로 전압 드롭(drop)이 생기지 않도록 하기 위해 상기 NMOS 트랜지스터(N7)의 게이트에 '하이' 전압을 인가한다.
상기 퓨즈부(3)는 NMOS 트랜지스터(N8)를 통해 고전압이 인가되면 퓨즈(F)이 쇼트(short)되어 접지(Vss) 노드로 전류 경로(path)가 형성된다. 이때, 상기 NMOS 트랜지스터(N8)의 게이트로 인가되는 제어 신호(C)는 상기 퓨즈(F)를 블로우(blow)하고자 할때 '로직 하이'로 액티브된다. 또한, 상기 제어 신호(C)는 상기 NMOS 트랜지스터(N8)에 의한 전압 드롭(drop)을 없애기 위해 액티브시 고전압이 인가된다.
상기 PMOS 트랜지스터(P5)는 풀업 트랜지스터로서 항상 일정한 전류가 흘러 상기 노드(Nd8)에 일정한 전압 레벨을 유지하게 한다.
여기서, 상기 퓨즈부(3)의 퓨즈(F)가 블로윙되지 않으면 즉, 상기 풀업 트랜지스터(P5)의 전류가 접지(Vss) 노드로 방전되는 경로가 생기지 않으면, 상기 노드(Nd8)의 전압 레벨은 항상 '로직 하이'가 된다.
그런데, 상기 퓨즈부(3)의 퓨즈(F)가 블로윙된 후에는 상기 풀업 트랜지스터(P5)를 통해 상기 노드(Nd8)로 공급된 전류가 상기 퓨즈부(3)를 통해 접지(Vss) 노드로 방전되는 경로가 형성되어 상기 노드(Nd8)의 전압은 '로직 로우'가된다.
즉, 출력 신호(OUT)가 '로직 하이'로 액티브되어 퓨즈가 블로윙(blowing)되었음을 알린다.
상기 퓨즈부(30)에서 퓨즈(F1)(F2)가 고전압에 의해서 쇼트(short)될 때 아이디얼(ideal)하게 쇼트되는 것이 아니라 얼마의 저항값을 갖게 된다. 따라서, 퓨즈의 블로윙을 검출하는 검출 회로부(4)에서의 검출 로직(logic)을 구현하기가 쉽지 않다.
본 발명에서는 퓨즈(F1)(F2)를 병렬로 연결하여 퓨즈의 쇼트 저항값을 줄였다. 즉, 퓨즈부(30)의 합성 저항(R)은 '(RF1×RF2)/(RF1+ RF2)'로 되어 전체 저항은 퓨즈가 하나일 때 보다 더 적어진다. 따라서, 퓨즈가 블로윙된 후 방전 전류가 크게 되어 검출 회로부(4)에서는 퓨즈 블로윙 전과 블로윙 후를 더 쉽게 검출할 수가 있다.
도 3은 본 발명에서 사용된 퓨즈(F1)(F2)의 공정 모델링을 나타낸 단면도이다.
도시된 바와 같이, 상기 퓨즈(F1)(F2)는 기판(31) 위에 형성된 P웰(32)과, 상기 P웰(32) 위에 형성된 N+ 불순물 영역(33)과, 상기 기판(31)과 상기 P웰(32) 및 상기 소정의 N+ 불순물 영역(33) 위에 산화막(34)과 폴리 게이트막(35)이 형성되어 있고, 상기 N+ 불순물 영역(33) 위에 형성된 산화막(34)에는 터널 산화막(36)이 형성되어 있다. 그리고, 상기 N+ 불순물 영역(33)은 접지(Vss) 노드에 연결되어 있다.
상기 터널 산화막(36)이 고전압에 견디지 못하고 깨짐으로써 상기 폴리 게이트막(35)이 상기 N+ 불순물 영역(33)의 접지(Vss) 노드와 쇼트 경로가 생겨 원하는 퓨즈 기능을 수행한다.
도 4는 본 발명에서 사용된 퓨즈(F1)(F2)를 블로윙하기 위한 전원 전압의 신호 파형도로서, 전원 전압(FSCUT)의 퓨즈 블로윙 제어 신호가 액티브되면, 고전원전압(HIVSO)에 의한 퓨즈가 블로윙되기 위한 신호의 전압 레벨을 보여준다.
이상에서 설명한 바와 같이, 본 발명에 의한 스마트 카드 칩의 퓨즈 회로에 의하면, 퓨즈를 병렬로 연결하여 퓨즈의 블로윙(blowing)시 퓨즈의 쇼트(short) 저항을 줄임으로써, 이를 검출하는 검출 회로부의 회로 설계시 낮은 센시티브(sensitive)로 회로 설계가 용이하도록 하였다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (10)

  1. 스마트 카드 칩의 퓨즈 회로에 있어서,
    제 1 전원 전압을 수신하여 전압 분배된 신호를 출력하는 전압 분배부와,
    제 2 전원 전압과 검출 회로부로 부터의 신호를 수신하여 논리 게이트부와,
    상기 전압 분배부의 출력 신호와 상기 논리 게이트부의 출력 신호에 의해 상기 제 1 전원 전압을 수신하여 전압 레벨 쉬프터된 신호를 발생하는 전압 레벨 쉬프터부와,
    상기 전압 레벨 쉬프터부의 출력 신호에 의해 상기 제 1 전원 전압을 제 1 노드로 전송하는 제 1 스위칭부와,
    상기 제 2 전원 전압을 제 2 노드로 공급하여 프리차지 시키는 제 2 스위칭부와,
    상기 제 1 및 제 2 노드 사이에 연결되며 상기 논리 게이트의 출력 신호에 의해 동작되는 제 3 스위칭부와,
    상기 제 1 노드와 접지 노드 사이에 병렬로 연결된 제 1 및 제 2 퓨즈를 구비하며 제 1 및 제 2 제어 신호에 의해 상기 제 1 및 제 2 퓨즈를 통해 상기 제 1 노드의 신호를 상기 접지 노드로 방전시키는 퓨즈부와,
    상기 제 2 노드의 신호를 수신하여 상기 제 1 및 제 2 퓨즈의 블로윙 상태를 검출한 신호를 발생하는 검출 회로부를 구비한 것을 특징으로 하는 스마트 카드 칩의 퓨즈 회로.
  2. 제 1 항에 있어서,
    상기 제 1 전원 전압은 상기 제 2 전원 전압보다 전압이 더 높은 것을 특징으로 하는 스마트 카드 칩의 퓨즈 회로.
  3. 제 1 항에 있어서,
    상기 전압 분배부는 다이오드 구조를 갖는 다수개의 NMOS 트랜지스터로 구성된 것을 특징으로 하는 스마트 카드 칩의 퓨즈 회로.
  4. 제 1 항에 있어서,
    상기 논리 게이트부는 노아(NOR) 게이트인 것을 특징으로 하는 스마트 카드 칩의 퓨즈 회로부
  5. 제 1 항에 있어서, 상기 전압 레벨 쉬프터부는,
    상기 제 1 전원 전압과 제 3 노드 사이에 직렬로 연결되며 상기 전압 레벨 쉬프터부의 출력 신호와 상기 전압 분배부의 출력 신호에 의해 각각 동작이 제어되는 제 1 및 제 2 PMOS 트랜지스터와,
    상기 제 1 전원 전압과 출력 노드 사이에 직렬로 연결되며 상기 제 3 노드의 신호와 상기 전압 분배부의 출력 신호에 의해 각각 동작이 제어되는 제 3 및 제 4 PMOS 트랜지스터와,
    상기 제 3 노드의 신호에 의해 상기 출력 노드의 신호를 접지 노드로 방전시키는 제 1 NMOS 트랜지스터와,
    상기 논리 게이트의 출력 신호를 상기 제 3 노드로 전송하며 게이트가 전원 전압에 연결된 NMOS 트랜지스터로 구성된 것을 특징으로 하는 스마트 카드 칩의 퓨즈 회로.
  6. 제 1 항에 있어서,
    상기 제 1 스위칭부는 NMOS 트랜지스터인 것을 특징으로 하는 스마트 카드 칩의 퓨즈 회로.
  7. 제 1 항에 있어서,
    상기 제 2 스위칭부는 PMOS 트랜지스터인 것을 특징으로 하는 스마트 카드 칩의 퓨즈 회로.
  8. 제 1 항에 있어서,
    상기 제 3 스위칭부는 NMOS 트랜지스터인 것을 특징으로 하는 스마트 카드 칩의 퓨즈 회로.
  9. 제 1 항에 있어서, 상기 퓨즈부는,
    상기 제 1 노드와 접지 노드 사이에 연결된 제 1 NMOS 트랜지스터 및 제 1퓨즈와, 상기 제 1 노드와 접지 노드 사이에 연결된 제 2 NMOS 트랜지스터 및 제 2 퓨즈로 구성되며,
    상기 제 1 NMOS 트랜지스터는 제 1 제어 신호에 의해 동작이 제어되고,
    상기 제 2 NMOS 트랜지스터는 제 2 제어 신호에 의해 동작이 제어되는 것을 특징으로 하는 스마트 카드 칩의 퓨즈 회로.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 및 제 2 제어 신호는 상기 제 1 및 제 2 퓨즈를 블로윙할 때 '로직 하이'로 액티브되는 것을 특징으로 하는 스마트 카드 칩의 퓨즈 회로.
KR10-2001-0038537A 2001-06-29 2001-06-29 스마트 카드 칩의 퓨즈 회로 KR100390916B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038537A KR100390916B1 (ko) 2001-06-29 2001-06-29 스마트 카드 칩의 퓨즈 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038537A KR100390916B1 (ko) 2001-06-29 2001-06-29 스마트 카드 칩의 퓨즈 회로

Publications (2)

Publication Number Publication Date
KR20030002817A true KR20030002817A (ko) 2003-01-09
KR100390916B1 KR100390916B1 (ko) 2003-07-12

Family

ID=27712502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038537A KR100390916B1 (ko) 2001-06-29 2001-06-29 스마트 카드 칩의 퓨즈 회로

Country Status (1)

Country Link
KR (1) KR100390916B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987689A (zh) * 2019-05-22 2020-11-24 上汽通用汽车有限公司 智能保险丝盒和用于对负载进行监控的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61999A (ja) * 1984-06-14 1986-01-06 Sony Corp 半導体メモリ制御回路
JP3524216B2 (ja) * 1995-06-16 2004-05-10 沖電気工業株式会社 半導体集積回路
KR970076890A (ko) * 1996-05-28 1997-12-12 김광호 반도체 메모리 장치의 퓨즈회로
US5917754A (en) * 1997-05-21 1999-06-29 Atmel Corporation Semiconductor memory having a current balancing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987689A (zh) * 2019-05-22 2020-11-24 上汽通用汽车有限公司 智能保险丝盒和用于对负载进行监控的方法

Also Published As

Publication number Publication date
KR100390916B1 (ko) 2003-07-12

Similar Documents

Publication Publication Date Title
US7085979B2 (en) Voltage-glitch detection device and method for securing integrated circuit device from voltage glitch attack
US7307534B2 (en) RFID tag using hybrid non-volatile memory
CN1993770B (zh) 熔丝编程电路和存储器位单元，及由其组成的集成电路和其操作方法
US6809952B2 (en) Semiconductor integrated circuit, radio frequency identification transponder, and non-contact IC card
JP3967487B2 (ja) Ｉｃカード
US20090015386A1 (en) Rfid tag having an improved operational speed and operating method of the same
US20060175420A1 (en) Passive type RFID semiconductor device, IC tag, and control method
US4990760A (en) IC card having means for protecting erroneous operation
WO1993011509A1 (en) Data carrier
CN101253571B (zh) 保留的易失性存储器单元
KR100438875B1 (ko) 데이터처리및저장장치
US5896325A (en) IC card with error processing unit for sense amplifiers
US5978262A (en) Circuit and method of latching a bit line in a non-volatile memory
US7660169B2 (en) Device and method for non-volatile storage of a status value
US6474558B1 (en) Data carrier for operation with and without contacts
JP4359346B2 (ja) 不揮発性メモリセルの負のしきい値電圧を測定する回路および方法
KR100390916B1 (ko) 스마트 카드 칩의 퓨즈 회로
KR100390964B1 (ko) 데이터 처리 장치와 데이터 처리 장치의 동작 제어 방법
JP2009123168A (ja) パワーオンリセット回路及びコンビ型ｉｃカード
JPH06511342A (ja) ツインコンタクトチップカードとカード読み取り装置との通信方法
US5361229A (en) Precharging bitlines for robust reading of latch data
US6437308B1 (en) Light detection circuit of an electronic device
EP2299391B1 (en) Integrated circuit and electronic apparatus
KR100673146B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의파워-온 리셋 회로
US6590821B2 (en) Memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee