KR200268332Y1 - Ic chip package with low packaging stress - Google Patents
Ic chip package with low packaging stress Download PDFInfo
- Publication number
- KR200268332Y1 KR200268332Y1 KR2020010032507U KR20010032507U KR200268332Y1 KR 200268332 Y1 KR200268332 Y1 KR 200268332Y1 KR 2020010032507 U KR2020010032507 U KR 2020010032507U KR 20010032507 U KR20010032507 U KR 20010032507U KR 200268332 Y1 KR200268332 Y1 KR 200268332Y1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- container
- chip unit
- adhesive material
- low stress
- Prior art date
Links
Landscapes
- Die Bonding (AREA)
Abstract
본 고안은 저응력(低應力) 칩 패키지에 관한 것으로, 컨테이너, 접착 물질을 통해 한 면의 국부적 접착 부분이 상기 컨테이너에 접착되며 이 접착 물질은 중앙부에서 외부로 도포되며 가장자리 부분에는 도포되지 않은 것을 원칙으로 하는 칩, 상기 칩을 전기적으로 상기 컨테이너에 연결시키는 다수의 리드선 및 상기 컨테이너에 설치되어 상기 칩을 덮음으로써 이 칩이 외부로부터 충격을 받아 파손되거나 이물질로 인해 오염되는 것을 방지하는 커버를 포함한다.The present invention relates to a low stress chip package, wherein a local adhesive portion of one side is adhered to the container through a container, an adhesive material, and the adhesive material is applied to the outside at the center portion and not to the edge portion. A chip in principle, a plurality of lead wires electrically connecting the chip to the container, and a cover installed in the container to cover the chip to prevent the chip from being damaged from being damaged or contaminated by foreign matter. do.
Description
본 고안은 칩 패키지에 관한 것으로, 특히 저응력 칩 패키지에 관한 것이다.The present invention relates to a chip package, and more particularly to a low stress chip package.
일반적인 집적회로 칩은 매우 취약하므로 직접 설치 또는 사용할 수 없으며 반드시 칩 외부에 일정한 형태의 패키지를 구성한 다음 전기적으로 외부와 연결하여 사용해야만 외부로부터 충격을 받아 파손되거나 이물질로 인해 오염되는 것을 방지할 수 있다.Since general IC chips are very fragile, they cannot be installed or used directly, and a certain type of package must be formed on the outside of the chip and then electrically connected to the outside to prevent damage from damage or contamination by foreign substances. .
도 1은 종래의 칩 패키지 구조를 나타내는 단면도이다. 도시한 바와 같이,종래의 칩 패키지(1)는 개구가 위로 향하는 체임버(2a)를 형성하는 컨테이너(2), 접착 물질(4)을 통해 한 면이 컨테이너(2) 체임버(2a)의 밑 부분(2b)에 접착되고, 다수 리드선(4)을 통해 전기적으로 컨테이너(2)와 연결함으로써 이 컨테이너(2)를 통해 외부와 전기적으로 연결되는 집적회로 칩(3) 및 체임버(2a)의 개구를 덮음으로써 칩(3)이 외부로부터 충격을 받아 파손되거나 이물질로 인해 오염되는 것을 방지는 커버(6)를 포함한다.1 is a cross-sectional view showing a conventional chip package structure. As shown, the conventional chip package 1 has a container 2 forming an opening facing chamber 2a, and one side of the container 2 chamber 2a through the adhesive material 4 on one side thereof. The openings of the integrated circuit chip 3 and the chamber 2a which are bonded to (2b) and electrically connected to the container 2 via the plurality of leads 4 and electrically connected to the outside through the container 2. The cover includes a cover 6 which prevents the chip 3 from being shocked from the outside and broken or contaminated by foreign matter.
컨테이너(2)와 칩(3)은 각각 상이한 재질로 구성되며, 컨테이너(2)는 일반적으로 플라스틱 또는 유리섬유(열팽창계수는 19×10-6)로 구성되고, 칩(3)은 실리콘합금(열팽창계수는 4×10-6)으로 구성된다. 이 두 가지 물질은 재질이 상이하여 컨테이너(2)의 열팽창계수는 칩(3)의 열팽창계수보다 4배나 크므로, 패키지(1)를 압축하거나 작동할 때에는 컨테이너(2)와 칩(3)은 주변 온도 변화의 영향을 받기 쉬워 바이메탈과 같은 현상으로 물리적 변화를 발생시켜 결합된 양자는 휘어지는 현상 또는 변형이 발생하고, 응력이 이 양자의 결합부에 집중되게 된다. 또한, 칩(3)은 한 면을 모두 컨테이너(2) 상에 접착하므로 접착 길이와 면적이 커서 접착 부분의 응력도 따라서 커지게 되므로(도 2 참조), 컨테이너(2)가 휘어지는 동시에 칩(3)을 끌어당기거나 압박하여 이 칩(3)을 휘어지게 하거나 파열시킨다.The container 2 and the chip 3 are each made of different materials, and the container 2 is generally made of plastic or glass fiber (coefficient of thermal expansion of 19 × 10 −6 ), and the chip 3 is made of silicon alloy ( The coefficient of thermal expansion is composed of 4 × 10 −6 ). Since the two materials are different in material and the coefficient of thermal expansion of the container 2 is four times larger than that of the chip 3, the container 2 and the chip 3 may be compressed when the package 1 is compressed or operated. It is susceptible to changes in ambient temperature and generates a physical change by a phenomenon such as bimetal, so that the combined protons may bend or deform, and stress is concentrated on the joints of the protons. In addition, since the chip 3 adheres one surface to the container 2, the bonding length and area are large, so that the stress of the bonding portion is also increased (see FIG. 2), so that the container 2 is bent and the chip 3 is The chip 3 is bent or ruptured by pulling or pressing it.
상기와 같은 문제점들을 해결하기 위하여, 본 고안자는 세밀한 검토와 다년간 칩 패키지 제조와 연구 사업에 종사한 경험을 토대로 본 고안을 제출하게 되었다.In order to solve the above problems, the present inventors have submitted the present invention based on detailed review and many years of experience in chip package manufacturing and research projects.
본 고안은 칩이 받는 응력을 감소시킴으로써 칩이 파손되는 것을 방지할 수 있는 저응력 칩 패키지를 제공하는데 그 주요 목적이 있다.The present invention aims to provide a low stress chip package that can prevent the chip from breaking by reducing the stress applied to the chip.
상기와 같은 목적을 달성하기 위한 본 고안에 따른 저응력 칩 패키지는 컨테이너, 접착 물질을 통해 한 면의 국부적 접착 부분이 상기 컨테이너에 접착되고 이 접착 물질은 중앙부에서 외부로 도포되며 가장자리 부분에는 도포되지 않는 것을 원칙으로 하는 칩, 상기 칩을 전기적으로 상기 컨테이너에 연결시키는 다수의 리드선 및 상기 컨테이너에 설치되어 상기 칩을 덮음으로써 이 칩이 외부로부터 충격을 받아 파손되거나 이물질로 인해 오염되는 것을 방지하는 커버를 포함한다.Low stress chip package according to the present invention for achieving the above object is a container, a local adhesive portion of one side is bonded to the container through the adhesive material, the adhesive material is applied to the outside from the center portion is not applied to the edge portion Chips not in principle, a plurality of lead wires that electrically connect the chips to the container, and covers that are installed in the container to cover the chip to prevent the chip from being damaged from being damaged or contaminated by foreign matter. It includes.
본 발명의 구조와 특징에 대하여 더욱 상세한 이해를 돕기 위하여, 아래에 도면과 함께 바람직한 실시예를 상세히 설명한다.BRIEF DESCRIPTION OF DRAWINGS To help a more detailed understanding of the structure and features of the present invention, the preferred embodiments will be described in detail below in conjunction with the drawings.
도 1은 종래의 칩 패키지 구조를 나타내는 단면도.1 is a cross-sectional view showing a conventional chip package structure.
도 2는 종래의 칩 패키지가 휘어진 상태를 나타낸 도면.2 is a view showing a state where a conventional chip package is bent.
도 3은 본 고안의 제1 실시예에 따른 단면도.3 is a cross-sectional view according to a first embodiment of the present invention.
도 4는 본 고안의 제2 실시예에 따른 단면도.4 is a cross-sectional view according to a second embodiment of the present invention.
도 5는 본 고안의 제3 실시예에 따른 단면도.5 is a cross-sectional view according to a third embodiment of the present invention.
도 6은 본 고안의 제4 실시예에 따른 단면도.6 is a cross-sectional view according to a fourth embodiment of the present invention.
도 7은 본 고안의 제5 실시예에 따른 단면도.7 is a cross-sectional view according to a fifth embodiment of the present invention.
도 3은 본 고안의 제1 실시예에 따른 단면도이다. 도시한 바와 같이, 본 고안의 제1 실시예에 따른 저응력 칩 패키지(10)는 컨테이너(20), 칩 유닛(30), 접착 물질(32), 다수의 리드선(40) 및 커버(50)를 포함한다.3 is a cross-sectional view according to the first embodiment of the present invention. As shown, the low stress chip package 10 according to the first embodiment of the present invention is a container 20, the chip unit 30, the adhesive material 32, a plurality of lead wires 40 and the cover 50 It includes.
컨테이너(20)는 플라스틱, 강화플라스틱, 유리섬유 또는 세라믹 등 재질로 구성된 인쇄회로기판(Printed Circuit Board)으로서, 패키지 구조(10)를 외부와 전기적으로 연결시키는 매체로 사용될 수 있다. 컨테이너(20)는 상부면(21)과 이 상부면(21)의 반대쪽에 위치한 저면(22)을 포함하며, 상부면(21)은 아래쪽으로 오목하게 들어감으로써 개구가 위로 향하는 체임버(23)를 형성하고, 체임버(23)는 밑부분(231)을 포함하며, 밑 부분(231)은 중앙부에서 아래쪽으로 오목하게 들어감으로써 홈(232)을 형성하고, 상부면(21)에는 소정의 수와 형태로 된 전기회로가 형성된다(도시 생략).The container 20 is a printed circuit board made of a material such as plastic, reinforced plastic, glass fiber or ceramic, and may be used as a medium for electrically connecting the package structure 10 to the outside. The container 20 includes an upper face 21 and a bottom face 22 located opposite the upper face 21, the upper face 21 being recessed downward to open the chamber 23 with the opening upward. The chamber 23 includes a bottom portion 231, and the bottom portion 231 forms a groove 232 by recessing downwardly from the center portion, and has a predetermined number and shape on the top surface 21. An electric circuit is formed (not shown).
칩 유닛(30)은 집적회로 칩(31)이고, 에폭시수지, 실리콘수지, 저용해점 유리 또는 양면 테이프 중 하나를 통해 직접 컨테이너(20) 체임버(23)의 밑 부분(231)에 고착되며, 접착 물질(32)이 칩(40)에 도포되는 면적은 칩(31)을 고정하고 평형을 유지시킬 수 있는 최소한의 면적이며, 칩(31)의 가장자리까지 도포하지 않는 것을 원칙으로 하여, 이 칩(31)의 일 면에 컨테이너(20)와 접착하도록 하는 접착부를 형성하며, 접착 물질(32)은 밑 부분(231)의 홈(232) 내에 도포된다.The chip unit 30 is an integrated circuit chip 31 and is fixed to the bottom portion 231 of the container 20 chamber 23 directly through one of epoxy resin, silicone resin, low melting glass or double sided tape, The area in which the adhesive material 32 is applied to the chip 40 is the minimum area that can fix the chip 31 and maintain the equilibrium. In principle, the chip is not applied to the edge of the chip 31. An adhesive part is formed on one surface of the surface 31 to adhere to the container 20, and the adhesive material 32 is applied in the groove 232 of the bottom portion 231.
리드선(40)은 금 또는 알루미늄 등 도전성 금속재질로 구성되며, 타선기술(打線技術)을 이용하여 이 리드선(40)의 일단을 칩(31)에 연결한 다음, 다른 일단을 수평에 가깝게 신장하는 방식으로 컨테이너(20) 상면부(21) 상의 전기회로와 전기적으로 연결시킨다.The lead wire 40 is made of a conductive metal material such as gold or aluminum, and connects one end of the lead wire 40 to the chip 31 using other wire technology, and then extends the other end close to horizontal. Electrically connected to an electrical circuit on the top surface 21 of the container 20 in a manner.
커버(50)는 비투광성 플라스틱, 금속, 투명한 유리 또는 플라스틱 재질로 구성된 판상체이며, 상부면(51)과 저면(52)을 포함한다. 저면(52)은 접착 물질(53)을 통해 컨테이너(20) 상부면(21)에 고착되어 체임버(23)를 덮음으로써 체임버(23) 내에 설치된 칩(31)이 외부로부터 충격을 받아 파손되거나 이물질로 인해 오염되는 것을 방지한다.The cover 50 is a plate-shaped body made of non-transparent plastic, metal, transparent glass or plastic, and includes a top surface 51 and a bottom surface 52. The bottom surface 52 is fixed to the upper surface 21 of the container 20 through the adhesive material 53 and covers the chamber 23 so that the chip 31 installed in the chamber 23 is shocked from the outside and broken or foreign matter. To prevent contamination.
여기에서 특별히 지적해야 할 것은, 접착 물질(32)이 칩(31)과 컨테이너(20) 밑 부분(231) 사이에 도포되어 형성된 접착부는 이 칩(31) 일 면의 중앙부에서 사방으로 신장되어 칩(31)을 컨테이너(20)에 고정하고 평형시킬 수 있는 최소한의 면적으로 하고, 이 칩(31)의 가장자리까지 도포하지 않는 것을 원칙으로 하여, 이 칩(31)을 컨테이너(20)에 고착시킨다. 칩(31)과 컨테이너(20) 사이의 접착 면적 및 접착 길이가 감소되었으므로, 컨테이너(20)가 휘어질 때에도 칩(31)에 대한 응력을 최소화할 수 있어, 컨테이너(20)가 휘어짐으로 인한 칩(31)의 파손을 최소화할 수 있다. 또한, 칩(31)이 컨테이너(20)에 고착되었을 때, 접착 물질(32)은 밑 부분(231)의 홈(232) 내부에 위치하므로, 칩(31) 상에 접착 물질(32)이 도포되지 않은 부분은 밑 부분(231)과 약간 접촉할 수 있어서, 양자의 접촉 강도를 증가할 수 있어 타선기로 칩(31)에 타선을 할 때에 비뚤어지거나 끊어지는 것을 방지할 수 있다.It should be noted that the adhesive portion formed by applying the adhesive material 32 between the chip 31 and the bottom portion 231 of the container 20 is extended in all directions from the center of one side of the chip 31 to the chip. The chip 31 is fixed to the container 20 on the basis of the minimum area fixed to the container 20 and equilibrated, and not applied to the edge of the chip 31. . Since the adhesion area and the adhesion length between the chip 31 and the container 20 are reduced, the stress on the chip 31 can be minimized even when the container 20 is bent, so that the chip due to the container 20 is bent. Damage to 31 can be minimized. In addition, when the chip 31 is fixed to the container 20, the adhesive material 32 is located inside the groove 232 of the bottom portion 231, so that the adhesive material 32 is applied on the chip 31. The part not in contact with the bottom part 231 can be slightly contacted, so that the contact strength of both can be increased to prevent the crooked or broken when the chip 31 is hit by the other hitter.
패키지(10)를 사용 할 때에는 납땜 또는 기타 전기적 연결방식으로 컨테이너(20)를 전자부품이 장착된 인쇄회로기판(도시 생략)에 연결하면 된다.When the package 10 is used, the container 20 may be connected to a printed circuit board (not shown) in which electronic components are mounted by soldering or other electrical connection.
도 4는 본 고안의 제2 실시예에 따른 단면도이다. 도시한 바와 같이, 본 고안의 제2 실시예에 따른 저응력 칩 패키지(60)는 마찬가지로 컨테이너(61), 칩(62), 접착 물질(63), 다수의 리드선(64) 및 커버(65)를 포함하며, 상기 실시예와의 상이한 점은 다음과 같다.4 is a cross-sectional view according to a second embodiment of the present invention. As shown, the low stress chip package 60 according to the second embodiment of the present invention is likewise similar to the container 61, the chip 62, the adhesive material 63, the plurality of lead wires 64 and the cover 65. It includes, and is different from the above embodiment is as follows.
컨테이너(61)의 체임버(611) 밑 부분(612)에는 소정의 수와 형태의 전기회로가 형성되어 있으며(미 도시), 상기 리드선(64)을 통해 상기 칩(62)과 전기적으로 연결된다.The lower portion 612 of the chamber 611 of the container 61 is provided with a predetermined number and shape of electric circuits (not shown), and is electrically connected to the chip 62 through the lead wire 64.
커버(65)는 비투광성 플라스틱 또는 금속으로 구성된 판상체이고, 구멍(651)이 형성되어 있다. 구멍(651)은 칩(30)과 대응되는 곳에 위치하며, 내부에는 적어도 한 개의 렌즈(652)가 설치되어 있어 외부 광선이 렌즈(652)를 통과하여 칩(62)에 조사(照射)되도록 한다.The cover 65 is a plate-shaped body made of non-transparent plastic or metal, and a hole 651 is formed. The hole 651 is located at a position corresponding to the chip 30, and at least one lens 652 is provided therein to allow external light to pass through the lens 652 to the chip 62. .
또한, 칩(62)과 컨테이너(61) 사이에는 패드(66)가 설치되어 있으며, 이 패드(66)는 접착 물질(63) 주변에 형성되어 칩(62)과 컨테이너(61)의 결합을 강화하는 작용을 한다. 패드(66)는 칩(62)과 컨테이너(61) 사이에 설치되었을 뿐 칩(62)과 직접 고착된 것은 아니므로, 컨테이너(61)는 이 패드(66)를 통해 칩(66)에 대하여 응력을 발생하거나 전달하는 것은 아니다.In addition, a pad 66 is provided between the chip 62 and the container 61, and the pad 66 is formed around the adhesive material 63 to strengthen the bond between the chip 62 and the container 61. It works. Since the pad 66 is installed between the chip 62 and the container 61 but is not directly fixed to the chip 62, the container 61 is stressed against the chip 66 through the pad 66. It does not generate or deliver.
도 5는 본 고안의 제3 실시예에 따른 단면도이다. 도시한 바와 같이, 본 고안의 제3 실시예에 따른 저응력 칩 패키지(70)는 마찬가지로 컨테이너(71), 칩(72), 접착 물질(73), 다수의 리드선(74) 및 커버(75)를 포함하며, 상기 실시예와의 상이한 점은 다음과 같다.5 is a cross-sectional view according to a third embodiment of the present invention. As shown, the low stress chip package 70 according to the third embodiment of the present invention is likewise the container 71, the chip 72, the adhesive material 73, the plurality of lead wires 74 and the cover 75. It includes, and is different from the above embodiment is as follows.
접착 물질(73)은 칩(72) 일 면의 중앙부에서부터 외부 방향으로 일정한 거리 내에서 도포되며, 칩(72)의 가장자리에는 도포되지 않고 칩(72)의 중앙부에도 도포되지 않도록 하여, 칩(72)에 적어도 두 개의 좌우 대칭하며 상호 접촉하지 않음으로써 컨테이너(71)에 국부적으로 고착되도록 하는 접착부를 형성하여 칩(72)을 컨테이너(71) 밑 부분(711)에 고착시킨다.The adhesive material 73 is applied within a predetermined distance from the center of one surface of the chip 72 to the outside direction, and is not applied to the edge of the chip 72 and is not applied to the center of the chip 72, thereby making the chip 72 The chip 72 is fixed to the bottom portion 711 of the container 71 by forming an adhesive portion to be locally fixed to the container 71 by at least two bilaterally symmetrical and not in contact with each other.
그리고, 칩(72)과 컨테이너(71) 사이에는 패드(76)를 설치한다. 패드(76)는 접착 물질(73)의 주변(즉, 두 접착부 주변)에 위치함으로써 칩(72)과 컨테이너(71)사이의 결합 강도를 증가시키나, 칩(72)에 대하여 응력을 발생하거나 전달하지는않는다.The pad 76 is provided between the chip 72 and the container 71. The pad 76 is located around the adhesive material 73 (i.e. around two bonds) to increase the bond strength between the chip 72 and the container 71, but generate or transfer stress to the chip 72. It doesn't.
도 6은 본 고안의 제4 실시예에 따른 단면도이다. 도시한 바와 같이, 본 고안의 제4 실시예에 따른 저응력 칩 패키지(80)는 마찬가지로 컨테이너(81), 칩 유닛(82), 접착 물질(83), 다수의 리드선(84) 및 커버(85)를 포함하며, 상기 실시예와 상이한 점은 다음과 같다.6 is a cross-sectional view according to a fourth embodiment of the present invention. As shown, the low stress chip package 80 according to the fourth embodiment of the present invention is likewise a container 81, a chip unit 82, an adhesive material 83, a plurality of lead wires 84 and a cover 85. ), And are different from the above embodiment as follows.
칩 유닛(72)은 집적회로 칩(821)과 탑재판(822)을 포함하며, 칩(821)은 접착 물질(823)이 모든 면에 도포되는 방식으로 탑재판(822)의 일 면에 고착되고, 탑재판(822)은 국부적 도포 방식으로 접착 물질(83)을 통해 컨테이너(81)의 밑 부분(811)에 고착되며, 컨테이너(81)의 밑 부분(811)에는 홈(812)이 형성되어 있으므로 접착 물질(83)은 홈(812) 내에 위치하며, 탑재판(822)의 열팽창계수와 칩(821)의 열팽창계수는 근사하다.The chip unit 72 includes an integrated circuit chip 821 and a mounting plate 822, and the chip 821 is fixed to one side of the mounting plate 822 in such a manner that an adhesive material 823 is applied to all sides. The mounting plate 822 is fixed to the bottom portion 811 of the container 81 through the adhesive material 83 in a locally applied manner, and the groove 812 is formed in the bottom portion 811 of the container 81. Since the adhesive material 83 is located in the groove 812, the thermal expansion coefficient of the mounting plate 822 and the thermal expansion coefficient of the chip 821 are approximated.
상기와 같은 구조로부터 알 수 있듯이, 탑재판(822)과 컨테이너(81)는 국부적으로 접착하였으므로, 컨테이너(81)가 탑재판(822)에 대해 나쁜 영향을 주는 것이 크게 감소되었다. 또한, 탑재판(822)의 열팽창계수와 칩(821)의 열팽창계수는 근사하므로, 칩(821)이 변형 또는 휘어지는 현상을 크게 감소시킬 수 있어, 칩(821)에 대한 이중 보호 효과도 있다.As can be seen from the above structure, since the mounting plate 822 and the container 81 are locally bonded, it is greatly reduced that the container 81 adversely affects the mounting plate 822. In addition, since the thermal expansion coefficient of the mounting plate 822 and the thermal expansion coefficient of the chip 821 are approximated, the phenomenon in which the chip 821 is deformed or warped can be greatly reduced, thereby providing a dual protection effect for the chip 821.
도 7은 본 고안의 제5 실시예에 따른 단면도이다. 도시한 바와 같이, 본 고안의 제5 실시예에 따른 저응력 칩 패키지(90)는 마찬가지로 컨테이너(91), 칩 유닛(92), 접착 물질(93), 다수의 리드선(94) 및 커버(95)를 포함하며, 실시예와의 상이한 점은 다음과 같다.7 is a cross-sectional view according to a fifth embodiment of the present invention. As shown, the low stress chip package 90 according to the fifth embodiment of the present invention is likewise similar to the container 91, the chip unit 92, the adhesive material 93, the plurality of lead wires 94 and the cover 95. ), And differs from the examples as follows.
칩 유닛(92)은 두 개의 집적회로 칩(921)(922)과 탑재판(923)을 포함하며, 두 개의 집적회로 칩(921)(922)은 탑재판(923) 상에 설치되어 리드선(94)을 통해 전기적으로 탑재판(923)과 컨테이너(91)의 밑 부분(911)에 연결되어 패키지(90)로 하여금 동시에 두 개의 칩(921)(922)기능을 갖게 한다. 또한, 탑재판(923)과 컨테이너(91) 사이에는 두 개의 접착부를 형성하며, 각각 칩(921)(922) 하부와 대응하도록 한다.The chip unit 92 includes two integrated circuit chips 921 and 922 and a mounting plate 923, and the two integrated circuit chips 921 and 922 are provided on the mounting plate 923 so that the lead wire ( 94 is electrically connected to the mounting plate 923 and the bottom portion 911 of the container 91 to allow the package 90 to simultaneously function as two chips 921 and 922. In addition, two bonding portions are formed between the mounting plate 923 and the container 91 so as to correspond to the lower portions of the chips 921 and 922, respectively.
상술한 바와 같이, 본 고안에 따른 저응력 칩 패키지는 칩에 대한 응력을 확실하게 낮출 수 있으므로 진보성과 실용성을 구비하였으며 편리하게 사용할 수 있다. 또한, 본 발명은 출원 전에 동일한 제품 또는 어떠한 간행물에서도 발견한 바가 없으므로 특허 요건을 구비했다고 사료되는 바 발명인의 이익을 보장받기 위하여 법에 의거하여 출원한다.As described above, the low stress chip package according to the present invention can reliably lower the stress on the chip, so it has advanced and practicality and can be conveniently used. In addition, the present invention is not found in the same product or in any publications prior to filing, so it is believed to have patent requirements, so the present invention is filed under the law to ensure the benefit of the inventor.
본 고안에 의해 칩이 받는 응력을 감소시킴으로써 칩이 파손되는 것을 방지할 수 있는 저응력 칩 패키지가 제공된다.The present invention provides a low stress chip package that can prevent the chip from breaking by reducing the stress the chip receives.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2020010032507U KR200268332Y1 (en) | 2001-10-24 | 2001-10-24 | Ic chip package with low packaging stress |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2020010032507U KR200268332Y1 (en) | 2001-10-24 | 2001-10-24 | Ic chip package with low packaging stress |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200268332Y1 true KR200268332Y1 (en) | 2002-03-16 |
Family
ID=73110835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020010032507U KR200268332Y1 (en) | 2001-10-24 | 2001-10-24 | Ic chip package with low packaging stress |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200268332Y1 (en) |
-
2001
- 2001-10-24 KR KR2020010032507U patent/KR200268332Y1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5986334A (en) | Semiconductor package having light, thin, simple and compact structure | |
| KR101160037B1 (en) | Power surface mount light emitting die package | |
| US5998860A (en) | Double sided single inline memory module | |
| US7199400B2 (en) | Semiconductor package | |
| US6586824B1 (en) | Reduced thickness packaged electronic device | |
| US6399418B1 (en) | Method for forming a reduced thickness packaged electronic device | |
| KR970067781A (en) | Semiconductor device, manufacturing method thereof, and collective semiconductor device | |
| JP2002231881A (en) | Semiconductor chip package | |
| CN106920779B (en) | The composite structure and its transportation resources of flexible semiconductor packaging part | |
| KR200268332Y1 (en) | Ic chip package with low packaging stress | |
| KR20030028127A (en) | Semiconductor power package module and method for fabricating the same | |
| JP2000019042A (en) | Semiconductor sensor and mounting structure | |
| KR200268331Y1 (en) | Ic chip package with low packaging stress | |
| KR100444168B1 (en) | semiconductor package | |
| JPS618959A (en) | Semiconductor device | |
| US20030081390A1 (en) | IC chip package | |
| CN2508392Y (en) | Low stress chip assembly | |
| JP2002353549A (en) | Semiconductor laser and method of manufacturing the same | |
| KR200270734Y1 (en) | Ic chip package structure | |
| KR100525452B1 (en) | Semiconductor package & PCB mounted with the same | |
| JP2004172511A (en) | Semiconductor optical sensor | |
| KR100419950B1 (en) | manufacturing method of ball grid array semiconductor package using a flexible circuit board | |
| KR100708050B1 (en) | semiconductor package | |
| US20060125111A1 (en) | Flip chip device | |
| KR100273226B1 (en) | Bottom leaded plastic package and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20091222 Year of fee payment: 9 |
|
| EXPY | Expiration of term |