KR20030028127A - Semiconductor power package module and method for fabricating the same - Google Patents
Semiconductor power package module and method for fabricating the same Download PDFInfo
- Publication number
- KR20030028127A KR20030028127A KR1020010060125A KR20010060125A KR20030028127A KR 20030028127 A KR20030028127 A KR 20030028127A KR 1020010060125 A KR1020010060125 A KR 1020010060125A KR 20010060125 A KR20010060125 A KR 20010060125A KR 20030028127 A KR20030028127 A KR 20030028127A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- control circuit
- printed circuit
- power
- conductive bus
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
Description
본 발명은 반도체 모듈 및 그 제조 방법에 관한 것으로서, 특히 전력 회로와 제어 회로가 하나의 패키지에 어셈블된 반도체 전력용 모듈 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor module and a method of manufacturing the same, and more particularly, to a semiconductor power module and a method of manufacturing the same, in which a power circuit and a control circuit are assembled into one package.
저용량의 인버터 및 서보 드라이버와 같은 전력용 전자 산업이 발전함에 따라서 무게가 가볍고, 크기가 작고, 비용이 저렴하며, 그리고 성능이 높은 전력용 시스템에 대한 요구가 증대되고 있다. 이와 같은 추세에 맞추어서, 최근에는 다양한 전력용 반도체 칩들을 하나의 패키지에 집적시킬 뿐만 아니라, 전력용 반도체 칩들을 제어하기 위한 제어 회로 부품들도 하나의 패키지에 포함시키는 인텔리전트(intelligent) 반도체 전력용 모듈이 각광받고 있다.As the power electronics industry, such as low-capacity inverters and servo drivers, develops, there is an increasing demand for lighter, smaller, lower cost, and higher performance power systems. In line with this trend, recently, an intelligent semiconductor power module that not only integrates various power semiconductor chips into one package but also includes control circuit components for controlling the power semiconductor chips in one package. This is in the limelight.
도 1은 종래의 반도체 전력용 모듈의 일 예를 나타내 보인 단면이다. 도 1에서, 참조 부호 "11"은 케이스를, "13"은 제어 회로 단자를, "15"는 주 회로 단자를, "17"은 주 회로부를, 그리고 "19"는 제어 회로부를 각각 나타낸다.1 is a cross-sectional view showing an example of a conventional semiconductor power module. In Fig. 1, reference numeral 11 denotes a case, 13 denotes a control circuit terminal, 15 denotes a main circuit terminal, 17 denotes a main circuit portion, and 19 denotes a control circuit portion.
도 1에 도시된 바와 같이, 반도체 전력용 모듈(100)은, 모든 구성 요소들이 절연성 금속 기판(16) 위에 접착되어 있고, 본딩 와이어(18)에 의해 상호 전기적으로 연결된 구조를 갖는다. 따라서 전체 면적은 구성 요소들이 접착된 절연성 금속 기판(16)의 크기에 의해 정해지므로, 구성 요소들의 수가 많아질수록 반도체 전력용 모듈(100) 전체의 부피가 커지며, 이에 따라 제조에 요구되는 절연성 금속 기판이나 몰딩재와 같은 재료들의 부피 또한 증가하므로 제조 비용도 증가하게 된다는 문제가 있다.As shown in FIG. 1, the semiconductor power module 100 has a structure in which all the components are bonded onto the insulating metal substrate 16 and electrically connected to each other by the bonding wires 18. Therefore, the total area is determined by the size of the insulating metal substrate 16 to which the components are bonded. As the number of components increases, the volume of the entire semiconductor power module 100 increases, and thus the insulating metal required for manufacturing. Since the volume of materials such as substrates and molding materials also increases, there is a problem that the manufacturing cost increases.
도 2는 종래의 반도체 전력용 모듈의 다른 예를 나타내 보인 단면도이다. 도 2에서, 참조 부호 "21"은 단자이고, "29"는 케이스를 각각 나타낸다.2 is a cross-sectional view showing another example of a conventional semiconductor power module. In Fig. 2, reference numeral 21 denotes a terminal, and 29 denotes a case, respectively.
도 2를 참조하면, 전력용 반도체 소자가 있는 주 회로부(25)와 제어 회로 소자가 있는 제어 회로부(23)는 수직 방향으로 상호 이격된 서로 다른 기판 위에 형성된다. 상기 주 회로부(25)는 하부의 기판 위에 배치되고, 제어 회로부(23)는 상부의 기판 위에 배치된다. 주 회로부(25)와 제어 회로부(23)의 연결은 연결 메탈(connection metal)(27)에 의해 이루어지는데, 이 연결 메탈(27)이 주 회로부(25) 및 제어 회로부(23)와 접촉되는 부분은 솔더(22)에 의해 솔더링된다.Referring to FIG. 2, the main circuit part 25 including the power semiconductor element and the control circuit part 23 including the control circuit element are formed on different substrates spaced apart from each other in the vertical direction. The main circuit portion 25 is disposed on the lower substrate, and the control circuit portion 23 is disposed on the upper substrate. The connection between the main circuit portion 25 and the control circuit portion 23 is made by a connection metal 27, which is the part where the connection metal 27 is in contact with the main circuit portion 25 and the control circuit portion 23. Silver is soldered by the solder 22.
이와 같은 종래의 전력용 반도체 소자는, 주 회로부(25)와 제어 회로부(23)가 상하의 서로 다른 기판 위에 각각 배치되어 있으므로, 주 회로부(25)와 제어 회로부(23) 사이의 연결을 위한 연결 메탈(27) 및 솔더(22)가 별도로 필요하며, 이에 따라 제조 비용이 복잡할 뿐만 아니라 제조 공정 또한 복잡하다는 단점이 있다.In the conventional power semiconductor device, since the main circuit portion 25 and the control circuit portion 23 are disposed on different substrates above and below, the connection metal for connection between the main circuit portion 25 and the control circuit portion 23 is provided. The 27 and the solder 22 are separately required, and thus, the manufacturing cost is complicated and the manufacturing process is complicated.
본 발명이 이루고자 하는 기술적 과제는, 작은 크기, 저렴한 제조 비용 및 간단한 제조 공정을 갖는 반도체 전력용 모듈을 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a module for semiconductor power having a small size, low manufacturing cost and a simple manufacturing process.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 전력용 모듈을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the semiconductor power module.
도 1은 종래의 반도체 전력용 모듈의 일 예를 나타내 보인 단면도이다.1 is a cross-sectional view showing an example of a conventional semiconductor power module.
도 2는 종래의 반도체 전력용 모듈의 다른 예를 나타내 보인 단면도이다.2 is a cross-sectional view showing another example of a conventional semiconductor power module.
도 3은 본 발명에 따른 반도체 전력용 모듈을 나타내 보인 단면도이다.3 is a cross-sectional view showing a semiconductor power module according to the present invention.
도 4a 내지 도 6a 및 도 4b 내지 도 6b는 도 3의 반도체 전력용 모듈의 제1 인쇄 회로 기판 및 제2 인쇄 회로 기판의 접속 모양에 따른 다양한 실시예들을 설명하기 위하여 나타내 보인 도면들이다.4A to 6A and 4B to 6B are diagrams for describing various embodiments according to connection shapes of a first printed circuit board and a second printed circuit board of the semiconductor power module of FIG. 3.
도 7 내지 도 는 본 발명에 따른 반도체 전력용 모듈의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.7 to FIG. 7 are cross-sectional views illustrating a method of manufacturing a semiconductor power module according to the present invention.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 전력용 모듈은, 전력 회로 칩 및 제어 회로 칩이 하나의 패키지에 집적되는 반도체 전력용 모듈에 있어서, 상기 전력 회로 칩이 부착되는 전력 회로부 기판; 상기 전력 회로부 기판에 수직 방향으로 배치되어 상기 제어 회로 칩이 부착되는 제1 제어 회로부 기판과, 상기 전력 회로부 기판에 수평 방향으로 배치되어 상기 전력 회로부 기판과 연결되는 제2 제어 회로부 기판을 포함하는 제어 회로부 기판; 상기 전력 회로부 기판과 부착되어 하단부 및 측부를 밀폐시키는 케이스; 및 상기 케이스와 부착되어 상단부를 밀폐시키는 덮개를 구비하는 것을 특징으로 한다.In order to achieve the above technical problem, a semiconductor power module according to the present invention, a semiconductor power module in which a power circuit chip and a control circuit chip is integrated in one package, the power circuit unit substrate to which the power circuit chip is attached; And a first control circuit board disposed in a direction perpendicular to the power circuit board to which the control circuit chip is attached, and a second control circuit board disposed in a horizontal direction on the power circuit board and connected to the power circuit board. Circuit board; A case attached to the power circuit board and sealing a lower end and a side; And a cover attached to the case and sealing the upper end portion.
상기 전력 회로부 기판은 구리, 세라믹 및 구리가 순차적으로 적층된 구조를 갖는 DBC 기판인 것이 바람직하다.Preferably, the power circuit board is a DBC substrate having a structure in which copper, ceramic, and copper are sequentially stacked.
상기 제1 및 제2 제어 회로부 기판은 제1 및 제2 인쇄 회로 기판인 것이 바람직하다.Preferably, the first and second control circuit portion substrates are first and second printed circuit boards.
상기 제1 인쇄 회로 기판 및 제2 인쇄 회로 기판은 도전성 버스 라인을 구비하여, 상기 도전성 버스 라인을 통하여 상호 연결되는 것이 바람직하다.Preferably, the first printed circuit board and the second printed circuit board have conductive bus lines and are interconnected through the conductive bus lines.
이 경우, 상기 제1 및 제2 인쇄 회로 기판에서 상기 도전성 버스 라인이 존재하는 부분의 형상은 평평한 것일 수 있다. 또는 상기 제1 인쇄 회로 기판에서 상기 도전성 버스 라인이 존재하는 부분의 형상은 돌출부가 형성된 형상이고, 상기 제2 인쇄 회로 기판에서 상기 도전성 버스 라인이 존재하는 부분의 형상은 함몰부가 형성된 형상인 것일 수도 있다. 또는 상기 제1 인쇄 회로 기판에서 상기 도전성 버스 라인이 존재하는 부분의 형상은 돌출부가 형성된 형상이고, 상기 제2 인쇄 회로 기판에서 상기 도전성 버스 라인이 존재하는 부분의 형상은 홀이 형성된 형상인 것일 수도 있다.In this case, the shape of the portion in which the conductive bus lines exist in the first and second printed circuit boards may be flat. Alternatively, the shape of the portion where the conductive bus line exists in the first printed circuit board may be a shape in which protrusions are formed, and the shape of the portion in which the conductive bus line exists in the second printed circuit board may be a shape in which depressions are formed. have. Alternatively, the shape of the portion where the conductive bus line exists in the first printed circuit board may be a shape in which protrusions are formed, and the shape of the portion in which the conductive bus line exists in the second printed circuit board may be a shape in which holes are formed. have.
상기 전력 회로 칩과 상기 제2 제어 회로부 기판은 와이어를 통해 연결되는 것이 바람직하다.Preferably, the power circuit chip and the second control circuit unit substrate are connected through a wire.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 전력용 모듈의 제조 방법은, 일 단부에 형성된 도전성 버스 라인을 갖는 제1 제어 회로부 기판 및 제2 제어 회로 기판을 각각 준비하는 단계; 상기 제1 제어 회로부 기판에제어 회로 칩을 부착시키는 단계; 상기 제어 회로 칩과 상기 제1 제어 회로부 기판을 와이어로 연결시키는 단계; 상기 제2 제어 회로부 기판의 상기 도전성 버스 라인이 있는 면과 상기 제1 제어 회로부 기판의 상기 도전성 버스 라인이 있는 면을 부착시키되, 상호 수직이 되도록 부착시키는 단계; 전력 회로부 기판 위에 전력 회로 칩을 부착시키는 단계; 상기 전력 회로 칩을 상기 전력 회로부 기판에 와이어로 연결시키는 단계; 상기 전력 회로부 기판과 케이스의 하부면을 접착시키는 단계; 상기 제1 및 제2 제어 회로부 기판을 상기 케이스에 접착시키되, 상기 제1 제어 회로부 기판은 상기 케이스의 측면에 부착되고, 상기 제2 제어 회로부 기판은 상기 케이스의 바닥면 위에 부착되도록 하는 단계; 상기 전력 회로 칩과 상기 제2 제어 회로부 기판을 와이어로 상호 연결시키는 단계; 및 덮개를 사용하여 상단부를 밀폐시키는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above another technical problem, a method of manufacturing a semiconductor power module according to the present invention comprises the steps of preparing a first control circuit board and a second control circuit board each having a conductive bus line formed at one end; Attaching a control circuit chip to the first control circuit board; Connecting the control circuit chip and the first control circuit board to a wire; Attaching a surface having the conductive bus line of the second control circuit board and a surface having the conductive bus line of the first control circuit board to be perpendicular to each other; Attaching a power circuit chip on the power circuit board; Connecting the power circuit chip to the power circuit board by a wire; Bonding a lower surface of the power circuit board and the case to each other; Adhering the first and second control circuit boards to the case, wherein the first control circuit board is attached to the side of the case and the second control circuit board is attached to the bottom surface of the case; Interconnecting the power circuit chip and the second control circuit board with a wire; And sealing the upper end by using the cover.
상기 전력 회로부 기판으로서 구리, 세라믹 및 구리가 순차적으로 적층된 구조를 갖는 DBC 기판을 이용하는 것이 바람직하다.It is preferable to use a DBC substrate having a structure in which copper, ceramics and copper are sequentially stacked as the power circuit unit substrate.
상기 제1 및 제2 제어 회로부 기판으로서 제1 및 제2 인쇄 회로 기판을 이용하는 것이 바람직하다.It is preferable to use a 1st and 2nd printed circuit board as said 1st and 2nd control circuit board.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.
도 3은 본 발명에 따른 반도체 전력용 모듈을 나타내 보인 단면도이다.3 is a cross-sectional view showing a semiconductor power module according to the present invention.
도 3을 참조하면, 상기 반도체 전력용 모듈(300)은 제어 회로부(310) 및 전력 회로부(320)를 포함한다.Referring to FIG. 3, the semiconductor power module 300 includes a control circuit unit 310 and a power circuit unit 320.
제어 회로부(310)는, 거의 수직 방향으로 배치된 제1 인쇄 회로 기판(311)과, 거의 수평 방향으로 배치된 제2 인쇄 회로 기판(312)을 구비한다. 도면에 나타내지는 않았지만, 제1 인쇄 회로 기판(311)과 제2 인쇄 회로 기판(312) 표면에는 도전성 버스 라인(미도시)이 형성되어 있으며, 이 도전성 버스 라인은 솔더(314)에 의해 서로 연결된다. 상기 도전성 버스 라인은 구리(copper) 재질로 만들어진다. 제1 인쇄 회로 기판(311)의 일 단부에는 신호 단자(313)가 부착되며, 제1 인쇄 회로 기판(311)의 제1 표면에는 제어 회로 칩(315)이 솔더에 의해 부착된다. 경우에 따라서는 제어 회로 칩(315) 외에도 수동 소자들이 함께 부착될 수도 있다. 제어 회로 칩(315)과 제1 인쇄 회로 기판(311)은 와이어(330)에 의해 전기적으로 연결된다. 제2 인쇄 회로 기판(312)은 연결용 인쇄 회로 기판으로서, 제어 회로 칩(315)이 부착된 제1 인쇄 회로 기판(311)과 전력 회로부(320)를 연결시키기 위한 것이다.The control circuit part 310 is equipped with the 1st printed circuit board 311 arrange | positioned in a substantially vertical direction, and the 2nd printed circuit board 312 arrange | positioned at a substantially horizontal direction. Although not shown, conductive bus lines (not shown) are formed on the surfaces of the first printed circuit board 311 and the second printed circuit board 312, and the conductive bus lines are connected to each other by solder 314. do. The conductive bus line is made of copper material. The signal terminal 313 is attached to one end of the first printed circuit board 311, and the control circuit chip 315 is attached to the first surface of the first printed circuit board 311 by soldering. In some cases, in addition to the control circuit chip 315, passive elements may be attached together. The control circuit chip 315 and the first printed circuit board 311 are electrically connected by the wire 330. The second printed circuit board 312 is a connection printed circuit board, for connecting the first printed circuit board 311 to which the control circuit chip 315 is attached and the power circuit unit 320.
제1 인쇄 회로 기판(311) 및 제2 인쇄 회로 기판(312)은 케이스(340)에 의해 지지되는데, 특히 제1 인쇄 회로 기판(311)은 케이스(340)의 측벽에 접착제, 예컨대 실리콘 접착제(316)에 의해 부착되고, 제2 인쇄 회로 기판(312)은 케이스(340)의 하부면에 역시 접착제, 예컨대 실리콘 접착제(316)에 의해 부착된다.The first printed circuit board 311 and the second printed circuit board 312 are supported by the case 340. In particular, the first printed circuit board 311 may be bonded to a sidewall of the case 340 by using an adhesive such as a silicone adhesive ( 316, and the second printed circuit board 312 is also attached to the bottom surface of the case 340 by an adhesive, such as a silicone adhesive 316.
전력 회로부(320)는, DBC(Direct Bonded Copper) 기판(321), 전력 회로 칩(322) 및 전력 단자(323)를 포함한다. DBC 기판(321)은 구리, 세라믹 및 구리가순차적으로 적층된 구조를 갖는 기판으로서, 케이스(340)의 하부와 완전히 밀착되어서 반도체 전력용 모듈(300)의 하단부를 밀폐시킨다. 전력 회로 칩(322)은 알루미늄 와이어(350)를 통하여 DBC 기판(321)과 전기적으로 연결되고, 알루미늄 와이어(360)를 통해서는 제어 회로부(310)의 제2 인쇄 회로 기판(312)과 전기적으로 연결된다. 전력 단자(323)는 스프링 형태의 단자를 사용할 수 있지만, 이에 한정되는 것은 아니다.The power circuit unit 320 includes a direct bonded copper (DBC) substrate 321, a power circuit chip 322, and a power terminal 323. The DBC substrate 321 is a substrate having a structure in which copper, ceramic, and copper are sequentially stacked. The DBC substrate 321 is completely in contact with the lower portion of the case 340 to seal the lower end of the semiconductor power module 300. The power circuit chip 322 is electrically connected to the DBC substrate 321 through the aluminum wire 350, and is electrically connected to the second printed circuit board 312 of the control circuit unit 310 through the aluminum wire 360. Connected. The power terminal 323 may be a spring type terminal, but is not limited thereto.
한편, 케이스(340)의 상부에는 덮개(370)에 의해 반도체 전력용 모듈(300)의 상단부가 밀폐된다.Meanwhile, the upper end of the semiconductor power module 300 is sealed by the cover 370 on the upper portion of the case 340.
이와 같이 상기 반도체 전력용 모듈(300)은 제어 회로 칩(315)이 부착되는 제1 인쇄 회로 기판(311)을 수직 방향으로 배치시킴으로써 모듈 전체 크기를 크게 감소시킨다.As described above, the semiconductor power module 300 greatly reduces the overall size of the module by arranging the first printed circuit board 311 to which the control circuit chip 315 is attached in the vertical direction.
도 4a 내지 도 6a 및 도 4b 내지 도 6b는 도 3의 반도체 전력용 모듈의 제1 인쇄 회로 기판 및 제2 인쇄 회로 기판의 접속 모양에 따른 다양한 실시예들을 설명하기 위하여 나타내 보인 도면들이다. 도 4a 내지 도 6a는 제1 인쇄 회로 기판(311)의 여러 실시예들을 나타낸 도면들이고, 도 4b 내지 도 6b는 제2 인쇄 회로 기판(312)의 여러 실시예들을 나타낸 도면들이다. 도 4a 내지 도 6a 및 도 4b 내지 도 6b에서 도 3과 동일한 참조 부호는 동일한 요소를 의미하므로 이하에서 중복된 설명은 생략하기로 한다.4A to 6A and 4B to 6B are diagrams for describing various embodiments according to connection shapes of a first printed circuit board and a second printed circuit board of the semiconductor power module of FIG. 3. 4A-6A illustrate various embodiments of the first printed circuit board 311, and FIGS. 4B-6B illustrate various embodiments of the second printed circuit board 312. In FIGS. 4A to 6A and 4B to 6B, the same reference numerals as used in FIG. 3 denote the same elements, and thus, redundant descriptions thereof will be omitted.
먼저 도 4a 및 도 4b에 도시된 바와 같이, 제1 인쇄 회로 기판(311) 내의 도전성 버스 라인(410)이 존재하는 면과, 제2 인쇄 회로 기판(312) 내의 도전성 버스라인(420)이 존재하는 면은 모두 평평한 형상을 가질 수 있다. 또는 도 5a 및 도 5b에 도시된 바와 같이, 제1 인쇄 회로 기판(311) 내의 도전성 버스 라인(510)이 존재하는 면에는 돌출부(515)가 형성되며, 제2 인쇄 회로 기판(312) 내의 도전성 버스 라인(520)이 존재하는 면에는 함몰부(525)가 형성되어, 이 돌출부(515)와 함몰부(525)에 의해 제1 인쇄 회로 기판(311) 및 제2 인쇄 회로 기판(312)을 연결시킬 수도 있다. 또는 도 6a 및 도 6b에 도시된 바와 같이, 제1 인쇄 회로 기판(311) 내의 도전성 버스 라인(410)이 존재하는 면에는 돌출부(615)가 형성되며, 제2 인쇄 회로 기판(312) 내의 도전성 버스 라인(420)이 존재하는 면에는 홀(625)이 형성되어, 이 돌출부(615)와 홀(625)에 의해 제1 인쇄 회로 기판(311) 및 제2 인쇄 회로 기판(312)을 연결시킬 수도 있다.First, as shown in FIGS. 4A and 4B, a surface on which the conductive bus line 410 exists in the first printed circuit board 311 and a conductive bus line 420 in the second printed circuit board 312 exist. Both sides can have a flat shape. Alternatively, as shown in FIGS. 5A and 5B, a protrusion 515 is formed on a surface where the conductive bus line 510 is present in the first printed circuit board 311, and the conductive part is formed in the second printed circuit board 312. A depression 525 is formed on the surface where the bus line 520 exists, and the protrusion 515 and the depression 525 form the first printed circuit board 311 and the second printed circuit board 312. You can also connect. 6A and 6B, a protrusion 615 is formed on a surface where the conductive bus line 410 is present in the first printed circuit board 311, and the conductive part in the second printed circuit board 312 is formed. A hole 625 is formed on a surface where the bus line 420 exists, and the protrusion 615 and the hole 625 connect the first printed circuit board 311 and the second printed circuit board 312. It may be.
도 7 내지 도 9는 본 발명에 따른 반도체 전력용 모듈의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.7 to 9 are cross-sectional views illustrating a method of manufacturing a semiconductor power module according to the present invention.
먼저 도 7을 참조하면, 일 단부에 형성된 도전성 버스 라인(미도시)을 갖는 제1 인쇄 회로 기판(311) 및 제2 인쇄 회로 기판(312)을 각각 준비한다. 다음에 제1 인쇄 회로 기판(311)에 은 에폭시(Ag epoxy)를 이용하여 제어 회로 칩(315)을 부착한다. 그리고 와이어 본딩 공정을 수행하여 제어 회로 칩(315)과 제1 인쇄 회로 기판(311)을 와이어(330)로 연결시킨다. 경우에 따라서는 제어 회로 칩(315)을 코팅하는 공정을 추가로 수행할 수도 있다. 다음에 제1 인쇄 회로 기판(311)의 버스 라인이 존재하는 단부와 정반대인 부분에 신호 단자(313)를 솔더로 부착시킨다. 다음에 솔더(314)를 사용하여 제2 인쇄 회로 기판(312)의 버스 라인이 있는 면과제1 인쇄 회로 기판(311)의 버스 라인이 있는 면을 부착시킨다. 이때 제1 인쇄 회로 기판(311)과 제2 인쇄 회로 기판(312)이 거의 수직이 되도록 부착시킨다.First, referring to FIG. 7, a first printed circuit board 311 and a second printed circuit board 312 having conductive bus lines (not shown) formed at one end thereof are prepared, respectively. Next, the control circuit chip 315 is attached to the first printed circuit board 311 using silver epoxy. The wire bonding process is performed to connect the control circuit chip 315 and the first printed circuit board 311 with the wire 330. In some cases, a process of coating the control circuit chip 315 may be further performed. Next, the signal terminal 313 is attached to the portion of the first printed circuit board 311 opposite to the end where the bus line exists. Next, the solder 314 is used to attach the side with the bus line of the second printed circuit board 312 and the side with the bus line of the first printed circuit board 311. At this time, the first printed circuit board 311 and the second printed circuit board 312 are attached to be substantially perpendicular.
다음에 도 8을 참조하면, 솔더(324)를 사용하여 DBC 기판(321) 위에 전력 회로 칩(322)을 부착시킨다. 전력 회로 칩(322)은 절연 게이트 바이폴라 트랜지스터, 정류 다이오드, 더미스터(thermistor) 등을 포함할 수 있다. 다음에 와이어 공정을 수행하여 알루미늄 와이어(350)를 통해 전력 회로 칩(322)과 DBC 기판(321)을 연결시킨다. 다음에 솔더(324)를 사용하여 스프링 형태의 전력 단자(323)를 DBC 기판(321)에 연결시킨다. 경우에 따라서, 상기 전력 단자(323)를 DBC 기판(321)에 연결시키는 공정은, 상기 전력 회로 칩(322)을 DBC 기판(321)에 부착시키는 공정 또는 와이어 본딩 공정과 동시에 수행할 수도 있다.Next, referring to FIG. 8, the power circuit chip 322 is attached onto the DBC substrate 321 using the solder 324. The power circuit chip 322 may include an insulated gate bipolar transistor, a rectifying diode, a dummyistor, or the like. Next, a wire process is performed to connect the power circuit chip 322 and the DBC substrate 321 through the aluminum wire 350. Next, the solder 324 is used to connect the spring-shaped power terminal 323 to the DBC substrate 321. In some cases, the process of connecting the power terminal 323 to the DBC substrate 321 may be performed simultaneously with the process of attaching the power circuit chip 322 to the DBC substrate 321 or a wire bonding process.
다음에 도 9를 참조하면, DBC 기판(321)과 케이스(340)의 하부면을 접착제, 예컨대 실리콘 접착제(316)를 사용하여 완전히 부착시킨다. 그리고 제1 인쇄 회로 기판(311) 및 제2 인쇄 회로 기판(312)을 상기 케이스(340)에 접착제, 예컨대 실리콘 접착제(316)를 사용하여 부착시키다. 이때 제1 인쇄 회로 기판(311)은 케이스(340)의 측면에 부착되고, 제2 인쇄 회로 기판(312)은 케이스(340)의 바닥면 위에 부착된다. 다음에 와이어 본딩 공정을 수행하여 전력 회로부(320)의 전력 회로 칩(322)과 제2 인쇄 회로 기판(312)을 와이어(360)를 통해 상호 연결시킨다.Next, referring to FIG. 9, the DBC substrate 321 and the lower surface of the case 340 are completely attached by using an adhesive such as a silicone adhesive 316. The first printed circuit board 311 and the second printed circuit board 312 are attached to the case 340 using an adhesive such as a silicone adhesive 316. In this case, the first printed circuit board 311 is attached to the side surface of the case 340, and the second printed circuit board 312 is attached to the bottom surface of the case 340. Next, a wire bonding process is performed to interconnect the power circuit chip 322 and the second printed circuit board 312 of the power circuit unit 320 through the wire 360.
다음에 도 3에 도시된 바와 같이, 덮개(370)를 사용하여 반도체 전력용 모듈(300)의 상단부를 밀폐시키고 그 내부를 실리콘 겔(silicon gel)로 채워서 반도체 전력용 모듈을 완성시킨다.Next, as shown in FIG. 3, the upper end of the semiconductor power module 300 is sealed using the cover 370, and the inside thereof is filled with a silicon gel to complete the semiconductor power module.
이상의 설명에서와 같이, 본 발명에 따른 반도체 전력용 모듈 및 그 제조 방법에 의하면, 제어 회로 칩이 부착되는 제1 인쇄 회로 기판을 수직 방향으로 배치시킴으로써 반도체 전력용 모듈 전체 크기를 크게 감소시킬 수 있으며, 이에 따라 별도의 재료가 불필요하므로 제조 원가도 감소시킬 수 있다. 또한 제조 공정도 종래의 방법에 비하여 간단해진다는 이점도 제공한다.As described above, according to the semiconductor power module and the manufacturing method thereof according to the present invention, by placing the first printed circuit board to which the control circuit chip is attached in the vertical direction, it is possible to greatly reduce the overall size of the semiconductor power module As a result, a separate material is unnecessary, thereby reducing manufacturing costs. It also provides the advantage that the manufacturing process is simplified as compared to the conventional method.
Claims (11)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010060125A KR100843734B1 (en) | 2001-09-27 | 2001-09-27 | Semiconductor power package module and method for fabricating the same |
| JP2002169150A JP4208490B2 (en) | 2001-09-27 | 2002-06-10 | Semiconductor power module and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010060125A KR100843734B1 (en) | 2001-09-27 | 2001-09-27 | Semiconductor power package module and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030028127A true KR20030028127A (en) | 2003-04-08 |
| KR100843734B1 KR100843734B1 (en) | 2008-07-04 |
Family
ID=19714752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010060125A KR100843734B1 (en) | 2001-09-27 | 2001-09-27 | Semiconductor power package module and method for fabricating the same |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4208490B2 (en) |
| KR (1) | KR100843734B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170003112A (en) | 2015-06-30 | 2017-01-09 | 삼성전기주식회사 | Power semiconductor module and manufacturing method thereof |
| WO2017052107A1 (en) * | 2015-09-24 | 2017-03-30 | 엘지이노텍 주식회사 | Power supply device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7482638B2 (en) * | 2003-08-29 | 2009-01-27 | Philips Lumileds Lighting Company, Llc | Package for a semiconductor light emitting device |
| JP4159951B2 (en) * | 2003-09-05 | 2008-10-01 | 三菱電機株式会社 | Manufacturing method of semiconductor module |
| JP2006228948A (en) * | 2005-02-17 | 2006-08-31 | Toyota Industries Corp | Semiconductor device |
| JP5205836B2 (en) * | 2007-06-29 | 2013-06-05 | 富士電機株式会社 | Semiconductor device |
| JP4609504B2 (en) * | 2008-03-04 | 2011-01-12 | 株式会社豊田自動織機 | Electronics |
| KR101626534B1 (en) | 2015-06-24 | 2016-06-01 | 페어차일드코리아반도체 주식회사 | Semiconductor package and a method of manufacturing the same |
| US10861767B2 (en) * | 2018-05-11 | 2020-12-08 | Semiconductor Components Industries, Llc | Package structure with multiple substrates |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5986285A (en) * | 1982-11-09 | 1984-05-18 | 松下電器産業株式会社 | Device for connecting printed board |
| JPH0726862Y2 (en) * | 1989-11-30 | 1995-06-14 | 太陽誘電株式会社 | Hybrid integrated circuit board module |
| JPH04113474U (en) * | 1991-03-25 | 1992-10-05 | 富士電機株式会社 | Three-dimensional bonding structure of printed circuit board |
| JP3466329B2 (en) * | 1995-06-16 | 2003-11-10 | 三菱電機株式会社 | Semiconductor power module |
| JP3223835B2 (en) * | 1997-03-28 | 2001-10-29 | 三菱電機株式会社 | Power semiconductor device and method of manufacturing the same |
| JPH11233712A (en) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | Semiconductor device, its manufacture and electric apparatus using the semiconductor device |
| JP2000068446A (en) * | 1998-08-25 | 2000-03-03 | Hitachi Ltd | Power semiconductor module |
-
2001
- 2001-09-27 KR KR1020010060125A patent/KR100843734B1/en active IP Right Grant
-
2002
- 2002-06-10 JP JP2002169150A patent/JP4208490B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170003112A (en) | 2015-06-30 | 2017-01-09 | 삼성전기주식회사 | Power semiconductor module and manufacturing method thereof |
| WO2017052107A1 (en) * | 2015-09-24 | 2017-03-30 | 엘지이노텍 주식회사 | Power supply device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003110089A (en) | 2003-04-11 |
| KR100843734B1 (en) | 2008-07-04 |
| JP4208490B2 (en) | 2009-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6774465B2 (en) | Semiconductor power package module | |
| US5936305A (en) | Stacked leads-over chip multi-chip module | |
| US5637828A (en) | High density semiconductor package | |
| US5811879A (en) | Stacked leads-over-chip multi-chip module | |
| KR101505552B1 (en) | Complex semiconductor package and method of fabricating the same | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| KR100442847B1 (en) | Power semiconductor module that has three dimensional structure and a method of manufacturing thereof | |
| US6683374B2 (en) | Electronic component and process for producing the electronic component | |
| US5504370A (en) | Electronic system circuit package directly supporting components on isolated subsegments | |
| KR100262723B1 (en) | Semiconductor package and semiconductor module using the same | |
| KR100843734B1 (en) | Semiconductor power package module and method for fabricating the same | |
| JPH06181286A (en) | Semiconductor device | |
| US20030042591A1 (en) | Electronic component with at least two stacked semiconductor chips, and fabrication method | |
| US7714422B2 (en) | Electronic module with a semiconductor chip and a component housing and methods for producing the same | |
| JPH0730059A (en) | Multichip module | |
| JPS62104056A (en) | Mounting structure for semiconductor part | |
| JP2003197840A (en) | Chip package and manufacturing method therefor | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| KR100446277B1 (en) | Semiconductor power package module and method for fabricating the same | |
| JPH02343A (en) | Substrate for mounting electronic parts | |
| KR100260996B1 (en) | Array type semiconductor package using a lead frame and its manufacturing method | |
| KR19980025890A (en) | Multi-chip package with lead frame | |
| US20030043555A1 (en) | Electronic component with at least two stacked semiconductor chips and process for producing the electronic component | |
| KR20040075683A (en) | Power semiconductor mudule package and method for fabricating the same | |
| KR100708050B1 (en) | semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160509 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170329 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180601 Year of fee payment: 11 |