KR200232214Y1 - Ball grid array package - Google Patents
Ball grid array package Download PDFInfo
- Publication number
- KR200232214Y1 KR200232214Y1 KR2019980018038U KR19980018038U KR200232214Y1 KR 200232214 Y1 KR200232214 Y1 KR 200232214Y1 KR 2019980018038 U KR2019980018038 U KR 2019980018038U KR 19980018038 U KR19980018038 U KR 19980018038U KR 200232214 Y1 KR200232214 Y1 KR 200232214Y1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- metal wiring
- wiring layer
- slot
- semiconductor chip
- Prior art date
Links
Abstract
본 고안은 볼 그리드 어레이 패키지를 개시한다. 개시된 본 고안은, 기판(1)이 절연막(12)을 사이에 두고 금속 배선층(11)들이 배열된 구조를 이룬다. 기판(1)의 중앙에는 슬로트(13)가 형성되고, 최상부 금속 배선층(11)에 슬로트(13)로 돌출되는 인너 리드(11a)가 형성된다. 기판(1)에 비아홀(14)이 형성되고, 비아홀(14)의 측벽과 최상부 및 최하부 금속 배선층(11)에 전도막(30)이 도금처리되어서, 각 금속 배선층(11)이 전기적으로 연결된다. 반도체 칩(2)이 기판(1)상에 접착제(3)에 의해 부착되고, 최상부 금속 배선층(11)의 인너 리드(11a)와 반도체 칩(2)의 패드(21)가 금속 와이어(4)로 연결된다. 따라서, 금속 와이어(4)가 기판(1)의 하부로 노출되지 않게 된다. 슬로트(13) 전체에 봉지제(5)로 몰딩되는데, 금속 와이어(4)가 기판(1) 하부로 돌출되지 않으므로, 봉지제(5)도 기판(1) 하부로 돌출되지 않고 기판(1)의 밑면과 동일 평면을 이루게 된다. 솔더 볼(6)이 기판(1)의 최하부 금속 배선층(11)에 부착된다.The present invention discloses a ball grid array package. The disclosed invention has a structure in which the metallization layers 11 are arranged with the substrate 1 sandwiching the insulating film 12 therebetween. The slot 13 is formed in the center of the board | substrate 1, and the inner lead 11a which protrudes into the slot 13 is formed in the uppermost metal wiring layer 11, and is formed. The via hole 14 is formed in the substrate 1, and the conductive film 30 is plated on the sidewalls of the via hole 14 and the top and bottom metal wiring layers 11 so that the metal wiring layers 11 are electrically connected to each other. . The semiconductor chip 2 is attached to the substrate 1 by the adhesive 3, and the inner lead 11a of the uppermost metal wiring layer 11 and the pad 21 of the semiconductor chip 2 are attached to the metal wire 4. Leads to. Thus, the metal wire 4 is not exposed to the bottom of the substrate 1. The whole slot 13 is molded with an encapsulant 5, and since the metal wire 4 does not protrude below the substrate 1, the encapsulant 5 also does not protrude below the substrate 1 and the substrate 1 does not. ) Is coplanar with the base of the base. Solder balls 6 are attached to the lowermost metal wiring layer 11 of the substrate 1.
Description
본 고안은 볼 그리드 어레이 패키지에 관한 것으로서, 보다 구체적으로는 소정의 회로 패턴을 갖는 기판에 반도체 칩이 탑재되어 전기적으로 연결되고, 기판의 하면에 실장을 위한 다수의 솔더 볼이 부착되어 구성된 볼 그리드 어레이 패키지에 관한 것이다.The present invention relates to a ball grid array package, and more particularly, a ball grid, in which a semiconductor chip is mounted and electrically connected to a substrate having a predetermined circuit pattern, and a plurality of solder balls for mounting are attached to a lower surface of the substrate. Relates to an array package.
종래의 볼 그리드 어레이 패키지는 도 1에 나타낸 바와 같이, 기판(1)은 열경화성 수지 재질의 절연막(12)에 소정의 회로 패턴인 구리 재질의 수 개의 금속 배선층(11)이 형성된 구조로 이루어지고, 그의 중앙에는 슬로트(13)가 형성된 구조로 이루어져 있다. 기판(1)에 접착제(3)에 의해 탑재되는 반도체 칩(2)의 중앙 밑면에 패드(21)가 형성되어 있어서, 이 패드(21)가 기판(1)의 슬로트(13)를 통해서 노출되어 있다. 패드(21)와 맨 밑의 금속 배선층(11)이 금속 와이어(4)에 의해 연결되어 전기적 접속을 이루고 있다.In the conventional ball grid array package, as shown in FIG. 1, the substrate 1 has a structure in which several metal wiring layers 11 made of copper, which are predetermined circuit patterns, are formed on an insulating film 12 made of a thermosetting resin material. In the center thereof, a slot 13 is formed. The pad 21 is formed at the bottom of the center of the semiconductor chip 2 mounted on the substrate 1 by the adhesive 3, so that the pad 21 is exposed through the slot 13 of the substrate 1. It is. The pad 21 and the bottom metal wiring layer 11 are connected by the metal wire 4 to make an electrical connection.
슬로트(13) 전체는 봉지제(5)에 의해 몰딩되어 있으며, 기판(1)의 하면에는 실장을 위한 수개의 솔더 볼(6)이 각 금속 배선층(11)의 단자에 접속하도록 부착되어 있다.The whole slot 13 is molded by the sealing agent 5, and several solder balls 6 for mounting are attached to the lower surface of the board | substrate 1 so that it may connect to the terminal of each metal wiring layer 11. .
그러나, 상기한 바와 같은 종래의 패키지에서, 패드(21)에 금속 와이어(4)에 의해 연결되는 금속 배선층(11)은 최하부에 위치하고 있기 때문에, 금속 와이어(4)가 기판(1)의 밑면으로 돌출될 수밖에 없다. 이로 인하여, 봉지제(5)도 금속 와이어(4)를 둘러싸야 하기 때문에, 기판(1)의 밑면으로 돌출되므로, 패키지의 전체 두께가 두꺼워지는 문제점이 있었다.However, in the conventional package as described above, since the metal wiring layer 11 connected to the pad 21 by the metal wire 4 is located at the bottom, the metal wire 4 is brought to the underside of the substrate 1. There is no choice but to protrude. For this reason, since the sealing agent 5 should also surround the metal wire 4, since it protruded to the underside of the board | substrate 1, there existed a problem that the whole thickness of the package became thick.
상기와 같은 문제점을 해소하기 위해 안출된 본 고안은, 금속 와이어가 기판의 밑면으로 돌출되지 않도록 하여, 봉지제가 기판의 밑면과 동일 평면을 이루게 하므로써, 패키지의 전체 두께를 줄일 수 있는 볼 그리드 어레이 패키지를 제공하는데 목적이 있다.The present invention devised to solve the above problems, the ball grid array package that can reduce the overall thickness of the package by preventing the metal wire from protruding to the bottom of the substrate, the encapsulant is coplanar with the bottom of the substrate The purpose is to provide.
도 1은 종래의 볼 그리드 어레이 패키지를 나타낸 단면도1 is a cross-sectional view showing a conventional ball grid array package
도 2a 내지 도 2c는 본 고안에 따른 기판을 제조하는 과정을 순차적으로 나타낸 단면도2A through 2C are cross-sectional views sequentially illustrating a process of manufacturing a substrate according to the present invention.
도 3은 기판에 슬로트가 형성된 상태를 나타낸 평면도3 is a plan view showing a state in which slots are formed on a substrate;
도 4는 기판에 형성되는 비아홀의 위치를 나타낸 평면도4 is a plan view illustrating a position of a via hole formed in a substrate;
도 5는 비아홀에 도금된 전도막에 의해 각 금속 배선층이 연결된 상태를 나타낸 평면도5 is a plan view showing a state in which each metal wiring layer is connected by a conductive film plated in a via hole.
도 6은 기판의 상하부에 포토레지스트가 도포되어, 하부 포토레지스트에 솔더 볼 랜드가 형성된 상태를 나타낸 단면도6 is a cross-sectional view illustrating a state in which photoresist is applied to upper and lower portions of a substrate to form solder ball lands on a lower photoresist;
도 7은 접착제가 기판 상부에 도포된 상태를 나타낸 단면도7 is a cross-sectional view showing a state that the adhesive is applied on the substrate
도 8은 반도체 칩이 접착제에 의해 기판 상부에 부착된 상태를 나타낸 단면도8 is a cross-sectional view showing a state in which a semiconductor chip is attached to an upper portion of a substrate by an adhesive;
도 9a는 반도체 칩의 패드와 최상부 금속 배선층의 인너 리드가 금속 와이어로 연결된 상태를 나타낸 단면도9A is a cross-sectional view illustrating a state in which a pad of a semiconductor chip and an inner lead of an uppermost metal wiring layer are connected with a metal wire;
도 9b는 도 8의 접착제 대신에 열경화성 수지인 절연막으로 반도체 칩이 기판 상부에 부착된 상태를 나타낸 단면도FIG. 9B is a cross-sectional view illustrating a state in which a semiconductor chip is attached to an upper portion of an insulating film made of a thermosetting resin instead of the adhesive of FIG. 8.
도 10은 슬로트를 봉지제로 몰딩하는 상태를 나타낸 단면도10 is a cross-sectional view showing a state of molding the slot with an encapsulant.
도 11은 본 고안에 따른 최종 완성된 패키지를 나타낸 것으로서, 반도체 칩의 양측이 봉지제로 몰딩되는 상태를 나타낸 단면도11 is a view showing the final package according to the present invention, a cross-sectional view showing a state in which both sides of the semiconductor chip is molded with an encapsulant
도 12는 최상부 금속 배선층 양측에 댐을 형성시킨 것을 나타낸 단면도12 is a cross-sectional view showing dams formed on both sides of an uppermost metal wiring layer.
- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-
1 - 기판 2 - 반도체 칩1-substrate 2-semiconductor chip
3 - 접착제 4 - 금속 와이어3-glue 4-metal wire
5 - 봉지제 6 - 솔더 볼5-encapsulant 6-solder balls
11 - 금속 배선층 11a - 인너 리드11-metallization layer 11a-inner lead
12 - 절연막 13 - 슬로트12-insulating film 13-slot
21 - 패드 30 - 전도막21-Pad 30-Conductive Film
상기와 같은 목적을 달성하기 위한 본 고안에 따른 패키지는 다음과 같은 구성으로 이루어진다.Package according to the present invention for achieving the above object consists of the following configuration.
반도체 칩이 탑재되는 기판은 최소한 하나 이상의 금속 배선층이 절연막에 의해 절연되고, 중앙에는 슬로트가 형성된 구조로서, 최상부의 금속 배선층이 슬로트로 노출되어 인너 리드가 형성된다. 인너 리드가 슬로트를 통해 노출되는 반도체 칩의 패드와 금속 와이어로 전기적으로 연결된다. 기판에는 비아홀이 관통,형성되고, 비아홀의 측벽과 인너 리드를 갖는 최상부 및 최하부 금속 배선층에 구리와 같은 전도막이 도금처리되어서, 전기적으로 서로 연결된다.In the substrate on which the semiconductor chip is mounted, at least one metal wiring layer is insulated by an insulating film, and a slot is formed in the center thereof, and an inner lead is formed by exposing the uppermost metal wiring layer to a slot. The inner lead is electrically connected to the pad of the semiconductor chip exposed through the slot and the metal wire. Via holes are formed in the substrate, and conductive films such as copper are plated on top and bottom metal wiring layers having sidewalls and inner leads of the via holes, and are electrically connected to each other.
이러한 구조의 기판상에 반도체 칩이 접착제에 의해 탑재되고, 슬로트 전체가 봉지제로 밀봉되는데, 금속 와이어가 최상부에 배치된 인너 리드와 패드를 연결하기 때문에, 금속 와이어가 기판 하부로 돌출되지 않으므로, 봉지제는 기판 밑면과 동일 평면을 이루게 된다. 기판 밑면에 배치된 최하부 금속 배선층에 솔더 볼이 부착된다.The semiconductor chip is mounted on the substrate of this structure by an adhesive, and the whole slot is sealed with an encapsulant. Since the metal wire connects the inner lead and the pad disposed at the top, the metal wire does not protrude below the substrate. The encapsulant is coplanar with the bottom surface of the substrate. Solder balls are attached to the bottom metal wiring layer disposed on the bottom of the substrate.
상기된 본 고안의 구성에 의하면, 최상부에 배치된 금속 배선층에 슬로트로 돌출되는 인너 리드가 형성되고, 금속 와이어가 이 인너 리드와 패드를 연결하게 되므로써, 기판의 하부로 돌출되지 않게 되고, 따라서 봉지제도 기판의 하부로 돌출되지 않게 기판의 밑면과 동일 평면을 이루면서 몰딩될 수가 있게 된다.According to the above-described configuration of the present invention, the inner lead protruding into the slot is formed in the metal wiring layer disposed on the uppermost portion, and the metal wire does not protrude to the lower portion of the substrate by connecting the inner lead and the pad, thus sealing It can be molded while forming the same plane as the bottom surface of the substrate so as not to protrude to the bottom of the drafting substrate.
이하, 본 고안의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
먼저, 본 고안에 따른 최종 완성품인 볼 그리드 어레이 패키지의 구조를 도 11을 참고로 하여 설명하면 다음과 같다.First, the structure of the ball grid array package which is the final finished product according to the present invention will be described with reference to FIG.
기판(1)은 단일 금속 배선층(11) 구조가 아니라, 수 층(본 실시예에서는 4층)으로 구성되어, 각각의 사이에 개재된 3개의 절연막(12)에 의해 각 금속 배선층(11)이 절연된 구조로 이루어진다. 즉, 금속 배선층(11)들 중 최상부와 최하부의 배선층은 상부와 하부로 노출된 상태가 된다. 또한, 기판(1)의 중앙에는 슬로트(13)가 형성되고, 이 슬로트(13)로 돌출되는 인너 리드(11a)가 최상부 금속 배선층(11)에 형성된다.The substrate 1 is not composed of a single metal wiring layer 11 structure but is composed of several layers (four layers in this embodiment). Each of the metal wiring layers 11 is formed by three insulating films 12 interposed therebetween. It is made of insulated structure. That is, the uppermost and lowermost wiring layers of the metal wiring layers 11 are exposed to the upper and lower portions. In addition, the slot 13 is formed in the center of the board | substrate 1, and the inner lead 11a which protrudes from this slot 13 is formed in the uppermost metal wiring layer 11. As shown in FIG.
반도체 칩(2)은 접착제(3)에 의해 기판(1)상에 탑재되어 부착된다. 반도체 칩(2)의 중앙 밑면에 패드(21)가 형성되어서 슬로트(13)를 통해 하부로 노출된다. 패드(21)와 인너 리드(11a)가 금속 와이어(4)에 의해 본딩되어서, 전기적으로 연결된다. 이때, 금속 와이어(4)는 최상부의 금속 배선층(11)에 형성된 인너 리드(11a)와 패드(21)를 연결하기 때문에, 기판(1)의 밑면으로 돌출되지 않게 된다.The semiconductor chip 2 is mounted on and attached to the substrate 1 by an adhesive 3. The pad 21 is formed at the bottom of the center of the semiconductor chip 2, and is exposed downward through the slot 13. The pad 21 and the inner lead 11a are bonded by the metal wire 4 so as to be electrically connected. At this time, since the metal wire 4 connects the inner lead 11a formed on the uppermost metal wiring layer 11 and the pad 21, the metal wire 4 does not protrude to the bottom surface of the substrate 1.
따라서, 슬로트(13)를 통해 노출된 인너 리드(11a)를 보호하기 위해, 슬로트(13) 전체에 몰딩되는 봉지제(5)도 기판(1)의 밑면으로 돌출될 필요가 없게 되며, 그러므로 기판(1)의 밑면과 동일 평면을 이룰 수가 있게 된다.Therefore, in order to protect the inner lead 11a exposed through the slot 13, the encapsulant 5 molded over the entire slot 13 does not need to protrude to the underside of the substrate 1, Therefore, the bottom surface of the substrate 1 can be coplanar.
한편, 수 개의 솔더 볼(6)이 최하부의 금속 배선층(11)에 전기적으로 연결되도록 기판(1)의 밑면에 부착된다.On the other hand, several solder balls 6 are attached to the bottom surface of the substrate 1 so as to be electrically connected to the lowermost metal wiring layer 11.
여기서, 각 금속 배선층(11)은 서로간의 전기적 접속이 이루어져야 하므로, 이를 위해서 도 10에 도시된 바와 같이, 기판(1)에는 비아홀(14)이 관통,형성된다. 구리와 같은 전도막(30)이 최상부의 금속 배선층(11) 상부면과 비아홀(13)의 측벽 및 최하부의 금속 배선층(11) 하부면에 도금처리되어서, 각각의 금속 배선층(11)이 전기적으로 연결되어진다.Here, since each metal wiring layer 11 must be electrically connected to each other, as shown in FIG. 10, via holes 14 are penetrated and formed in the substrate 1. A conductive film 30 such as copper is plated on the upper surface of the uppermost metal wiring layer 11 and the sidewall of the via hole 13 and the lower surface of the lowermost metal wiring layer 11 so that each metal wiring layer 11 is electrically Connected.
이하, 상기와 같이 구성된 본 실시예에 따른 패키지 제조 과정을 첨부도면을 참고로 하여 상세히 설명한다.Hereinafter, a package manufacturing process according to the present embodiment configured as described above will be described in detail with reference to the accompanying drawings.
먼저, 도 2a와 같이, 구리 재질의 2개의 금속 배선층(11)을 열경화성 수지인 절연막(12)을 사이에 두고 열압착하여 부착한다. 이어서, 도 2b와 같이, 절연막(12)을 매개로 기판(1)의 최하부에 배치되는 금속 배선층(11)을 부착한다. 그런 다음, 도 2c와 같이, 금속 배선층(11)의 상부에 절연막(12)을 열압착하여 부착한다.First, as shown in FIG. 2A, two metal wiring layers 11 made of copper are thermocompression-bonded to each other with an insulating film 12 made of a thermosetting resin interposed therebetween. Next, as shown in FIG. 2B, the metal wiring layer 11 disposed on the lowermost portion of the substrate 1 is attached via the insulating film 12. Then, as shown in FIG. 2C, the insulating film 12 is thermocompression-bonded to the upper portion of the metal wiring layer 11.
이어서, 도 3과 같이, 기판(1)의 중앙을 따라 슬로트(13)을 형성하고, 전체 상부에 다른 금속 배선층(11)을 부착한다. 이때, 최상부의 금속 배선층(11)이 슬로트(13)로 돌출되도록 하여, 인너 리드(11a)를 형성한다.Next, as shown in FIG. 3, a slot 13 is formed along the center of the substrate 1, and another metal wiring layer 11 is attached to the entire upper portion. At this time, the uppermost metal wiring layer 11 protrudes into the slot 13 to form the inner lead 11a.
그리고, 도 4에서, 서로 절연되어 있는 각 금속 배선층(11)을 전기적으로 연결시키기 위한 비아홀(14)을 기판(1)에 관통,형성한다. 그런 다음, 도 5와 같이, 인너 리드(11a)를 갖는 최상부의 금속 배선층(11) 상부면과 비아홀(14)의 측벽 및 최하부의 금속 배선층(11) 하부면에 구리 재질의 전도막(30)을 얇게 도금처리하여, 각 금속 배선층(11)을 전기적으로 연결시킨다.In FIG. 4, via holes 14 are formed in the substrate 1 to electrically connect the metal wiring layers 11 insulated from each other. Then, as shown in FIG. 5, the conductive film 30 made of copper is formed on the upper surface of the uppermost metal wiring layer 11 having the inner lead 11a and the sidewall of the via hole 14, and the lower surface of the lowermost metal wiring layer 11. Is plated thinly to electrically connect each metal wiring layer 11.
이어서, 도 6와 같이, 전체 상부와 하부 각각에 포토레지스트(40)를 도포하고, 하부 포토레지스트(40)에 솔더 볼 부착을 위한 랜드(41)를 식각하여 형성한다. 즉, 포토레지스트 식각에 의해 최하부 금속 배선층(11)이 노출된다.Subsequently, as shown in FIG. 6, the photoresist 40 is applied to each of the entire upper and lower portions, and the lands 41 for attaching solder balls are etched to the lower photoresist 40. That is, the lowermost metal wiring layer 11 is exposed by photoresist etching.
그런 다음, 도 7과 같이 전체 상부에 접착제(3)를 도포한 후, 도 8와 같이 반도체 칩(2)을 접착제(3)로 기판(1)상에 탑재하여 부착한다. 이때, 반도체 칩(2)의 패드(21)는 슬로트(13)을 통해 하부로 노출된다.Then, after the adhesive 3 is applied to the entire upper portion as shown in FIG. 7, the semiconductor chip 2 is mounted on the substrate 1 with the adhesive 3 and attached as shown in FIG. 8. At this time, the pad 21 of the semiconductor chip 2 is exposed downward through the slot 13.
이어서, 도 9a와 같이 패드(21)와 최상부 금속 배선층(11)의 인너 리드(11a)를 금속 와이어(4)로 전기적으로 연결한다. 즉, 본 고안에서는, 최상부의 금속 배선층(11)에 형성된 인너 리드(11a)를 패드(21)와 연결시키므로, 금속 와이어(4)가 기판(1)의 밑면에서 돌출되지 않게 된다. 여기서, 반도체 칩(2)은 접착제(3)에 의해 기판(1)상에 부착하였으나, 도 9b와 같이 열경화성 수지인 절연막(12)을 사용해서 부착한 후, 패드(21)와 인너 리드(11a)를 금속 와이어(4)로 연결하여도 된다.Subsequently, as shown in FIG. 9A, the pad 21 and the inner lead 11a of the uppermost metal wiring layer 11 are electrically connected with the metal wire 4. That is, in the present invention, since the inner lead 11a formed on the uppermost metal wiring layer 11 is connected to the pad 21, the metal wire 4 does not protrude from the bottom surface of the substrate 1. Here, the semiconductor chip 2 was attached onto the substrate 1 by the adhesive 3, but after the insulating film 12, which is a thermosetting resin, was attached as shown in FIG. 9B, the pad 21 and the inner lead 11a were attached. ) May be connected by a metal wire 4.
그런 다음, 전체를 뒤집은 후, 도 10과 같이 디스펜서(40)를 사용해서 슬로트(13) 전체를 봉지제(5)로 몰딩한다. 또한, 반도체 칩(2)과 기판(1)의 계면 신뢰성을 향상시키기 위해서, 도 11과 같이 반도체 칩(2)의 양측을 디스펜서(40)를 사용해서 봉지제(5)로 몰딩한다. 이때, 금속 와이어(4)가 기판(1)의 하부로 돌출되어 있지 않으므로, 봉지제(5)가 기판(1)의 하부로 돌출되지 않게 기판(1)의 밑면과 동일 평면에 위치하게 된다.Then, after inverting the whole, the whole slot 13 is molded with the sealing agent 5 using the dispenser 40 as shown in FIG. In addition, in order to improve the interfacial reliability between the semiconductor chip 2 and the substrate 1, both sides of the semiconductor chip 2 are molded with the encapsulant 5 using the dispenser 40 as shown in FIG. At this time, since the metal wire 4 does not protrude below the substrate 1, the encapsulant 5 is positioned on the same plane as the bottom surface of the substrate 1 such that the encapsulant 5 does not protrude below the substrate 1.
최종적으로, 도 6의 공정에서 최하부 금속 배선층(11)으로 연결된 랜드(14)에 솔더 볼(6)를 부착하면, 본 고안에 따른 패키지가 완성된다.Finally, when the solder ball 6 is attached to the lands 14 connected to the lowermost metal wiring layer 11 in the process of FIG. 6, the package according to the present invention is completed.
한편, 도 11과 같이 반도체 칩(2)의 양측 부분을 몰딩할 때, 도 12와 같은 방식을 사용해도 된다. 즉, 최상부 금속 배선층(11)의 양측을 다른 부분보다 두껍게 한 후, 이 부분을 부분 식각하여 댐(11b)을 형성한다. 이러한 상태에서, 댐(11b)을 중심으로 내측에 봉지제(5)을 도포하여 밀봉하면, 댐(11b)이 봉지제(5)내로의 수분 침투를 방지하게 된다.In addition, when molding both parts of the semiconductor chip 2 like FIG. 11, you may use the method similar to FIG. That is, after both sides of the uppermost metal wiring layer 11 are made thicker than other portions, the portions 11 are partially etched to form dams 11b. In this state, when the sealing agent 5 is applied and sealed on the inner side of the dam 11b, the dam 11b prevents the penetration of moisture into the sealing agent 5.
이상에서 설명한 바와 같이, 최상부 금속 배선층(11)에 인너 리드(11a)가 형성되어서, 금속 와이어(4)에 의해 반도체 칩(2)의 패드(21)에 연결되므로써, 금속 와이어(4)가 기판(1)의 하부로 돌출되지 않게 된다. 따라서, 봉지제(5)도 기판(1)이 하부로 돌출되지 않게 몰딩하는 것이 가능하게 되어, 패키지의 전체 두께를 줄일 수가 있다.As described above, the inner lead 11a is formed in the uppermost metal wiring layer 11 so that the metal wire 4 is connected to the pad 21 of the semiconductor chip 2 by the metal wire 4. It does not protrude below (1). Therefore, the sealing agent 5 can also be molded so that the board | substrate 1 does not protrude below, and the overall thickness of a package can be reduced.
이상에서는 본 고안에 의한 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.In the above has been shown and described with respect to a preferred embodiment for carrying out the package according to the present invention, the present invention is not limited to the above embodiment, the invention without departing from the spirit of the invention claimed in the claims below Anyone with ordinary knowledge in this field will be able to implement various changes.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980018038U KR200232214Y1 (en) | 1998-09-21 | 1998-09-21 | Ball grid array package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980018038U KR200232214Y1 (en) | 1998-09-21 | 1998-09-21 | Ball grid array package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000006791U KR20000006791U (en) | 2000-04-25 |
| KR200232214Y1 true KR200232214Y1 (en) | 2001-08-07 |
Family
ID=69521086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980018038U KR200232214Y1 (en) | 1998-09-21 | 1998-09-21 | Ball grid array package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200232214Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112018207B (en) * | 2020-08-14 | 2023-02-03 | 隆基绿能科技股份有限公司 | Laminated solar cell and preparation method thereof |
-
1998
- 1998-09-21 KR KR2019980018038U patent/KR200232214Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000006791U (en) | 2000-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (en) | Molded semiconductor device and method for manufacturing the same, lead frame | |
| US5606198A (en) | Semiconductor chip with electrodes on side surface | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| US20080160678A1 (en) | Method for fabricating semiconductor package | |
| US5773895A (en) | Anchor provisions to prevent mold delamination in an overmolded plastic array package | |
| KR100630581B1 (en) | Manufacturing method of carrier substrate for producing semiconductor device, and semiconductor device and manufacturing method thereof | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| KR100439407B1 (en) | Method of producing a semiconductor device package | |
| KR200232214Y1 (en) | Ball grid array package | |
| KR100390466B1 (en) | multi chip module semiconductor package | |
| JP3198243B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20020185743A1 (en) | Wafer level chip-scale package and a method for manufacturing | |
| KR100253397B1 (en) | Chip scale package and method thereof | |
| KR100388211B1 (en) | Multi chip package | |
| KR100247641B1 (en) | Package and method of manufacturing the same | |
| KR100891538B1 (en) | Chip stack package | |
| JP3136274B2 (en) | Semiconductor device | |
| KR100800135B1 (en) | Method for fabricating chip size package | |
| KR0173930B1 (en) | Ball grid array for lead frame | |
| KR100762871B1 (en) | method for fabricating chip scale package | |
| JPH0846091A (en) | Ball grid array semiconductor device | |
| KR0185514B1 (en) | Chip scale package and method of making the same | |
| KR100413475B1 (en) | film adhesive having circuit pattern and multi chip module semiconductor package using the same | |
| JP3405718B2 (en) | Semiconductor device | |
| KR100379086B1 (en) | Semiconductor Package Manufacturing Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |