KR200227320Y1 - Bit Stream Supply Supports Serial / Parallel Mode - Google Patents
Bit Stream Supply Supports Serial / Parallel Mode Download PDFInfo
- Publication number
- KR200227320Y1 KR200227320Y1 KR2019960012358U KR19960012358U KR200227320Y1 KR 200227320 Y1 KR200227320 Y1 KR 200227320Y1 KR 2019960012358 U KR2019960012358 U KR 2019960012358U KR 19960012358 U KR19960012358 U KR 19960012358U KR 200227320 Y1 KR200227320 Y1 KR 200227320Y1
- Authority
- KR
- South Korea
- Prior art keywords
- bit stream
- serial
- parallel
- signal
- output
- Prior art date
Links
Abstract
본 고안은 직렬/병렬 모드를 지원하는 비트 스트림 공급 장치에 관한 것으로, 일반적으로 영상 데이타 및 음성 데이타를 코딩하고 비트 스트림을 공급해 주는 비트 스트림기는 고가의 엔코더 장비를 사용하기 때문에 쉽게 구비하기가 힘든 문제점이 있으므로, 본 고안은 이러한 문제점을 해결하기 위해서 클럭을 가변시켜 비트율을 가변할 수 있게 하고, 출력되는 데이타를 직렬/병렬의 양 모드로 출력 가능하게 하고, D-플립플롭과 카운터를 써서 회로까지 간단하게 한 것이다.The present invention relates to a bit stream supply device supporting serial / parallel mode. In general, a bit streamer for coding video data and audio data and supplying a bit stream is difficult to be easily equipped because it uses expensive encoder equipment. Therefore, in order to solve this problem, the present invention can vary the bit rate by varying the clock, output the output data in both serial / parallel modes, and use a D-flip-flop and a counter to the circuit. It's simple.
Description
제1도는 본 고안의 비트림 공급 장치를 나타낸 구성도.1 is a block diagram showing a bitrim supply apparatus of the present invention.
제2도는 본 고안의 입력단의 신호를 나타낸 타이밍도.2 is a timing diagram showing a signal of an input terminal of the present invention.
제3도는 본 고안의 출력단의 신호를 나타낸 타이밍도.3 is a timing diagram showing a signal of an output stage of the present invention.
제4도는 본 고안의 제어 장치의 회로도이다.4 is a circuit diagram of a control device of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 저장 매체 20 : 내부 기억 장치10: storage medium 20: internal storage device
30 : 제어 장치 40 : 직렬/병렬 선택부30: control unit 40: serial / parallel selection unit
50 : 가변 클럭부 60 : 비트 스트림 출력부50: variable clock section 60: bit stream output section
본 고안은 직렬/병렬 모드를 지원하는 비트 스트림 공급 장치에 관한 것으로, 특히 비트 스트림 공급 장치에서 클럭을 가변하고, 출력되는 데이타를 직렬/병렬 모드로 가변할 수 있게 조정하여 제품에 입력 시킴으로써 제품이 제대로 동작하는지 판별하기 위한 직렬/병렬 모드를 지원하는 비트 스트림 공급 장치에 관한 것이다.The present invention relates to a bit stream supply device that supports serial / parallel mode, and in particular, the clock is changed in the bit stream supply device, and the output data can be adjusted to the serial / parallel mode so that the product can be input to the product. The present invention relates to a bit stream supply device that supports serial / parallel mode for determining whether the device is operating properly.
일반적으로 하드 디스크와 같은 저장 매체를 포함한 장비를 설계하였을시, 이 장비를 시판하기 전 테스트 공정을 거치는데 이때 테스트 장비로 사용되는 것은 영상 데이타 및 음성 데이타를 코딩하고 비트 스트림을 공급해 주고 있다.In general, when a device including a storage medium such as a hard disk is designed, a test process is performed before the device is marketed, and the test device is used to code video data and audio data and to supply a bit stream.
그러나, 현재까지 사용되고 있는 비트 스트림기로는 고가의 엔코더 장비를 사용하기 때문에 쉽게 구비하기가 힘들다.However, since the bit streamer used up to now uses expensive encoder equipment, it is difficult to provide it easily.
따라서 본 고안은 이러한 문제점을 해결하기 위해서, 데이타를 코딩하고 비트림을 공급하는 장치의 구성을 간단하게 한 것이다.Therefore, to solve this problem, the present invention simplified the configuration of an apparatus for coding data and supplying a bitrim.
즉, 클럭을 가변시켜 비트율을 가변할 수 있게 하고, 출력되는 데이타를 직렬/병렬의 양 모드로 출력 가능하고 하고, D-플립플롭과 카운터를 써서 회로를 간단하게 구성할 수 있다.In other words, the clock can be varied so that the bit rate can be varied, the output data can be output in both serial and parallel modes, and the circuit can be easily configured by using a D-flip flop and a counter.
이하 도면을 참조하여 설명하면 다음과 같다.A description with reference to the drawings as follows.
비트 스트림 공급 장치는 코딩한 비트 스트림을 실제 시스템에 입력하는데 필요한 인터페이스 장치이다.The bit stream supply device is an interface device for inputting a coded bit stream into an actual system.
본 고안의 비트 스트림 공급 장치를 제1도를 참조하여 설명하면, 하드 디스크와 같이 데이타를 저장하고 있는 저장 매체(10)와; 상기 저장 매체(10)에서 시스템 내부로 비트 스트림을 읽어들여 저장해 놓는 내부 기억 장치(20)와, 상기 내부 기억 장치(20)에 저장된 비트 스트림을 읽어들여 내부의 카운터를 동작시켜 직렬/병렬 양 모드를 구현하여 출력하는 제어 장치(30)와; 상기 제어 장치(30)의 직렬/병렬 양 모드를 구현하기 위해서 모드를 선택하는 직렬/병렬 선택부(40)와; 상기 제어 장치(30)의 클럭을 가변 시켜주는 가변 클럭부(50) 및; 상기 제어 장치(30)의 직렬/병렬 양 모드의 코딩된 비트 스트림을 출력하는 비트 스트림 출력부(60)로 구성된다.Referring to FIG. 1, the bit stream supply apparatus of the present invention includes: a storage medium 10 for storing data such as a hard disk; An internal storage device 20 that reads and stores a bit stream from the storage medium 10 into the system, and reads a bit stream stored in the internal storage device 20 and operates an internal counter to operate a serial / parallel mode. Control device 30 for implementing and outputting; A serial / parallel selector 40 for selecting a mode to implement a serial / parallel both mode of the control device 30; A variable clock unit 50 for varying a clock of the control device 30; It consists of a bit stream output unit 60 for outputting the coded bit stream of the serial / parallel mode of the control device 30.
저장 매체(10)에서 데이타를 읽어들여 내부 기억 장치(20)에 저장하고, 비트 스트림을 출력시키는데 비트 스트림을 공급할 대상에서 신호를 받아 이때부터 제어 장치(30)내의 카운터가 동작한다.Data is read from the storage medium 10 and stored in the internal storage device 20, and a bit stream is output to receive a signal from a target to supply a bit stream, and a counter in the control device 30 operates from this time.
직렬/병렬 선택부(40)에서 모드를 선택하여 카운터의 카운팅에 따라 데이타가 출력되며, 클럭은 가변 클럭부(50)에서 입력 전압을 가변시켜 바꿔주어 비트 스트림 출력부(60)로 출력되는 데이타를 직렬/병렬로 가변할 수 있다.By selecting a mode in the serial / parallel selector 40, data is output according to the counting of the counters, and the clock is changed by changing the input voltage in the variable clock part 50 to output to the bit stream output part 60. Can be changed in series / parallel.
상기와 같이 구성되어 동작하는 비트 스트림 공급 장치의 입력단과 출력단의 신호의 특성을 제2도와 제3도를 참조로 하여 살펴보면 다음과 같다.The characteristics of the signals of the input terminal and the output terminal of the bit stream supply apparatus configured and operated as described above will be described with reference to FIG. 2 and FIG.
먼저 입력단 신호의 특성을 살펴보면, ① 신호는 입력단의 클럭 신호이고, ② 신호는 비트 스트림을 받는 쪽에서 받을 준비가 되어 있다는 것을 알려주는 신호이고, ③ 신호는 입력단의 리셋 신호이고, ④ 신호는 직렬/병렬 신호를 변환하여 출력된 신호 중 병렬 신호이고, ⑤ 신호는 직렬 신호이며, ⑥ 신호는 입력 데이타를 나타낸다.First, look at the characteristics of the input signal, ① signal is the clock signal of the input terminal, ② signal is a signal indicating that the bitstream is ready to receive, ③ signal is a reset signal of the input terminal, ④ signal is serial / Among the signals output by converting the parallel signals, the parallel signals are represented, the ⑤ signal is a serial signal, and the ⑥ signal represents input data.
상기의 병렬 신호인 ④와 직렬 신호인 ⑤는 둘 중 하나만 선택하도록 되어 있으며, 비트 스트림을 받는 쪽에서 받을 준비가 되어 있다는 것을 알러주는 신호인 ②는 카운터를 동작시키는 신호이다.The parallel signal ④ and the serial signal ⑤ are to select only one of them, and ②, which signals that the bitstream is ready to receive, is a signal for operating the counter.
출력단 신호의 특성을 살펴보면, ⑦ 신호는 읽고자 하는 내부 기억장치(20)의 번지를 나타내고, ⑧ 신호는 내부 기억 장치(20)의 출력 인에이블 신호이고, ⑨ 신호는 내부 기억 장치(20)의 칩셀렉트 신호이고, ⑩ 신호는 현재의 데이타가 유효함을 비트 스트링을 받는 쪽에 알려주기 위한 신호이며, ⑪ 신호는 출력 데이타를 나타낸다.Looking at the characteristics of the output signal, the signal ⑦ indicates the address of the internal memory device 20 to be read, the signal ⑧ is an output enable signal of the internal memory device 20, and the signal ⑨ is a signal of the internal memory device 20. The chip select signal is a signal for informing the receiving side of the bit string that the current data is valid, and the signal is representing output data.
출력 데이타를 나타내는 신호인 ⑪은 병렬 데이타와 직렬 데이터가 나올 수 있는데 이것은 직렬/병렬 양 모드에 따라 선택이 가능하다.The signal representing the output data can be parallel and serial data, which can be selected according to the serial / parallel mode.
본 고안의 비트 스트림 공급 장치에서 제어 장치(30)의 직렬/병렬 모드 구현 회로 구성을 제4도를 참조하여 설명하면, 데이타는 직렬/병렬 양 모드가 모두 가능하며, 출력 데이타 [7‥‥0]은 직렬 모드인 경우에는 유효하지 않으므로 오동작을 막기 위해서 하이 임피던스 처리를 할필요가 있다.Referring to Fig. 4, the serial / parallel mode implementing circuit configuration of the control device 30 in the bit stream supply apparatus of the present invention can be used in both serial / parallel modes and output data [7. ] Is not valid in series mode, so high impedance processing is required to prevent malfunction.
입력단의 신호에서 비트 스트림을 받는 쪽에서 받을 준비가 되어 있다는 것을 알러주는 신호인 ②가 로우로 되어 데이타를 받을 준비가 되어 있으면, U1은 인에이블 되고 이 인에이블 신호는 램_인에이블 신호로 쓰여 램에서 데이타를 읽어올 수 있게 한다.In the signal of the input terminal, when the signal (2), which informs the receiving side of the bit stream, is ready to receive low and is ready to receive data, U1 is enabled and this enable signal is written as the RAM enable signal. Allow data to be read from.
동시에 U1이 인에이블 되면 U2가 카운팅을 시작한다.At the same time, when U1 is enabled, U2 starts counting.
U2가 15까지 카운팅을 하면, U5에 인어1이블 신호를 띄워주고 입력한 16비트 데이타는 직렬 모드인 경우에는 1비트씩 시프트 시키고, 병렬 모드인 경우에는 데이타를 그대로 유지한다.When U2 counts up to 15, the enable signal is displayed on U5, and the input 16-bit data is shifted by one bit in the serial mode, and the data is retained in the parallel mode.
U2가 7까지 카운팅을 하면, 8비트 병렬 데이타를 출력시키고, 직렬모드인 경우에는 1비트씩 차례로 출력시킨다.When U2 counts up to 7, 8-bit parallel data is output, and in serial mode, each bit is output one by one.
출력시에는 ⑩의 신호를 같이 띄워 비트 스트림을 받는 쪽에서 출력데이타가 유효함을 알려준다.At the time of output, the signal of 같이 is displayed together to indicate that the output data is valid on the receiving side of the bit stream.
U2의 캐리는 U3에서 U4로 데이타 전송을 인에이블 시킨다. U2의 Q3은 U5의 클럭으로 사용된다.Carry of U2 enables data transfer from U3 to U4. Q3 of U2 is used as the clock of U5.
U6은 U2의 캐리가 생기면 인에이블 된다. 이 U6의 신호는 U5를 인에이블 시키는데 사용된다.U6 is enabled when a carry of U2 occurs. This signal of U6 is used to enable U5.
U4는 데이타가 직렬인 경우는 데이타를 시프트시켜 출력하고, 데이타가 병렬인 경우에는 8비트를 시프트 시키지 않고 유지시켜 출력한다.U4 shifts and outputs the data when the data are serial, and maintains and outputs the 8 bits without shifting when the data is parallel.
상기와 같은 직렬/병릴 모드를 구현하기 위한 제어 장치(30)의 클럭은 가변 클럭부(40)에서 입력되는 전압을 입력단의 가변 저항을 사용하여 가변시켜 바꿔줌으로써 출력되는 데이타의 비트율을 가변할 수 있다.The clock of the control device 30 for implementing the serial / parallel mode as described above may vary the bit rate of the output data by varying the voltage input from the variable clock unit 40 using a variable resistor at the input terminal. have.
따라서, 비트 스트림 공급 장치는 가변 출력부에 의해 클럭을 가변하여 출력되는 데이타를 직렬/병렬로 가변할 수 있다.Therefore, the bit stream supply apparatus can vary data output by varying a clock by the variable output unit in series / parallel.
이상에서 설명한 바와 같이 본 고안은 비트 스트림 공급 장치 내에서 클럭을 가변할 수 있고, D-플립플롭과 카운터를 써서 회로 또한 간단해질 수 있는 효과가 있다.As described above, the present invention has the effect that the clock can be varied in the bit stream supply device, and the circuit can also be simplified by using a D-flip flop and a counter.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960012358U KR200227320Y1 (en) | 1996-05-17 | 1996-05-17 | Bit Stream Supply Supports Serial / Parallel Mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960012358U KR200227320Y1 (en) | 1996-05-17 | 1996-05-17 | Bit Stream Supply Supports Serial / Parallel Mode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970063755U KR970063755U (en) | 1997-12-11 |
| KR200227320Y1 true KR200227320Y1 (en) | 2001-09-17 |
Family
ID=60930416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960012358U KR200227320Y1 (en) | 1996-05-17 | 1996-05-17 | Bit Stream Supply Supports Serial / Parallel Mode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200227320Y1 (en) |
-
1996
- 1996-05-17 KR KR2019960012358U patent/KR200227320Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970063755U (en) | 1997-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4872009A (en) | Method and apparatus for data compression and restoration | |
| CN112162193A (en) | Multi-path address register, probe card, addressable test chip, system and method | |
| CA1236218A (en) | Method and apparatus for digital huffman decoding | |
| KR850001444B1 (en) | Digital signal processing circuit | |
| KR200227320Y1 (en) | Bit Stream Supply Supports Serial / Parallel Mode | |
| EP0212223B1 (en) | Video encoder apparatus | |
| TW370743B (en) | System for variable length code data stream position arrangement | |
| KR910010363A (en) | Card Handling Device and Card Handling Method | |
| KR0141240B1 (en) | Memory device of error correction | |
| KR860003555A (en) | Bitstream Configurator for Disk Controller | |
| US20060155927A1 (en) | Single memory with multiple shift register functionality | |
| ES8101829A1 (en) | Improvements introduced in the disposal of circuits for the indicator of an information system (Machine-translation by Google Translate, not legally binding) | |
| SU1564633A1 (en) | Device for addressing immediate-access memory | |
| KR940008806B1 (en) | Memory addressing and data counting circuit | |
| JPH11203447A (en) | Decoding device and its method | |
| EP0186056A2 (en) | Video decoder apparatus | |
| SU1529461A1 (en) | Device for indication of extreme value of sequence of numerical values | |
| JPS5958988A (en) | Character broadcast receiver | |
| TW347500B (en) | Data order determining device | |
| SU1035825A1 (en) | Apparatus for transmitting discrete information | |
| SU1541622A1 (en) | Device for interfacing computing machine with data transmission equipment | |
| SU1068983A1 (en) | Device for recording digital information | |
| KR970025144A (en) | Memory interface method and circuit of variable length decoder | |
| JP3384213B2 (en) | Memory access device | |
| KR100357092B1 (en) | Error correction system and method for signal format conversion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |