KR200213632Y1 - 주파수 및 위상 자동 보상장치 - Google Patents

주파수 및 위상 자동 보상장치 Download PDF

Info

Publication number
KR200213632Y1
KR200213632Y1 KR2020000025225U KR20000025225U KR200213632Y1 KR 200213632 Y1 KR200213632 Y1 KR 200213632Y1 KR 2020000025225 U KR2020000025225 U KR 2020000025225U KR 20000025225 U KR20000025225 U KR 20000025225U KR 200213632 Y1 KR200213632 Y1 KR 200213632Y1
Authority
KR
South Korea
Prior art keywords
signal
output
phase
mixing
frequency
Prior art date
Application number
KR2020000025225U
Other languages
English (en)
Inventor
유경봉
Original Assignee
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자주식회사 filed Critical 엘지전자주식회사
Priority to KR2020000025225U priority Critical patent/KR200213632Y1/ko
Application granted granted Critical
Publication of KR200213632Y1 publication Critical patent/KR200213632Y1/ko

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 고안은 주파수 및 위상 자동 보상장치에 관한 것으로, 종래에는 운반신호와 내부신호의 위상이 0도 또는 180도의 차이가 있는 경우 모두 로킹된 것으로 판단하여, 출력신호가 반전되어 출력되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 고안은 입력신호를 인가받아 각각 서로다른 내부신호와 혼합하는 제1및 제2혼합부와; 상기 제1 및 제2혼합부 각각의 출력신호에서 합성분을 제거하는 제1 및 제2합성분제거부와; 상기 제1합성분제거부의 출력신호를 인가받아 비트 주파수의 크기에 따라 위상만을 변화시켜 출력하는 자동주파수제어 루프필터와; 상기 자동주파수제어 루프필터 출력신호의 크기에 따라 1 또는 -1을 출력하는 제로크로싱 검출부와; 상기 제로크로싱 검출부의 출력과 제2합성분제거부의 출력을 혼합하여 출력하는 제3혼합부와; 상기 제3혼합부의 출력신호를 인가받아 필터링하여 출력하는 자동위상제어 루프필터와; 상기 자동위상제어 루프필터의 출력신호의 직류레벨에 따라 상기 내부신호의 위상을 수정하여 출력하는 전압제어발진기로 구성되는 주파수 및 위상 자동 보상장치에 있어서, 입력신호가 로킹된 후, 입력신호가 반전되었는지를 판별하고 반전되었으면 상기 제로크로싱 검출부의 출력을 차단하고, 1의 값을 제3혼합부로 인가하는 릴레이를 더 포함하여 , 항상 위상차가 0도인 경우에 로킹동작이 일어나도록 함으로써, 위상이 반전되는 경우를 방지하는 효과가 있다.

Description

주파수 및 위상 자동 보상장치{AUTO CORRECTOR FOR FREQUENCY AND PHASE}
본 고안은 주파수 및 위상 자동 보상장치에 관한 것으로, 특히 릴레이를 사용하여 위상이 자동으로 반전되도록 하여 별도 회로의 부가 없이 자동으로 주파수 및 위상을 보상할 수 있는 주파수 및 위상 자동 보상장치에 관한 것이다.
도1은 종래 주파수 및 위상 자동 보상장치의 블록도로서, 이에 도시한 바와 같이 중간주파수(INTERMEDATE FREQUENCY, IF) 대역의 실제신호와 운반신호(PILOT)가 혼합된 입력신호를 인가받아 각각 서로다른 내부신호(LOCAL)와 혼합하는 제1및 제2혼합부(1,2)와; 상기 제1 및 제2혼합부(1,2) 각각의 출력신호에서 합성분을 제거하는 제1 및 제2합성분제거부(3,4)와; 외부로 출력되는 상기 제1합성분제거부(3)의 출력신호를 인가받아 상기 내부신호(LOCAL)와 중간주파수 대역의 입력신호(IF) 중 운반신호(PILOT)의 차에 해당하는 비트 주파수의 크기에 따라 위상만을 변화시켜 출력하는 자동주파수제어 루프필터(AUTO FREQUENCY CONTROL LOOP FILTER,5)와; 상기 자동주파수제어 루프필터(5)를 통해 인가된 신호의 크기에 따라 1 또는 -1을 출력하는 제로크로싱 검출부(6)와; 상기 제로크로싱 검출부(6)의 출력과 상기 제2합성분제거부(4)의 출력신호를 인가받아 혼합하여 출력하는 제3혼합부(7)와; 상기 제3혼합부(7)의 출력신호를 인가받아 필터링하여 출력하는 자동위상제어 루프필터(8)와; 상기 자동위상제어 루프필터(8)의 출력신호의 직류레벨에 따라 상기 내부신호(LOCAL)의 위상을 수정하여 출력하는 전압제어발진기(9)로 구성된다.
이하, 상기와 같이 구성된 종래 주파수 및 위상 자동 보상장치의 동작을 설명한다.
먼저, 중간주파수 대역의 입력신호(IF)가 운반신호(PILOT)과 혼합되어 인가되면, 이를 입력받은 제1 및 제2혼합부(1,2)는 각각 서로 위상이 반대인 내부신호(LOCAL)과 혼합되어 서로의 출력신호의 위상이 반대인 출력신호를 출력한다.
그 다음, 상기 제1혼합부(1)의 출력신호를 인가받은 제1합성분제거부(3)와, 제2혼합부(2)의 출력신호를 인가받은 제2합성분제거부(4)는 상기 제1 및 제2혼합부(1,2) 각각에서 출력되는 신호중 차성분을 제외한 합성분을 제거하여 출력한다.
이때, 상기 제1합성분제거부(3)의 출력은 다음 단계인 아날로그 디지털 변환기(도면 미도시) 측으로 인가되며, 제2합성분제거부(4)의 출력은 외부로 출력되지 않고, 이후에 제3혼합부(7)에서 다른 신호와 혼합된다.
그 다음, 상기 제1합성분제거부(3)의 출력신호를 인가받은 자동주파수제어 루프필터(5)는 운반신호(PILOT)의 주파수의 차에 해당하는 비트 주파수의 크기에 따라 입력된 신호의 위상을 변환시켜 출력한다.
즉, 도2는 상기 자동주파수제어 루프필터(5)의 주파수에 따른 위상의 변화그래프 도로서, 이에 도시한 바와 같이 그 비트 주파수의 크기에 따라, 위상을 -90도에서 90도까지 변화시켜 출력한다.
그 다음, 상기 자동주파수제어 루프필터(5)의 출력신호를 인가받은 제로크로싱 검출부(6)는 그 입력된 신호의 값에 따라 1 또는 -1의 값을 출력한다. 다시말해서 0보다 큰 전압의 신호가 인가되면 고전위를 출력하고, 0보다 작은 전압의 신호가 인가되면 저전위를 출력하여, 사각파의 출력을 출력하게 된다.
그 다음, 상기 제로크로싱 검출부(6)의 출력과 상기 제2합신호제거부(4)의 출력신호를 인가받은 제3혼합부(7)는 인가된 두신호를 혼합하여 출력한다.
그 다음, 상기 제3혼합부(7)의 출력신호를 인가받은 자동위상제어 루프필터(8)는 입력된 신호의 비트 주파수에 따라 출력신호를 결정하여 출력한다.
도3은 상기 자동위상제어 루프필터(8)의 입출력신호 파형도로서, 이에 도시한 바와 같이 입력과 출력신호의 형태는 비트 주파수의 값에 따라 여러지로 나타나게 되나, 크게 3가지의 경우로 나타낼 수 있으며, 실선의 경우가 입력신호이며, 점선이 출력신호의 파형을 나타낸다.
그 다음, 상기 자동위상제어 루프필터(8)의 출력신호를 인가받은 전압제어발진기(9)는 그 입력된 신호의 직류성분에 따라 특정한 주파수의 내부신호(LOCAL)를 발생시키며, 이는 상기 제1 및 제2 혼합부(1,2) 각각에 인가되어 중간주파수의 입력신호(IF)와 운반신호(PILOT)와 혼합되어 다시 상기 설명한 경로를 순환하게 된다.
이와 같은 순환을 반복하여 상기 내부신호(LOCAL)의 주파수 및 위상이 중간주파수의 입력신호(IF)와 운반신호(PILOT)의 주파수 및 위상과 동일한 값이 되어, 그 주파수 및 위상이 복원된다.
그러나, 상기와 같은 종래 주파수 및 위상 자동 보상장치는 운반신호와 내부신호의 위상이 0도 또는 180도의 차이가 있는 경우 모두 로킹된 것으로 판단하여, 제1 및 제2혼합부를 통해 혼합된 신호가 모두 위상 반전된 형태로 출력될 수 있으며, 따라서 항상 분석을 통해 신호가 반전되었는지의 여부를 판단해야 하고, 반전된 경우 그 반전된 신호를 재반전 하여 복원하는 회로가 사용됨으로써, 그 주파수 및 위상의 보상동작에 신뢰성이 저하되고, 복잡한 회로가 추가되어야 하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 고안은 단순한 회로를 부가하여, 반전된 신호를 원래의 신호로 복원할 수 있는 주파수 및 위상 자동 보상장치를 제공함에 그 목적이 있다.
도1은 종래 주파수 및 위상 자동 보상장치의 블록도.
도2는 도1에 있어서, 자동주파수제어 루프필터의 주파수대 위상관계를 보인 그래프도.
도3은 도1에 있어서, 자동위상제어 루프필터를 통해 입출력되는 신호의 파형도.
도4는 본 고안 주파수 및 위상 자동 보상장치의 블록도.
도5는 도4에 있어서, 자동위상제어 루프필터를 통해 입출력되는 신호의 파형도.
*도면의 주요 부분에 대한 부호의 설명*
1:제1혼합부 2:제2혼합부
3:제1합성분제거부 4:제2합성분제거부
5:자동주파수제어 루프필터 6:제로크로싱 검출부
7:제3혼합부 8:자동위상제어 루프필터
9:전압제어발진기 10:릴레이
상기와 같은 목적은 로킹된 신호의 위상반전 여부를 판단하여, 위상이 반전된 것으로 판단되면, 제2합신호제거부의 출력신호와 혼합되는 신호를 1로 고정시키는 수단을 구비함으로써 달성되는 것으로, 이와 같은 본 고안을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도4는 본 고안 주파수 및 위상 자동 보상장치의 블록도로서, 이에 도시한 바와 같이 중간주파수 대역의 입력신호(IF)와 운반신호(PILOT)가 혼합된 입력신호를 인가받아 각각 서로다른 내부신호(LOCAL)와 혼합하는 제1및 제2혼합부(1,2)와; 상기 제1 및 제2혼합부(1,2) 각각의 출력신호에서 합성분을 제거하여 외부로 출력하는 제1 및 제2합성분제거부(3,4)와; 외부로 출력되는 상기 제1합성분제거부(3)의 출력신호를 인가받아 상기 내부신호(LOCAL)와 중간주파수 대역의 입력신호(IF) 중 운반신호(PILOT)의 차에 해당하는 비트 주파수의 크기에 따라 위상만을 변화시켜 출력하는 자동주파수제어 루프필터(5)와; 상기 자동주파수제어 루프필터(5)를 통해 인가된 신호의 크기에 따라 1 또는 -1을 출력하는 제로크로싱 검출부(6)와; 상기 제로크로싱 검출부(6)의 출력신호에 따라 스위칭 변환되어 강제로 1의 값을 다음단에 인가하는 릴레이(10)와; 상기 릴레이(10)를 통해 상기 제로크로싱 검출부(6)의 출력 또는 1의 값을 인가받아 상기 제2합성분제거부(4)의 출력신호와 혼합하여 출력하는 제3혼합부(7)와; 상기 제3혼합부(7)의 출력신호를 인가받아 필터링하여 출력하는 자동위상제어 루프필터(8)와; 상기 자동위상제어 루프필터(8)의 출력신호의 직류레벨에 따라 상기 내부신호(LOCAL)의 위상을 수정하여 출력하는 전압제어발진기(9)로 구성된다.
이하, 상기와 같이 구성된 본 고안 주파수 및 위상 자동 보상장치의 동작을 설명한다.
먼저, 중간주파수 대역의 입력신호(IF)가 운반신호(PILOT)과 혼합되어 인가되면, 이를 입력받은 제1 및 제2혼합부(1,2)는 각각 서로 위상이 반대인 내부신호(LOCAL)과 혼합되어 서로의 출력신호의 위상이 반대인 출력신호를 출력한다.
그 다음, 상기 제1혼합부(1)의 출력신호를 인가받은 제1합성분제거부(3)와, 제2혼합부(2)의 출력신호를 인가받은 제2합성분제거부(4)는 상기 제1 및 제2혼합부(1,2) 각각에서 출력되는 신호중 차성분을 제외한 합성분을 제거하여 출력한다.
이때, 상기 제1 및 제2합성분제거부(3,4)의 출력은 다음 단계인 아날로그 디지털 변환기(도면 미도시) 측으로 인가된다.
그 다음, 상기 제1합성분제거부(3)의 출력신호를 인가받은 자동주파수제어 루프필터(5)는 운반신호(PILOT)의 주파수의 차에 해당하는 비트 주파수의 크기에 따라 입력된 신호의 위상을 변환시켜 출력한다.
그 다음, 상기 자동주파수제어 루프필터(5)의 출력신호를 인가받은 제로크로싱 검출부(6)는 그 입력된 신호의 값에 따라 1 또는 -1의 값을 갖는 사각파의 출력을 출력하게 된다.
그 다음, 만일 입력신호(IF)와 지역신호(LOCAL)의 위상차가 180도에서 360도의 차이가 발생할 경우, 270도에서 로킹(LOCKING)동작이 일어나며, 이는 주파수는 동일하고 위상이 반전된 것임을 알 수 있다. 이와 같이 위상이 반전된 경우를 상기외부로 출력되는 제1 및 제2합신호 제거부(3,4)의 출력신호를 인가받아 감지하는 디코딩 집적회로(DECODING IC)를 사용하여 감지하고, 그 감지결과 위상이 반전된 것이면, 릴레이(10)를 제어하여 상기 제로크로싱 검출부(6)의 출력대신 강제적으로 1의 값을 출력한다.
그 다음, 상기 릴레이(10)를 통해 제로크로싱 검출부(6)의 출력 또는 1의 값을 인가받은 제3혼합부(7)는 제2합신호제거부(4)의 출력신호와 혼합하여 혼합하여 출력한다.
그 다음, 상기 제3혼합부(7)의 출력신호를 인가받은 자동위상제어 루프필터(8)는 입력된 신호의 비트 주파수에 따라 출력신호를 결정하여 출력한다.
도5은 상기 자동위상제어 루프필터(8)의 입출력신호 파형도로서, 이에 도시한 바와 같이 도5의 (a)에 도시한 것과 같은 파형이 상기 자동위상제어 루프필터(8)를 통해 입출력되는 경우, 상기 로킹되는 신호와 최초의 입력신호(IF)의 위상이 반전된 것으로 판단되며, 릴레이(10)의 동작에 의해 강제로 1의 값을 입력할 경우 도5의 (b)와 같이 입출력신호의 위상이 재반전되어, 로킹동작에서 주파수는 동일하고 위상이 반전된 신호의 발생을 방지할 수 있게 된다.
또한, 상기 디코딩 집적회로를 사용하지 않고, 상기 제로크로싱 검출부(6)의 출력이 -1인 경우 반전된 것으로 판단하여, 릴레이(10)의 접점을 변환하여 강제로 1의 값을 제3혼합부(7)로 인가하여 신호의 반전을 복원할 수 있게 된다.
그 다음, 상기 자동위상제어 루프필터(8)의 출력신호를 인가받은 전압제어발진기(9)는 그 입력된 신호의 직류성분에 따라 특정한 주파수의 내부신호(LOCAL)를 발생시키며, 이는 상기 제1 및 제2 혼합부(1,2) 각각에 인가되어 중간주파수의 입력신호(IF)와 운반신호(PILOT)와 혼합되어 다시 상기 설명한 경로를 순환하게 되고, 그 동작이 반복되어 내부신호(LOCAL)의 주파수 및 위상이 중간주파수의 입력신호(IF)와 운반신호(PILOT)의 주파수 및 위상과 동일한 값이 되어 로킹동작이 일어나게 된다.
상기한 바와 같이 본 고안은 입력신호와 내부신호가 항상 0도에서 로킹동작이 일어나도록 함으로써, 위상이 반전되는 경우를 방지하여, 로킹되는 순간 위상의 반전 여부와 반전된 위상의 재반전을 수행하여, 회로의 성능을 향상시킴과 아울러 그 보상동작의 신뢰성을 향상시키는 효과가 있으며, 반전된 신호의 재반전을 위해 릴레이를 사용하여 회로를 단순화하는 효과가 있다.

Claims (1)

  1. 중간주파수 대역의 입력신호와 운반신호가 혼합된 입력신호를 인가받아 각각 서로다른 내부신호와 혼합하는 제1및 제2혼합부와; 상기 제1 및 제2혼합부 각각의 출력신호에서 합성분을 제거하여 외부로 출력하는 제1 및 제2합성분제거부와; 외부로 출력되는 상기 제1합성분제거부의 출력신호를 인가받아 상기 내부신호와 중간주파수 대역의 입력신호 중 운반신호의 차에 해당하는 비트 주파수의 크기에 따라 위상만을 변화시켜 출력하는 자동 주파수제어 루프필터와; 상기 자동 주파수제어 루프필터를 통해 인가된 신호의 크기에 따라 1 또는 -1을 출력하는 제로크로싱 검출부와; 상기 제로크로싱 검출부의 출력을 인가받아 상기 제2합성분제거부의 출력신호와 혼합하여 출력하는 제3혼합부와; 상기 제3혼합부의 출력신호를 인가받아 필터링하여 출력하는 자동 위상제어 루프필터와; 상기 자동 위상제어 루프필터의 출력신호의 직류레벨에 따라 상기 내부신호의 위상을 수정하여 출력하는 전압제어발진기로 구성되는 주파수 및 위상 자동 보상장치에 있어서, 입력신호가 로킹된 후, 입력신호가 반전되었는지를 판별하고 반전되었으면 상기 제로크로싱 검출부의 출력을 차단하고, 1의 값을 제3혼합부로 인가하는 릴레이를 더 포함하여 된 것을 특징으로 하는 주파수 및 위상 자동 보상장치.
KR2020000025225U 2000-09-05 2000-09-05 주파수 및 위상 자동 보상장치 KR200213632Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020000025225U KR200213632Y1 (ko) 2000-09-05 2000-09-05 주파수 및 위상 자동 보상장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020000025225U KR200213632Y1 (ko) 2000-09-05 2000-09-05 주파수 및 위상 자동 보상장치

Publications (1)

Publication Number Publication Date
KR200213632Y1 true KR200213632Y1 (ko) 2001-02-15

Family

ID=73088359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020000025225U KR200213632Y1 (ko) 2000-09-05 2000-09-05 주파수 및 위상 자동 보상장치

Country Status (1)

Country Link
KR (1) KR200213632Y1 (ko)

Similar Documents

Publication Publication Date Title
KR100360403B1 (ko) 듀티 싸이클 보정회로 및 방법
KR970031450A (ko) 주파수 변환기 및 이를 이용한 무선 수신기(Frequency Converter and Radio Receiver Using the Same)
KR890006006A (ko) 고주파 신호 수신기
JPH0129469B2 (ko)
US6308057B1 (en) Radio receiver having compensation for direct current offset
US20110148479A1 (en) Signal receiving device and signal receiving method using same, and signal supplying unit and signal supplying method using same
JPH06291557A (ja) 周波数変換装置
US7894563B2 (en) Clock recovery circuit and a method of generating a recovered clock signal
KR200213632Y1 (ko) 주파수 및 위상 자동 보상장치
JP5445591B2 (ja) ミキサ回路およびばらつき抑制方法
JPH0833760B2 (ja) フィードバック制御を受けるシステムを制御するための制御回路
US5481313A (en) Burst signal generating circuit of a video processing system
KR100849213B1 (ko) 신호발생장치, 주파수변환장치, 수신기, 및 송신기
KR100477041B1 (ko) 반도체 집적 회로 장치
JPH0530475A (ja) 時間軸補正装置
KR100250452B1 (ko) 피드포워드 선형증폭기의 불균형 정도 검출 회로
KR100266640B1 (ko) 반송파위상에러보상장치
SU1427553A1 (ru) Синтезатор частот
RU2001408C1 (ru) Преобразователь пр моугольных импульсов типа меандр двух разных частот
RU1811025C (ru) Приемщик фазоманипулированных сигналов
KR100195280B1 (ko) 소자의 변화에 무관한 위상 변환 장치
JPH06273495A (ja) テストモード機能をもつ半導体集積回路
JPH0130332B2 (ko)
KR950016112A (ko) 디지탈 변복조기에 있어서 디지탈 주파수 에러검출/보정방법 및 회로
JP2001044829A (ja) 位相同期回路

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 3

LAPS Lapse due to unpaid annual fee