KR200210012Y1 - 보조보드의 유무확인용 신호선을 이용한 신호의 절체장치 - Google Patents
보조보드의 유무확인용 신호선을 이용한 신호의 절체장치 Download PDFInfo
- Publication number
- KR200210012Y1 KR200210012Y1 KR2020000023548U KR20000023548U KR200210012Y1 KR 200210012 Y1 KR200210012 Y1 KR 200210012Y1 KR 2020000023548 U KR2020000023548 U KR 2020000023548U KR 20000023548 U KR20000023548 U KR 20000023548U KR 200210012 Y1 KR200210012 Y1 KR 200210012Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- auxiliary board
- cpu
- board
- absence
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
본 고안은 보조보드를 갖도록 설계된 회로에서 보조보드가 없을 경우 사용되지 않는 신호의 차단에 적당하도록 개선된 보조보드의 유무확인용 신호선을 이용한 신호의 절체장치에 관한 것으로, CPU와; 상기 CPU에 의해 그 탈장 및 실장여부가 확인되는 보조보드와; 상기 CPU를 통한 보조보드 유무 확인신호에 의해 제어되어 데이터버스신호, 입출력신호, 클럭신호와 같은 통신신호를 선택적으로 절체하는 3상버퍼를 포함하여 구성된다.
이러한 본 고안의 절체장치는 CPU에서 별도의 신호선을 할당하지 않고도 CPU와 보조보드 사이의 통신에 필요한 통신신호들의 절체가 가능하므로 시스템의 자원을 절약하고, 소프트웨어적인 제어의 필요성이 없어지므로 프로그래밍상의 구성이 단순화되는 장점을 제공한다.
Description
본 고안은 보조보드를 탈/실장할 수 있도록 설계된 회로에서 보조보드가 없을 경우 사용되지 않는 신호의 차단에 적당하도록 개선된 보조보드의 유무확인용 신호선을 이용한 신호의 절체장치에 관한 것이다.
일반적으로, 보조보드를 갖도록 설계된 시스템에서 보조보드가 없을 경우 사용되지 않는 신호들을 차단하지 않거나 CPU에서 별도의 제어를 위한 신호선을 할당하여 사용되지 않는 신호들을 차단하고 있다.
이러한 신호의 일예로는, 데이터버스, 입출력신호, 클럭신호들이 있으며, 특히 고주파 클럭신호의 경우에는 전자파방사(EMI)의 문제가 심하기 때문에 사용되지 않을 경우에는 반드시 이 신호를 차단하는 것이 바람직하다.
이를 위해 종래에는 도 1의 도시와 같이, 보조보드(20)의 유무를 확인할 수 있는 확인신호(40)를 사용하여 보조보드(20)의 유무를 확인하며, 보조보드(20)가 사용되지 않을 경우에는 CPU(CENTRAL PROCESSING UNIT)(10)의 신호선들, 이를테면 데이터버스신호(32), 제어신호(34), 입출력신호(36), 클럭신호(38)들 중에서 일부를 할당하여 사용되지 않는 신호의 절체에 사용하였다.
또한, 이와 같은 방식에서는 신호를 차단하기 위해 소프트웨어적으로 처리되는 3상버퍼와 제어신호가 사용되며, 그 처리과정을 간략히 설명하면 다음과 같다.
시스템의 전원이 들어오면, 보조보드 유무 확인신호(40)를 사용하여 보조보드(20)의 유무를 확인하게 되는데, 상기 확인신호(40)에는 풀업저항(50)이 연결되어 있어 보조보드(20)가 없을 경우에는 논리적으로 '1'이 읽어지며, 보조보드(20)가 연결되면 접지(GND)되어 논리적으로 '0'이 읽히게 된다.
만약, 보조보드(20)가 존재하게 되면 제어신호(34)에 논리적으로 '0'을 송신하여 CPU(10)와 보조보드(20)가 송/수신되는 신호(데이터버스, 입출력, 클럭)가 사용될 수 있도록 소프트웨어적으로 처리하고, 보조보드(20)가 존재하지 않을 경우에는 제어신호(34)에 논리적으로 '1'을 송신하여 보조보드(20)에 사용되는 데이터버스신호(32), 입출력신호(36), 클럭신호(38) 등과 같은 신호들을 차단하도록 한다.
그런데, 사용되지 않는 신호를 차단하기 위하여 CPU(10)에서는 제어를 위한 별도의 신호선을 할당하여야 하므로 시스템의 자원이 낭비되며, 또한 제어신호(34)를 CPU(10)가 관할하여야 하므로 반드시 소프트웨어적인 처리가 요구되어야 한다는 단점이 있다.
본 고안은 상술한 바와 같은 종래 기술이 갖는 제반 문제점을 감안하여 이를 해결하고자 안출한 것으로, 보조보드를 가진 시스템에서 보조보드가 없을 경우 사용되지 않은 신호를 차단하기 위해 별도의 제어신호를 CPU에 할당하지 않고 보조보드의 유무를 확인하기 위한 확인신호를 제어신호로 사용하여 소프트웨어적인 처리없이 직접 하드웨어적으로 처리가능한 간단한 구조의 보조보드의 유무확인용 신호선을 이용한 신호의 절체장치를 제공함에 그 목적이 있다.
본 고안의 상기한 목적은 CPU와; 상기 CPU에 의해 그 탈장 및 실장여부가 확인되는 보조보드와; 상기 CPU를 통한 보조보드 유무 확인신호에 의해 제어되어 데이터버스신호, 입출력신호, 클럭신호와 같은 통신신호를 선택적으로 절체하는 3상버퍼를 포함하여 구성됨에 의해 달성된다.
도 1은 종래 기술에 따라 보조보드의 유무를 확인하기 위한 구성을 보인 블럭도,
도 2는 본 고안에 따라 보조보드의 유무를 확인하기 위한 구성을 보인 블럭도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : CPU, 20 : 보조보드,
32',36',38' : 통신신호, 34 : 제어신호,
40' : 보조보드 유무 확인신호, 50 : 저항.
이하에서는, 본 고안에 따른 바람직한 일 실시예를 첨부도면에 의거하여 보다 상세하게 설명한다.
도 2는 본 고안에 따른 양호한 일 실시예를 보여주는 블럭도이다.
도 2의 도시와 같이, 본 고안에서는 보조보드(20)를 탈장 혹은 실장할 수 있도록 설계된 시스템에서 보조보드(20)의 유무를 확인하기 위해 CPU(10)에 제어를 위한 제어신호(도 1의 '34') 송출용 신호선을 별도로 할당하지 않고 CPU(10)와 보조보드(20) 간을 직접 연결하는 보조보드 유무 확인신호(40')를 제어신호로 사용하도록 하여서 이루어진다.
따라서, 기존의 제어신호(34)가 제거됨으로써 이를 제어하기 위한 소프트웨어적인 처리없이 곧바로 하드웨어적인 처리만으로도 보조보드(20)의 유무를 확인할 수 있게 된다.
즉, 시스템의 전원이 들어오면 보조보드 유무 확인신호(40')를 사용하여 보조보드(20)의 존재를 확인하게 된다.
상기 과정은 기존과 동일하며, 상기 CPU(10)에서 보조보드(20)의 제어가 필요한지의 여부를 판단하기 위하여 필수적으로 행해져야 한다.
확인 과정은 기존과 같이, 보조보드 유무 확인신호(40')가 풀업저항(50)이 연결되어 있어 보조보드(20)가 없을 경우에는 논리적으로 '1'이 읽어지며, 보조보드(20)가 연결되면 접지(GND)되어 논리적으로 '0'이 읽히게 됨으로써 이루어진다.
확인 결과, 보조보드(20)가 존재할 경우에는 제어신호(34)를 사용하여 소프트웨어적인 처리를 행하던 기존과는 달리 상기 확인신호(40')가 논리적으로 '0'이 되면서 3상버퍼가 작동되도록 함으로써 클럭신호(38'), 입출력신호(36'), 피이드백 가능한 데이터버스신호(32') 등과 같은 CPU(10)와 보조보드(20)의 통신에 필요한 통신신호들이 하드웨어적인 제어에 의해 자동적으로 송/수신되게 된다.
만약, 보조보드(20)가 존재하지 않을 경우에는 상기 확인신호(40')가 논리적으로 '1'이되면서 3상버퍼가 작동되어 상기 클럭신호(38'), 입출력신호(36'), 데이터버스신호(32') 등과 같이 CPU(10)와 보조보드(20) 사이의 통신에 필요한 통신신호들을 하드웨어적으로 제어함으로써 자동차단시키도록 한다.
따라서, CUP(10)에 별도의 제어신호 송출을 위한 신호선을 할당하지 않고도 보조보드의 유무를 확인하는 확인신호를 제어신호로 사용함으로써 CPU(10)와 보조보드(20) 사이의 송/수신을 위한 통신신호들의 절체가 가능하게 된다.
이상에서 상세히 설명한 바와 같이, 본 고안에 따른 보조보드의 유무확인용 신호선을 이용한 신호의 절체장치는 CPU에서 별도의 신호선을 할당하지 않고도 CPU와 보조보드 사이의 통신에 필요한 통신신호들의 절체가 가능하므로 시스템의 자원을 절약하고, 소프트웨어적인 제어의 필요성이 없어지므로 프로그래밍상의 구성이 단순화되는 장점을 제공한다.
Claims (2)
- CPU(10)와;상기 CPU(10)에 의해 그 탈장 및 실장여부가 확인되는 보조보드(20)와;상기 CPU(10)를 통한 보조보드 유무 확인신호(40')에 의해 제어되어 데이터버스신호(32'), 입출력신호(36'), 클럭신호(38')와 같은 통신신호를 선택적으로 절체하는 3상버퍼를 포함하여 구성되는 것을 특징으로 하는 보조보드의 유무확인용 신호선을 이용한 신호의 절체장치.
- 제1항에 있어서, 상기 보조보드 유무 확인신호(40')는 보조보드(20)가 존재할 경우에는 논리적으로 '0'이 되어 각 3상버퍼를 제어하여 상기 통신신호들의 송/수신을 제어토록 하며,상기 보조보드(20)가 존재하지 않을 경우에는 논리적으로 '1'이 되어 각 3상버퍼를 제어함으로써 상기 통신신호들을 절체토록 하는 것을 특징으로 하는 보조보드의 유무확인용 신호선을 이용한 신호의 절체장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020000023548U KR200210012Y1 (ko) | 2000-08-19 | 2000-08-19 | 보조보드의 유무확인용 신호선을 이용한 신호의 절체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020000023548U KR200210012Y1 (ko) | 2000-08-19 | 2000-08-19 | 보조보드의 유무확인용 신호선을 이용한 신호의 절체장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR200210012Y1 true KR200210012Y1 (ko) | 2001-01-15 |
Family
ID=73087484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2020000023548U KR200210012Y1 (ko) | 2000-08-19 | 2000-08-19 | 보조보드의 유무확인용 신호선을 이용한 신호의 절체장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200210012Y1 (ko) |
-
2000
- 2000-08-19 KR KR2020000023548U patent/KR200210012Y1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0619548B1 (en) | Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards | |
US7188207B2 (en) | Communication device having asynchronous data transmission via symmetrical serial interface | |
KR20020017033A (ko) | 라우터의 자동 설정 장치 및 방법 | |
US20040153597A1 (en) | Communication control semiconductor device and interface system | |
US5623611A (en) | Data processing apparatus having a bidirectional interface with receiving buffers, three-state buffers, and enable terminals for automatically switching the direction of data transmission and reception | |
US6088746A (en) | Mode selection line for selecting one of a plurality of operation modes said selection line can also be used for original purpose after mode selection | |
US6438624B1 (en) | Configurable I/O expander addressing for I/O drawers in a multi-drawer rack server system | |
US6066900A (en) | Computer system with multiple switchable power zones | |
KR200210012Y1 (ko) | 보조보드의 유무확인용 신호선을 이용한 신호의 절체장치 | |
US5321814A (en) | System for optional module detection and reconfiguration | |
US5625802A (en) | Apparatus and method for adapting a computer system to different architectures | |
JPH0884154A (ja) | バスラインシステム | |
JPH10124211A (ja) | 基板接続装置 | |
US6957179B2 (en) | On-chip emulator communication | |
EP0344677A2 (en) | Microprocessor system | |
JP2004222293A (ja) | ファームウェアによる設定が可能な通信モジュール及びその方法 | |
KR100252251B1 (ko) | 전자파 방해 방지 장치 | |
US6112259A (en) | Integrated circuit for direct memory access | |
KR100308148B1 (ko) | 메모리공유장치 | |
KR100202993B1 (ko) | 통신포트와 백보드상의 코넥터간 정합장치 | |
KR960008064Y1 (ko) | 데이터 인터페이스 장치 | |
US20050154814A1 (en) | Bus configuration based on card location | |
JP2004220077A (ja) | シリアルインターフェース回路および半導体集積回路 | |
KR950014995B1 (ko) | 데이타 버퍼 인에이블 회로 | |
KR100213266B1 (ko) | 테스트 회로를 갖는 반도체장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20010830 Year of fee payment: 3 |
|
LAPS | Lapse due to unpaid annual fee |