KR200207963Y1

KR200207963Y1 - Apparatus for Output Processing in Microprocessor

Info

Publication number: KR200207963Y1
Application number: KR2019980000709U
Authority: KR
Inventors: 정조균
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1998-01-22
Filing date: 1998-01-22
Publication date: 2001-01-15
Also published as: KR19990034386U

Abstract

본 고안은 마이크로프로세서의 출력신호를 펄스폭 변조(Pulse Width Modulation: PWM)하고, 펄스폭에 따라 신호를 구분하는 트랩(TRAP) 회로를 통해 출력 포트의 수를 줄이는 마이크로프로세서의 출력 처리 장치을 제공한다.The present invention provides a microprocessor output processing apparatus for reducing the number of output ports through a trap (TRAP) circuit for pulse width modulation (PWM) of the output signal of the microprocessor and dividing the signal according to the pulse width. .

본 고안에 따르면, 출력포트 각각에 독립적으로 출력신호를 출력함으로써 출력 신호의 개수와 동일한 수의 마이크로프로세서 출력 포트가 필요했던 종래와 달리, 마이크로프로세서 내의 펄스폭 변조 출력부에서 여러 출력 신호를 하나의 마이크로프로세서 출력 포트로 출력하고, 트랩 회로를 통해 펄스폭에 따라 출력된 신호를 구분함으로써 마이크로 프로세서 제어를 위한 포트 개수를 줄여 다양한 기능의 마이크로프로세서를 구현한다.According to the present invention, unlike the conventional method in which the number of microprocessor output ports equal to the number of output signals was required by outputting output signals independently to each output port, a plurality of output signals are output from a pulse width modulation output unit in a microprocessor. By outputting to the microprocessor output port and dividing the output signal according to the pulse width through the trap circuit, it reduces the number of ports for microprocessor control to implement a multi-function microprocessor.

Description

Apparatus for Output Processing in Microprocessor

본 고안은 마이크로프로세서의 출력 처리 장치에 관한 것으로, 마이크로프로세서 출력 신호를 펄스폭 변조(Pulse Width Modulation: PWM)하고, 펄스폭에 따라 신호를 구분하는 트랩(TRAP) 회로를 통해 출력 포트의 수를 줄이는 마이크로프로세서의 출력 처리 장치에 관한 것이다.The present invention relates to an output processing apparatus of a microprocessor. The present invention relates to a pulse width modulation (PWM) of a microprocessor output signal, and a trap (TRAP) circuit that separates signals according to the pulse width. Reduction relates to a microprocessor output processing device.

도 1에서는 종래의 마이크로프로세서의 출력 처리 장치에서 2개의 출력 포트를 이용하여 신호를 출력하고 이를 검출하는 예를 도시하고 있다.FIG. 1 illustrates an example of outputting a signal using two output ports and detecting the same in an output processing apparatus of a conventional microprocessor.

도 1에 도시된 바와 같이, 외부로부터 입력 신호를 받아 연산을 수행하여 출력하는 마이크로프로세서부(10)와, 상기 마이크로프로세서부(10)로부터 출력 신호를 받아 출력 신호를 검출하여 제어를 위한 각각의 장치로 출력하는 출력 검출부(20)로 구성된다.As shown in FIG. 1, the microprocessor unit 10 receives an input signal from the outside, performs an operation, and outputs an output signal. The microprocessor unit 10 receives an output signal from the microprocessor unit 10 and detects an output signal to control the respective signals. It consists of an output detection part 20 which outputs to an apparatus.

상기 마이크로프로세서부(10)는 외부로부터 제어 입력 신호를 입력받아 이에 따른 연산을 수행하는 중앙 처리부(11)와, 상기 중앙 처리부(11)에서 연산된 신호를 입력받아 제어하고자 하는 신호를 각각의 포트를 통해 출력하는 신호 처리부(12)로 구성된다.The microprocessor unit 10 receives a control input signal from an external device and performs a calculation according to the external processing unit, and a signal to be controlled by receiving a signal calculated by the central processing unit 11 for each port. It consists of a signal processor 12 for outputting through.

상기 출력 검출부(20)는 제 1 적분부(21)와, 제 2 적분부(22)로 이루어지며,상기 제 1 적분부(21)는 R1, C1으로 이루어지는 적분회로이며 신호 처리부(12)로부터 제 1 입력신호를 입력받아 를 통하여 제 1 출력신호를 출력하고, 제 2 적분부(22)는 R2, C2로 이루어지는 적분회로이며 신호처리부(12)로부터 제 2 입력신호를 입력받아 제 2 출력신호를 출력한다.The output detection unit 20 is composed of a first integrating unit 21 and a second integrating unit 22, and the first integrating unit 21 is an integrating circuit consisting of R1 and C1 and is formed from the signal processing unit 12. Receives the first input signal and outputs the first output signal through. The second integrating unit 22 is an integrating circuit consisting of R2 and C2 and receives the second input signal from the signal processing unit 12. Outputs

도 2는 도 1에 도시된 출력장치의 각각의 신호에 대한 파형도이다.FIG. 2 is a waveform diagram of each signal of the output device shown in FIG. 1.

도 2에 도시된 바와 같이, 상기 출력 검출부(20)에 입력되는 제 1 입력신호는 t_1 ``부터 t_4 ``동안 온(ON)되어 있고, 제 2 입력신호는 t_2 ``부터 t_3 `` 동안 온되어 있다. 이러한 입력 신호는 출력 검출부(20)의 제 1 적분부(21) 및 제 2 적분부(22)를 통해 검출되는데, 제 1 출력 신호는 t_1 ``에서 커패시터(C1)에 의해 입력신호가 충전되고, t_4 ``에 방전됨으로써 이루어지고, 제 2 출력신호는 t_2에서 커패시터(C2)에 의해 제 2 입력신호가 충전되고, t_3 ``에서 방전됨으로써 출력된다. 이때, 상기 적분부(21)에 사용되는 저항 R2와 커패시터 C2에 의한 상기 적분부(21)의 시정수는 충분히 작도록 한다.As shown in FIG. 2, the first input signal input to the output detector 20 is ON for t_1 '' to t_4 ``, and the second input signal is for t_2 '' to t_3 ''. It is on. This input signal is detected through the first integrating unit 21 and the second integrating unit 22 of the output detecting unit 20, the first output signal is charged by the capacitor C1 at t_1 `` , t_4 ″, and the second output signal is output by charging the second input signal by the capacitor C2 at t_2 and discharging at t_3 ″. At this time, the time constant of the integrating unit 21 by the resistor R2 and the capacitor C2 used in the integrating unit 21 is sufficiently small.

그러나, 이와 같은 종래의 마이크로프로세서의 출력 처리 장치에서는 마이크로프로세서 출력으로부터 출력감지부에 제 1 입력신호, 제 2 입력신호를 공급하기 위해 마이크로프로세서부에는 2개의 출력포트가 필요하고, 2개 이상의 다수의 출력이 존재할 때는 그 개수만큼의 마이크로프로세서의 출력 포트가 필요한다. 따라서 다양한 기능을 요구하는 마이크로프로세서의 경우 출력 포트의 수에 의해 마이크로프로세서의 기능이 제한되는 문제점이 있다.However, in the conventional microprocessor output processing apparatus, two output ports are required in the microprocessor unit to supply the first input signal and the second input signal from the microprocessor output to the output sensing unit. If there are outputs of, the number of microprocessor output ports is required. Therefore, in the case of a microprocessor requiring various functions, the function of the microprocessor is limited by the number of output ports.

따라서, 본 고안의 목적은 이와 같은 문제를 해결하기 위해 안출된 것으로, 마이크로프로세서 출력 신호를 펄스폭 변조(Pulse Width Modulation: PWM)하고, 펄스폭에 따라 신호를 구분하는 트랩 회로를 통해 출력 포트의 수를 줄이는 마이크로프로세서의 출력 처리 장치를 제공함에 있다.Accordingly, an object of the present invention is to solve such a problem. The pulse width modulation (PWM) of the microprocessor output signal is performed, and a trap circuit for dividing the signal according to the pulse width of the output port is used. It is to provide a microprocessor output processing apparatus for reducing the number.

도 1은 종래 기술에 의한 마이크로프로세서 출력 처리 장치의 블럭도,1 is a block diagram of a microprocessor output processing apparatus according to the prior art;

도 2는 종래 기술에 의한 출력 검출부의 입출력 신호 타이밍도,2 is an input / output signal timing diagram of an output detection unit according to the prior art;

도 3은 본 고안에 따른 마이크로프로세서 출력 처리 장치의 블럭도,3 is a block diagram of a microprocessor output processing apparatus according to the present invention;

도 4는 본 고안에 의한 트랩 회로부의 입출력 신호 타이밍도이다.4 is an input / output signal timing diagram of a trap circuit unit according to the present invention.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

110: 마이크로프로세서부 111: 중앙 처리부110: microprocessor unit 111: central processing unit

112: 펄스폭 변조 출력부 120: 출력 검출부112: pulse width modulation output unit 120: output detection unit

121: 트랩 회로부 121: 제 1 적분부121: trap circuit portion 121: first integrating portion

122: 제 2 적분부122: second integral part

이와 같은 목적을 달성하기 위한 본 고안에 의한 마이크로프로세서의 출력 처리 장치는 외부신호에 의해서 소정의 신호들을 출력하는 중앙처리부와, 상기 중앙처리부에서 출력되는 각 신호들을 펄스폭 변조처리하기 위한 펄스폭 변조 처리부와, 상기 펄스폭 변조 처리된 출력으로부터 개개의 파형을 검출하기 위한 트랩회로를 포함하는 것을 특징으로 한다.In order to achieve the above object, an output processing apparatus of a microprocessor according to the present invention includes a central processing unit for outputting predetermined signals by an external signal, and pulse width modulation for pulse width modulation processing of signals output from the central processing unit. And a processing unit and a trap circuit for detecting individual waveforms from the pulse width modulated output.

이하에서는, 본 고안에 따른 마이크로프로세서의 출력 처리 장치를 도 3을 참조하여 설명하기로 한다.Hereinafter, an output processing apparatus of a microprocessor according to the present invention will be described with reference to FIG. 3.

외부로부터 입력 신호를 받아 연산을 수행하여 출력하는 마이크로프로세서부(110)와, 상기 마이크로프로세서부(110)로부터 출력 신호를 받아 출력 신호를 검출하는 출력 검출부(120)로 구성된다.The microprocessor unit 110 receives an input signal from the outside, performs an operation, and outputs the output signal. The output processor 120 detects an output signal by receiving the output signal from the microprocessor unit 110.

또한 마이크로프로세서부(110)는 외부로부터 입력 신호를 받아 연산을 수행하는 중앙 처리부(111)와, 상기 중앙 처리부(111)로부터 신호를 받아 출력 펄스의 주기를 조정하여 출력하는 펄스폭 변조 출력부(112)로 구성된다.The microprocessor unit 110 may further include a central processing unit 111 for receiving an input signal from the outside and performing arithmetic operation, and a pulse width modulation output unit for receiving a signal from the central processing unit 111 and adjusting and outputting a period of an output pulse ( 112).

상기 출력 검출부(120)는 상기 마이크로프로세서부(110)로부터 펄스폭 변조된 신호를 입력받아 펄스폭에 따라 신호를 구분하는 트랩 회로부(121)와, 상기 펄스폭변조 출력부(112)로부터 펄스폭이 넓은 제 1 출력 신호를 입력받아 검출을 위해 신호를 적분하는 제 1 적분부(122)와, 상기 트랩 회로부(121)로부터 펄스폭이 좁은 제 2 출력 신호를 입력받아 검출을 위해 신호를 적분하는 제 2 적분부(123)로 구성된다.The output detector 120 receives a pulse width modulated signal from the microprocessor unit 110, and a trap circuit unit 121 for classifying signals according to a pulse width, and a pulse width from the pulse width modulation output unit 112. A first integrating unit 122 for receiving the wide first output signal and integrating the signal for detection and a second output signal having a narrow pulse width from the trap circuit unit 121 for integrating the signal for detection It consists of the 2nd integration part 123.

상기 제 1 적분부(122)는 저항(R3)과 커패시터(C3)로 이루어진 적분 회로이며, 펄스폭 변조 출력부(112)로부터 제 1 출력신호를 입력받아 A출력신호를 출력하고, 제 2 적분부(123)는 저항(R4)과 커패시터(C4)로 이루어지는 적분회로로 트랩회로부(121)를 통하여 펄스폭 변조 출력부(112)에 연결되어, 펄스폭 변조 출력부(112)로부터 출력된 신호를 트랩회로(121)에서 특정 변조출력을 추출하여 B출력신호를 출력신호를 출력시킨다.The first integrating unit 122 is an integrating circuit consisting of a resistor (R3) and a capacitor (C3), receives the first output signal from the pulse width modulation output unit 112 and outputs the A output signal, the second integral The unit 123 is an integrated circuit composed of a resistor R4 and a capacitor C4 and is connected to the pulse width modulation output unit 112 through the trap circuit unit 121 and output from the pulse width modulation output unit 112. The specific modulation output is extracted from the trap circuit 121 to output the B output signal to the output signal.

이하에서는 본 고안에 따른 마이크로프로세서의 출력 처리 장치의 동작을 도 3과 도 4를 참조하여 설명하기로 한다.Hereinafter, the operation of the output processor of the microprocessor according to the present invention will be described with reference to FIGS. 3 and 4.

상기 중앙 처리부(111)에서는 외부로부터 입력 신호를 받아 연산을 수행하여 상기 펄스폭 변조 출력부(112)로 신호를 출력한다. 상기 펄스폭 변조 출력부(112)에서는 상기 중앙 처리부(111)로부터 받은 여러 출력 신호를 활성 상태의 폭이 다르게 하는 펄스폭 변조를 행하여 하나의 출력 포트를 통해 출력한다. 상기 펄스폭 변조 출력부(112)에서 출력되는 펄스폭 변조된 신호는 도 4에 도시된 바와 같은 파형a를 갖게 된다. 즉, t_1 ``부터 t_4 ``동안의 파형은 큰 펄스폭을 갖고, t_2 ``부터 t_3 ``동안 온과 오프(OFF)가 반복되는 신호는 작은 펄스폭을 갖게 변조된다.The central processing unit 111 receives an input signal from the outside and performs an operation to output a signal to the pulse width modulation output unit 112. The pulse width modulation output unit 112 outputs a plurality of output signals received from the central processing unit 111 through a single output port by performing pulse width modulation with different widths of active states. The pulse width modulated signal output from the pulse width modulation output unit 112 has a waveform a as shown in FIG. 4. That is, a waveform from t_1 '' to t_4 '' has a large pulse width, and a signal on and off repeated from t_2 '' to t_3 '' is modulated with a small pulse width.

상기 마이크로프로세서부(110)에서 상기와 같이 펄스폭 변조된 신호는 상기 제 1 적분부(122)로 출력되는데, 이 신호는 도 4에 도시된 a파형과 같이 두 가지의 신호가 합성된 형태를 이룬다. 펄스폭이 큰 신호 검출에 적합한 시정수를 갖는 상기 제 1 적분부(122)에서는 적분 처리 과정을 통해 펄스폭이 좁은 제 2 출력 신호 성분이 사라지고, 펄스폭이 큰 신호 성분만이 남은 채로 A출력 신호를 발생시킨다.The pulse width modulated signal as described above in the microprocessor unit 110 is output to the first integrating unit 122. The signal has a form in which two signals are synthesized as shown in a waveform shown in FIG. Achieve. In the first integrating unit 122 having a time constant suitable for detecting a large pulse width, the second output signal component having a narrow pulse width disappears through an integration process, and outputs A with only the signal component having a large pulse width remaining. Generate a signal.

반면, 상기 트랩 회로부(121)에서는 상기 펄스폭 변조 출력부(112)로부터 펄스폭 변조된 신호를 입력받아 도 4의 b의 파형과 같이, 펄스폭이 좁은 신호만을 검출하여 제 2 적분부(123)로 출력한다. 제 2 적분부(123)에서는 좁은 펄스폭에 적합한 시정수를 통해 적분 처리 과정을 수행하여 B 출력 신호를 출력한다.On the other hand, the trap circuit unit 121 receives the pulse width modulated signal from the pulse width modulation output unit 112 and detects only the signal having a narrow pulse width as shown in the waveform of FIG. ) The second integrator 123 performs an integration process through a time constant suitable for a narrow pulse width, and outputs a B output signal.

이때 종래에 두 개의 포트에서 얻을 수 있었던 도 1에 도시된 바와 같이 두 개의 포트에서 얻을 수 있었던 2 가지 종류의 파형을 펄스폭 변조와 트랙회로를 이용하여 하나의 포트를 통하여 동일하게 얻을 수 있음을 알 수 있다.In this case, as shown in FIG. 1, which is conventionally obtained from two ports, two types of waveforms obtained from two ports can be obtained identically through one port using pulse width modulation and a track circuit. Able to know.

이상에서 설명한 본 고안에 의한 마이크로프로세서의 출력 처리 장치에 따르면, 출력 포트 각각에 독립적으로 출력신호를 출력함으로써 출력 신호의 개수와 동일한 수의 마이크로프로세서 출력 포트가 필요했던 종래와 달리, 마이크로프로세서 내의 펄스폭 변조 출력부에서 여러 출력 신호를 하나의 마이크로프로세서 출력 포트로 출력하고, 트랩 회로를 통해 펄스폭에 따라 출력된 신호를 구분함으로써 더욱 증가하고 있는 마이크로 프로세서 제어를 위한 포트 개수를 줄여 다양한 기능의 마이크로프로세서를 구현하기 용이하며, 장치의 가격 경쟁력을 확보할 수 있을 것이다.According to the output processing apparatus of the microprocessor according to the present invention described above, unlike the prior art that the same number of microprocessor output ports as the number of output signals by outputting the output signal independently to each output port, the pulse in the microprocessor Multiple output signals are output from the width modulation output to a single microprocessor output port, and the trap circuit divides the output signal according to the pulse width, thereby reducing the number of ports for increasing microprocessor control. It is easy to implement a processor, and the price competitiveness of the device will be secured.

Claims

An apparatus for processing a microprocessor output signal,

A central processing unit for outputting a plurality of signals by an external signal;

A pulse width modulation processor for performing pulse width modulation to output the signals output from the central processor to one output port of the microprocessor; And

And a trap circuit for integrating with an R / C integrating circuit to detect individual waveforms from the pulse width modulated output.