KR20020093818A

KR20020093818A - 개선된 케이블 ｔｖ 네트워크 성능을 위한 디지털 처리구조의 응용

Info

Publication number: KR20020093818A
Application number: KR1020027010981A
Authority: KR
Inventors: 호월드로버트엘.
Original assignee: 제너럴 인스트루먼트 코포레이션
Priority date: 2000-02-29
Filing date: 2001-02-28
Publication date: 2002-12-16
Also published as: JP2003526254A; CA2400150A1; EP1260039B1; US20020010942A1; EP1260039A2; WO2001065732A3; AU2001250785A1; CN1406418A; DE60116614D1; WO2001065732A2; MXPA02008400A; DE60116614T2

Abstract

기저대역 직렬 광 전송을 사용하는 하이브리드-섬유-동축케이블 TV 시스템에서 디지털 리턴 경로의 성능을 증가시키는 시스템 및 방법은, A/D 변환기와 제 1 비선형 프로세서를 포함하는 디지털 리턴 송신기에 대한 비교기 입력에서의 아날로그 복합 리턴 경로 파형을 수신한다. 제 1 처리 함수가 제 1 비선형 프로세서에서 비교기로부터 출력된 신호에 인가되며 처리된 신호는 A/D 변환기로 송신되며, 이 A/D 변환기는 아날로그 신호 샘플을 나타내는 값을 갖는 디지털 워드의 시퀀스의 양자화된 출력 신호를 생성하도록 처리된 신호를 변환한다. 양자화된 디지털 신호는 디지털 리턴 송신기의 출력과, D/A 변환기를 포함하는 피드백 루프에 출력되며, D/A 변환기는 양자화된 디지털 신호를 아날로그 피드백 신호로 변환시키고, 아날로그 피드백 신호를 제 2 프로세서로 송신한다. 제 2 프로세서는 제 2 처리 함수를 아날로그 피드백 신호에 인가하고 처리된 아날로그 피드백 신호를 디지털 리턴 송신기의 비교기 입력에 출력한다. 디지털 리턴 송신기에 대한 비교기 입력은 처리된 아날로그 피드백 신호를 아날로그 복합 리턴 경로 파형에 더하여 비교기로부터 출력되는 신호를 생성한다.

Description

개선된 케이블 ＴＶ 네트워크 성능을 위한 디지털 처리 구조의 응용{APPLICATION OF DIGITAL PROCESSING SCHEME FOR ENHANCED CABLE TELEVISION NETWORK PERFORMANCE}

하이브리드 섬유-동축(HFC : Hybrid Fiber-Coax) 케이블 TV(CATV : cable television) 시스템은 최근 십년 사이에 투웨이 방식(two-way)의 디지털 네트워크로 발전되었다. 본질적으로 네트워크 헤드엔드(network headend)는 제 1의 "순방향(forward)" 또는 "다운스트림(downstream)" 방향의 복수의 원격 점(remotepoint)으로 신호를 송신한다. 신호는 원격 점에서부터 제 2의 "역방향(reverse)" 또는 업스트림(upstream)" 방향의 헤드엔드로 송신된다. 역방향 경로에서, 정보 페이로드 뿐만 아니라 전송 시스템은 사실상 디지털로 되어, 광섬유 노드로부터 오는 리턴 스펙트럼을 처리 센터로 이동(moving)시키는 선형 광학계로부터 기저대역 디지털 전송 시스템으로 발전하였다.

도 1은 이러한 시스템의 블록도를 도시한다. 도 1의 시스템은 관련 출원과 크로스-레퍼런스 하에 있는 위에서 언급된 바와 같이 별도로 개시되어 상세하게 기술된다. 본질적으로, 광섬유 노드로부터 헤드엔드로의 리턴 경로 신호는, 이 신호를 일(1)과 영(0)으로 완전히 인코딩함으로써 표시된다. 구체적으로, 복합 리턴 경로 파형은 아날로그 신호 샘플{A/D(100)}을 나타내는 값을 갖는 디지털 워드의 시퀀스로 변환되며, 이 디지털 워드는 적절한 동기화 정보와 함께 직렬 스트림으로 정렬되며{직렬화기/역직렬화기(110)}, 그리고 전기적 디지털 신호는 광 디지털 신호로 변환되며 광섬유를 통해 송신된다{광 TX(120)}. 광 경로는 광 신호를 수신 및 처리하기 위한 적절한 성분을 가지고 있는 헤드엔드로 이 신호를 수송하며, 즉 이 프로세스는 수신 측{광 RX(130), 직렬화기/역직렬화기(140), D/A(150)}에서는 역실행(inverted)된다. 이러한 디지털 광 기술의 사용은 전통적인 아날로그 시스템에 비해 많은 주요 잇점을 제공한다. 이들 잇점 중에는 더 길어진 거리 용량(longer distance capability), 길이에 대한 성능 둔감도(performance insensitivity to length), 환경 저항성(environmental robustness), 코스트 이득(cost benefits), 및 인터페이스 적응성(interface flexibility)이 있다.

디지털 리턴 링크의 성능은 바람직하게는 그 아날로그 대응 부분(analog counterparts)과 비교될 수 있다. 추가적으로, 그 성능은 대역폭과 탄력적으로 트레이드 오프(trade off)될 수 있다. 이것은, 더 적은 수의 사용되는 분해능의 아날로그대 디지털(A/D) 변환기 비트가 전송 신호에 대한 신호대 잡음비(SNR)를 설정한다는 것을 알게 됨으로써 일어난다. 전송할 비트가 적으면 적을수록 SNR이 더 낮아진다는 것을 의미하지만, 이 뿐만아니라 데이터 속도 또한 더 낮아진다. 비트가 많으면 많을수록 6 ㏈/bit에서 SNR이 더 높아진다는 것을 의미한다. 이러한 것으로서, 더 낮은 해상도 변환을 위해 A/D 변환 후 SNR을 개선시키는 방법을 찾는 것이 유리하다. 만약 SNR이 신호 처리를 통해 증가될 수 있다면, 도 1의 기본 디지털 리턴 시스템에 비해 더 낮은 수의 전송 비트가 주어진 SNR을 충족시키는데 사용될 수 있다. 이러한 접근안은 넓게는 잡음 성형 기술(noise shaping technology)의 카테고리에 알맞다.

비용 절감 기술을 사용하여 CATV 리턴 경로 성능을 개선하는데는 HFC에 대한 신뢰할만한 네트워크 구조를 발전시키는 것이 주요 관건이다. 이 점에서, 최첨단 아날로그대디지털 변환기(A/D) 집적 회로(IC) 제조사의 성능과 속도의 개발이 계속되고 있다. 그러나, 오늘날 이용가능한 고속도의 종래의 A/D 기술로 수신 단에서 정당한 SNR을 얻는 것은 수월하지만, HFC 구조 설계는 이러한 하나의 점대점의 예(point-to-point example)보다 더 복잡한 구조를 수반한다. 실제 허브 및 헤드엔드 환경에서, 전형적으로는 토폴로지 방식으로 여러 노드로부터 수신된 입력이 헤드엔드에서 결합(RF 합산)되는 경우이다. 각각의 이러한 결합은 3㏈의 잡음 페널티를 수반하거나, 한 비트의 절반만큼 A/D 시스템의 해상도를 효과적으로 감소시킨다. 본질적으로, 이 분야에서 헤드엔드에서 4가지 방식으로 결합된, 10비트의 A/D 변환기를 갖게 설계된 시스템은 8 비트 시스템의 이론적 성능을 가진다. 마찬가지로, 4가지 방식의 결합 후에 라인-단의 성능(the end-of-line performance)이 10 비트의 해상도를 가지기를 원한다면, 이 변환 프로세스는 각 노드에서 12 비트의 이론적인 성능으로 시작하여야만 한다.

그러므로, 본 발명은 비용 절감 디지털 해법을 사용하여 CATV HFC 기저대역 디저털 광 송신 리턴 경로의 성능을 개선시키는 것에 관한 것이다.

본 발명은 2000년, 4월 21일에 출원된, 일련 번호 09/556,731로 할당된, "디지털 변환 및 전송을 사용하는 HFC 리턴 경로 시스템(HFC RETURN PATH SYSTEM USING DIGITAL CONVERSION AND TRANSPORT)"라는 명칭의, 공동 양도된 공동 계류중인 출원의 대상이 되는 발명에 관한 것으로, 이 대상 발명은 본 명세서에 인용 문헌으로서 포함되어 있다.

본 발명은 일반적으로 케이블 TV 하이브리드-섬유-동축케이블(CATV HFC) 네트워크 성능을 개선시키는 것에 관한 것이며, 보다 상세하게는 디지털 리턴 해법을 사용하여 HFC 리턴 경로의 개선된 성능을 위한 디지털 신호 처리 기술의 응용에 관한 것이다.

도 1은 하이브리드 섬유-동축케이블 디지털 리턴 경로 전송 시스템의 기본 요소를 도시하는 도면.

도 2는 비선형 프로세서를 갖는 디지털 리턴 송신기를 간략하게 블록도로 도시하는 도면.

도 3은 잡음-같은 입력을 갖는 A/D 변환기의 양자화 잡음 스펙트럼을 도시하는 도면.

도 4는 성형된 양자화 잡음 스펙트럼 vs. 처리되지 않은 양자화 잡음 스펙트럼을 도시하는 도면.

도 5는 rms 잡음 vs 오버샘플링 비를 나타내는 그래프와 양자화 잡음 성능에 대한 비선형 피드백의 효과를 도시하는 도면.

도 6은 제 1 차 변조기와 디지털 데시메이터를 포함하는 제 1 시그마-델타 A/D 변환기를 간략하게 블록도로 도시하는 도면.

본 발명에 따라 HFC 리턴 경로의 성능을 개선시키는 시스템은 신호대잡음 비(SNR : signal-to-noise ratio)를 증가시키기 위해 DSP 접근을 구현하여 이에 의해 보다 고 해상도의 A/D 변환기에 의존하지 않고서도 HFC 리턴 경로의 성능을 개선시킨다. 이 접근안은, 대역내(in-band) 양자화 잡음 감소를 달성하기 위해 RF 시스템에 적용되는 잘 알려진 신호 처리 구조를 사용한다. 이 기술은 역방향 경로 구현시 기저대역 디지털 광 송신을 사용하는 임의의 HFC 리턴 구조에도 적용가능하다.

본 발명의 일 예시적인 실시예는 기저대역 직렬 광 전송을 사용하여 하이브리드-섬유-동축케이블 TV 시스템에서 디지털 리턴 경로의 성능을 증가시키는 시스템 및 방법을 포함하며, A/D 변환기와 제 1 비선형 프로세서를 포함하는 디지털 리턴 송신기에 대한 비교기 입력에서 아날로그 복합 리턴 경로 파형을 수신한다. 제1 처리 함수는 제 1 비선형 프로세서에서 비교기로부터 출력된 신호에 인가되며, 이 처리된 신호는 A/D 변환기로 송신되며, A/D 변환기는 아날로그 신호 샘플을 나타내는 값을 갖는 디지털 워드의 시퀀스의 양자화된 출력 신호를 생성하도록 이 처리된 신호를 변환한다. 양자화된 디지털 신호는 디지털 리턴 송신기의 출력과, D/A 변환기를 포함하는 피드백 루프에 출력되며, 이 D/A 변환기는 양자화된 디지털 신호를 아날로그 피드백 신호로 변환하며 아날로그 피드백 신호를 제 2 프로세서로 송신한다. 제 2 프로세서는 제 2 처리 함수를 아날로그 피드백 신호에 인가하며 처리된 아날로그 피드백 신호를 디지털 리턴 송신기의 비교기 입력에 출력한다. 디지털 리턴 송신기에 대한 비교기 입력은 처리된 아날로그 피드백 신호를 아날로그 복합 리턴 경로 파형에 더하여(add) 비교기로부터 출력되는 신호를 생성한다.

본 발명의 일 실시예에서, 본 방법은 양자화된 디지털 신호를 저역통과 필터링하는 단계를 더 포함하며, 다른 실시예에서는, 이 필터링된 양자화된 디지털 신호를 다운샘플링하는 단계를 더 포함한다.

본 발명의 전술한 그리고 기타의 목적, 특징, 및 잇점은 첨부하는 도면과 연계하여 볼 때 이하의 상세한 설명으로부터 보다 더 명백하게 될 것이다.

디지털 통신 신호에 대한 개선된 리턴 경로 성능을 위해 제안된 시스템의 기본 요소는 도 2에 도시되어 있으며, 이 도 2는 A/D 변환기의 예시적인 토폴로지(topology)를 추가 기능 블록도로 도시하며, 이 기능 블록도는 처리 함수를 수행하지 않는 시스템에 비해 SNR을 증가시키도록 설계된 디지털 신호 처리(DSP : digital signal processing) 알고리즘을 수행한다. 이 DSP에서는, 이러한 개선을 생성하는, 오디오 처리와 같은 고성능 어플리케이션에 사용되는, 비선형 방법이 구현된다. 도 2에 도시된 시스템은 프로세서와 A/D 변환기를 도시하는데, 여기서 아날로그 입력 신호{A(s)}가 비교기(10)에 입력되며, 비교기(10)의 출력은 비선형 프로세서{H(s)}(20)에 연결되며, 비선형 프로세서(20)의 출력은 A/D 변환기(30)에 연결된다. 피드백 루프에서, A/D 변환기(30)의 출력은 입력 비교기(10)로 가는 피드백 루프에서 D/A 변환기(40) 및 프로세서{F(s)}(50)에 연결된다. 본질적으로, 회로에 대한 입력은 비선형 프로세서를 통해 양자화기(quantizer)에 공급되며, 양자화된 출력은 D/A 변환기(40)를 통해 피드백되며, D/A 변환기(40)는 아날로그 피드백 신호를 생성하도록 디지털 신호의 각 샘플을 변환시키며, 이는 입력에 연결되어 입력에서부터 감산하여, 양자화된 신호의 평균 값이 평균 입력을 추적하게 한다.

이 기술분야에 숙련된 사람이라면 이런 타입의 변환기의 구현이 일반적으로 고성능(high fidelity)의 오디오에서와 같은 낮은 주파수의 구현에 기초하고 있다는 것을 알 수 있을 것이다. 추가적으로, 양자화 레벨은 전형적으로 사용되는 낮은 속도에서 DSP를 보다 효과적으로 구현할 수 있는 능력이 있기 때문에 전형적으로 보다 낮은 해상도로 이루어진다. CATV 응용에서, DSP 알고리즘의 구현은 필요한 고속 처리 특성으로 인해 복잡성과 설계 면에서 상당히 증가된다.

도 3 및 도 4를 참조하면, 프로세서의 동작이 논의되며 디지털 리턴 송신기에 변환기의 구현에 의해 제공된 개선의 특성이 그래픽으로 도시되어 있다. A/D 변환기의 출력의 양자화 잡음 스펙트럼은 도 3에 도시된다. 역방향 경로 대역폭은 A/D 출력 B_n1에서 나이키스트 대역폭과 동일한 것으로 가정된다. 볼 수 있는 바와 같이, 잡음 스펙트럼은 변환기의 나이키스트 대역폭에 걸쳐 평탄하게(flat) 모델링된다. 도 3은 위의 3개의 파라미터 사이의 전형적인 관계식으로 샘플링된 출력 스펙트럼을 도시한다. 역방향 경로 대역폭 B_n1에 대하여 클록 주파수가 높으면 높을수록, 스펙트럼 밀도는 더 낮게 되어, 역방향 대역폭에 잡음 파워를 낮출 수 있는 방법을 제공한다. 도 3은, B_n1에서부터 B_n2로 가며 스펙트럼 밀도를 낮추게 하는, 클록주파수가 증가되는 예를 도시한다. 다르게 말하면, A/D의 해상도에 의해 결정된 동일한 양의 잡음 파워는 더 넓은 나이키스트 대역폭에 걸쳐 확산된다.

도 3을 참조하여 도시된 "오버샘플링" 기술은, SNR의 단 3㏈의 개선만을 얻는데 클록 속도가 배가되어야 하기 때문에 잡음 감소를 얻는데는 비효과적인 방식이다. 추가적으로, HFC에 대한 디지털 역방향 시스템은 최첨단 클록 속도로 동작되는 A/D 변환기를 이미 구현하고 있다. 심각한 열화(degradation)를 받지 않으면서 또는 그 부분을 완전히 기능하지 못하게 하지 않으면서 주요 성능 이득에 충분한 클록 속도로 증가시키는 것이 상업용 디바이스에서는 가능하지 않다.

SNR의 증가를 제공하기 위해 오버샘플링에만 의존하는 대신에, 도 2는 비선형 프로세서{H(s)}의 다이아그램을 도시하며, 이 프로세서{H(s)}는 이 성능을 제공하는 전달 함수(transfer function)를 구현한다. 또한 피드백 루프에 있는 프로세서{F(s)}는 필요한 만큼 추가 필터링을 제공할 수 있다. H(s) 및 F(s) 모두는 구현의 복잡성과 원하는 개선에 따라 많은 토폴로지로 취할 수 있다. 그러나, 비선형 특성은 특히 더 고차의 구조가 사용될 때에는, 정밀한 분석을 어렵게 한다. 많은 경우에, 시뮬레이션을 통해서만 거동의 특징이 파악될 수 있다.

이러한 프로세서로부터 나오는 예시적인 최종 잡음 스펙트럼은 도 4에 도시되어 있다. 이 경우에, B_n에 대해 외부의 균일한 밀도(백색)를 이미 가지고 있는 스펙트럼은 더 이상 평탄하지 않다. 균일 밀도와 비균일 밀도 사이의 잡음 파워는 동일하지만, 후자의 비균일 밀도의 경우에는, B_n1및 B_n2사이의 스펙트럼 영역으로 파워가 이동된다. 즉, 변조기는 양자화 잡음을 '성형(shape)'하여, 대부분의 에너지가 신호 대역폭 위에 있게 한다. 역방향 시스템의 대역폭이 B_n1이므로, 이제 대부분의 잡음 파워를 포함하는 영역은 원하는 신호에 영향을 주지 않고 필터링 될 수 있다. 많은 잡음이 이제 이 영역으로 이동되므로, 신호 대역 내의 잡음 파워는 줄어들게 되었다. 이 잡음 파워 감소는 샘플링된 스펙트럼의 그 영역에서 보다 고 해상도의 A/D 변환기를 사용하는 효과와 동일하다. 잡음 감소가 일어나는 샘플링된 스펙트럼의 영역은 중요한 단 하나의 영역이므로, 이 기술은 본질적으로 B_n1내의 잡음 파워의 저하(drop)에 비례하여 효과적인 비트 증가를 제공한다. 예상할 수 있는 대표적인 예로는, 20㏈의 SNR 개선이 달성될 수 있으며, 이는 3비트 이상의 추가 해상도에 해당한다. 정확한 이득은 비선형 프로세서의 구조와 오버샘플링의 양에 따라 매우 다르다.

도 2를 가이드로 사용하여, 가장 간단한 경우의, 잡음 감소의 분석이 수학적으로 표현될 수 있다. F(s)=1이라고 하자. 양자화된 출력 Y(s), 양자화 잡음 Q(s), 아날로그 입력 A(s), 및 저역통과, 고이득의 처리 전달 함수 H(s)에 대해, 다이아그램은 다음과 같다:

Y(s)= [A(s)-Y(s)]H(s)+Q(s) (1)

Y(s)+Y(s)H(s)=A(s)H(s)+Q(s) (2)

Y(s)={A(s)H(s)/[1+H(s)]}+{Q(s)/[1+H(s)]} (3)

이때, 입력의 관심 대역폭에 걸쳐이라고 가정하면, (3)은

Y(s)=A(s)+Q(s)/H(s) (4)

이기 때문에, 마지막 항은 작을 수 있다. 양자화 잡음 스펙트럼 밀도{Q(s)}는 신호 대역폭에서 H(s)의 크기만큼 줄어든다. 그러나, 신호 대역폭 외에는, 스펙트럼 밀도는 증가한다. 물론, 스펙트럼의 이 부분은 관심 사항이 아니다. 그러나, 스펙트럼의 에너지를 그 대역 중 높은 단(high end)으로 적절히 이동시키기 위해, 디지털 필터링이 잡음 파워를 줄이는 양자화 프로세스 후에 행해진다(즉, 변환 프로세스 동안 개선된 잡음이 매우 효과적으로 제어될 수 있다). 디지털 데시메이터(digital decimator)에 연결된 제 1 시그마 델타 A/D 변환기를 도시하는 도 6에 도시된 바와 같이, 디지털 저역통과 필터링 단(stage){저역통과 필터(70)}은 디지털 변조기의 출력을 평활화시켜, 신호의 대역외 양자화 잡음, 교란, 및 고주파수 성분을 크게 감쇠시킬 수 있도록 구현될 수도 있다. 또한 원하는 경우에는, 샘플링된 신호를 나이키스트 속도로 가져오도록 다운샘플링{다운샘플러(80)}이 구현될 수 있다.

일례로서, 8비트 A/D 변환기를 생각해보자. 이 수는 HFC 응용을 위해 성능과 속도 두 면에서 실제적 의미를 가지기 때문에 선택된다. 오늘날, 우수한 종래의 8비트 디바이스는 약 200M㎐로 샘플링하여, HFC 리턴 경로에 대해 약 두 배의 오버샘플링을 제공한다. 익년 내에, 더 빠르게 되는, 이제 이용가능한 고급 부품(high-end parts)이 CATV 응용에 적합하게 대량으로 저비용으로 이용가능하게 될 것이다. 4배의 오버샘플링도 쉽게 도달될 것이다.

도 5는 한 개, 두 개, 및 세 개의 피드백 루프와 PCM의 예에 대한 오버샘플링 비에 대한 대역내 잡음(in-band noise)을 묘사한다. 도 5를 참조하면, 제 2 차 피드백 시스템에 의한 4배의 오버샘플링이 약 20㏈의 추가적인 대역내 양자화 잡음 감소를 제공하고 있는 것을 볼 수 있다. 6㏈/비트에서, 이것은 3비트를 초과하는 효과적인 해상도를 나타내며, 7.5비트 변환 프로세스(8비트 비이상적인 A/D 변환기)를 거의 11비트의 효과적인 해상도로 변화시킨다. 이것은 선형 DFB 레이저 송신기와 같은 오늘날 폭넓게 사용되고 있는 임의의 아날로그 리턴 기술보다 더 우수한 성능을 본질적으로 나타낸다. 추가적으로, 선형 광학계의 경우와는 달리, 그 성능은 거리와는 독립적이다.

구현 측면에서, 델타-시그마 변조를 나타내는 F(s)=1인, 위의 경우와 같은 구조는 FPGA 및 주문형 ASIC 설계와 같은 디지털 설계 기술에 아주 적합하다. 그러나, 필요한 오버샘플링 비를 얻는데 필요한 클록 속도는 오늘날의 기술에서 상업용 FPGA 구현에 대해 비교적 높다. 주문형 IC의 발전으로 인해 이들 처리 속도를 제공할 수 있는 칩을 만들 수 있게 되었다. 상업용 FPGA 장애물은 개발이 진행됨에 따라 가까운 미래에 또한 제거될 것으로 예상된다.

위에서는 보다 고해상도의 A/D 변환기에 의존하지 않고서도 HFC 리턴 경로의 성능을 증가시키는 DSP 접근안을 기술한다. 이 접근안은 대역내 양자화 잡음 감소를 얻기 위해 RF 시스템에 적용되는 잘 알려진 신호 처리 구조를 사용한다. 개개의 성분은 알려져 있으며 폭넓게 이용가능하다. 이 기술은 역방향 경로 구현시에 기저대역 디지털 광 송신을 사용하는 임의의 HFC 리턴 구조에도 적용가능하다.

비록 여러 실시예가 여기에서 구체적으로 도시되고 기술되었지만, 본 발명의변경과 변화도 위 요지에 커버되며 본 발명의 사상과 의도된 범주를 벗어나지 않고 첨부된 청구범위의 범위 내에 있다는 것을 알 수 있을 것이다. 예를 들어, 도 2를 다시한번 참조하면, 프로세서{H(s)}와 같은 프로세서{F(s)}는 어플리케이션의 성능 요건을 만족시키기 위하여 임의의 여러 종류의 전달 함수의 응답을 가질 수 있다. 더구나, 이러한 예시적인 변경은 청구범위에 커버되는 본 발명의 변경과 변형을 제한하는 것으로 해석되어서는 아니되며 단지 있을 수 있는 변형을 예시하는 것이다.

전술한 바와 같이, 본 발명은 일반적으로 케이블 TV 하이브리드-섬유-동축 케이블(CATV HFC) 네트워크 성능을 개선시키는데에 이용가능하며, 보다 상세하게는 디지털 리턴 해법을 사용하여 HFC 리턴 경로의 개선된 성능을 위한 디지털 신호 처리 기술의 응용에 이용가능하다.

Claims

기저대역 직렬 광 전송을 사용하는 하이브리드-섬유-동축케이블 TV 시스템에서 디지털 리턴 경로의 성능을 증가시키기 위해 광섬유 노드에서 수행되는 방법으로서, 상기 방법은,

A/D 변환기와 제 1 비선형 프로세서를 포함하는 디지털 리턴 송신기에 대한 비교기 입력에서 아날로그 복합 회신 경로 파형을 수신하는 단계와;

상기 제 1 비선형 프로세서에서 제 1 처리 함수를 상기 비교기로부터 출력된 신호에 인가하며 상기 처리된 신호를 상기 A/D 변환기에 송신하는 단계와;

아날로그 신호 샘플을 나타내는 값을 갖는 디지털 워드의 시퀀스의 양자화된 출력 신호를 생성하도록 상기 처리된 신호를 변환하는 단계와;

상기 양자화된 디지털 신호를, 상기 디지털 리턴 송신기의 출력에 그리고 D/A 변환기를 포함하는 피드백 루프에 출력하는 단계와;

상기 양자화된 디지털 신호를 아날로그 피드백 신호로 변환하며 상기 아날로그 피드백 신호를 제 2 프로세서로 송신하는 단계와;

제 2 처리 함수를 상기 아날로그 피드백 신호에 인가하며 상기 처리된 아날로그 피드백 신호를 상기 디지털 리턴 송신기의 상기 비교기 입력에 출력하는 단계를 포함하며,

여기서 상기 디지털 리턴 송신기에 대한 비교기 입력은 상기 비교기로부터 출력되는 신호를 생성하기 위해 상기 처리된 아날로그 피드백 신호를 상기 아날로그 복합 리턴 경로에 부가하는(add), 디지털 리턴 경로 성능 증가 방법.
제 1 항에 있어서,

워드 사이의 경계를 식별하고 비트의 타이밍을 스스로 복구하기 위해 상기 디지털 워드의 양자화된 출력을 적절한 동기화 정보와 함께 직렬 스트림으로 배열하는 단계와;

전기적 디지털 신호를 광 디지털 신호로 변환하며 그리고 광 섬유를 통해 광학적 일(1)과 영(0)을 송신하는 단계와;

수신 측에서 전술한 단계를 역실행(invert)하는 단계를 더 포함하는, 디지털 리턴 경로 성능 증가 방법.
제 1 항에 있어서, 상기 양자화된 디지털 신호를 저역통과 필터링하는 단계를 더 포함하는, 디지털 리턴 경로 성능 증가 방법.
제 3 항에 있어서, 상기 필터링된 양자화된 디지털 신호를 다운샘플링하는 단계를 더 포함하는, 디지털 리턴 경로 성능 증가 방법.
제 4 항에 있어서, 상기 필터링된 양자화된 디지털 신호는 나이키스트 속도로 다운샘플링되는, 디지털 리턴 경로 성능 증가 방법.
제 1 항에 있어서, 제 2 처리 함수는 1이며 그리고 상기 디지털 리턴 송신기는 델타 시그마 변조기를 나타내는, 디지털 리턴 경로 성능 증가 방법.
제 6 항에 있어서, 상기 양자화된 디지털 신호의 평균 값은 평균 처리된 아날로그 피드백 신호를 추적(track)하는, 디지털 리턴 경로 성능 증가 방법.
기저대역 직렬 광 전송을 사용하는 하이브리드-섬유-동축케이블 TV 시스템에서 디지털 리턴 경로의 성능을 증가시키는 시스템으로서,

A/D 변환기와 제 1 비선형 프로세서를 포함하는 디지털 리턴 송신기의 피드백 신호와 상기 디지털 리턴 송신기에서 수신된 아날로그 복합 리턴 경로 파형을 비교하는 비교 수단과;

상기 제 1 비선형 프로세서에서 제 1 처리 함수를 상기 비교 수단으로부터 출력된 신호에 인가하며 상기 처리된 신호를 A/D 변환기에 송신하는 수단과;

아날로그 신호 샘플을 나타내는 값을 갖는 디지털 워드의 시퀀스의 양자화 출력 신호를 생성하도록 상기 처리된 신호를 변환하는 A/D 변환 수단과;

상기 양자화된 디지털 신호를, 상기 디지털 리턴 송신기의 출력에 그리고 D/A 변환기를 포함하는 피드백 루프에 출력하는 출력 수단과;

상기 양자화된 디지털 신호를 아날로그 피드백 신호로 변환하며 상기 아날로그 피드백 신호를 제 2 프로세서로 송신하는, D/A 변환 수단과;

제 2 처리 함수를 상기 아날로그 피드백 신호에 인가하며 상기 처리된 아날로그 피드백 신호를 상기 디지털 리턴 송신기의 상기 비교기 입력에 출력하는 수단을 포함하며,

여기서, 상기 비교 수단은 상기 비교 수단으로부터 출력되는 신호를 생성하기 위해 상기 처리된 아날로그 피드백 신호를 상기 아날로그 복합 리턴 경로 파형에 더하는, 디지털 리턴 경로의 성능 증가 시스템.
제 8 항에 있어서,

워드 사이의 경계를 식별하고 비트의 타이밍을 스스로 복구하도록 상기 디지털 워드의 양자화된 출력을 적절한 동기화 정보와 함께 직렬 스트림으로 배열하는 직렬화기 수단과;

전기적 디지털 신호를 광 디지털 신호로 변환하며 광 섬유를 통해 광학적 일(1)과 영(0)을 송신하는 광 송신 수단과;

수신 측에서 전술한 단계를 역실행하는 수단을 더 포함하는, 디지털 리턴 경로의 성능 증가 시스템.
제 8 항에 있어서, 상기 양자화된 디지털 신호를 저역통과 필터링하는 필터링 수단을 더 포함하는, 디지털 리턴 경로의 성능 증가 시스템.
제 10 항에 있어서, 상기 필터링된 양자화 디지털 신호를 다운샘플링하는 다운샘플링 수단을 더 포함하는, 디지털 리턴 경로의 성능 증가 시스템.
제 11 항에 있어서, 상기 필터링된 양자화된 디지털 신호는 나이키스트 속도로 다운샘플링되는, 디지털 리턴 경로의 성능 증가 시스템.
제 8 항에 있어서, 상기 제 2 처리 함수는 일(1)이며, 그리고 상기 디지털 리턴 송신기는 델타 시그마 변조기를 나타내는, 디지털 리턴 경로의 성능 증가 시스템.
제 8 항에 있어서, 상기 양자화된 디지털 신호의 평균 값은 평균 처리된 아날로그 피드백 신호를 추적하는, 디지털 리턴 경로의 성능 증가 시스템.
기저대역 직렬 광 전송을 사용하여 투-웨이 HFC CATV 시스템의 리턴 경로에서 신호대 잡음비(SNR)를 개선시키는 방법으로서,

A/D 변환기와 비선형 프로세서를 포함하는 디지털 리턴 송신기에 대한 입력에서 아날로그 복합 리턴 경로 파형을 수신하는 단계와;

상기 비선형 프로세서에서 디지털 신호 처리 알고리즘을 입력된 신호에 인가하며 처리된 신호를 상기 A/D 변환기에 송신하는 단계와;

양자화 출력 신호를 생성하기 위해 상기 A/D 변환기에서 상기 처리된 신호를 변환하는 단계를 포함하며,

여기서 상기 양자화된 출력 신호의 SNR은 상기 디지털 신호 처리 알고리즘을적용받지 않은 신호의 SNR 보다 더 큰, 신호 대 잡음 비 개선 방법.
제 15 항에 있어서, 상기 양자화된 디지털 신호를 아날로그 피드백 신호로 변환하며 상기 아날로그 피드백 신호를 제 2 프로세서로 송신하는 단계와;

제 2 처리 함수를 상기 아날로그 피드백 신호에 인가하고 상기 처리된 아날로그 피드백 신호를 상기 디지털 리턴 송신기의 입력에 출력하는 단계를 더 포함하며,

여기서 상기 디지털 리턴 송신기에 대한 입력은 상기 처리된 아날로그 피드백 신호를 상기 아날로그 복합 리턴 경로 파형에 더하는, 신호 대 잡음 비 개선 방법.
제 15 항에 있어서, 상기 양자화된 출력 신호를 저역통과 필터링하는 단계를 더 포함하는, 신호 대 잡음 비 개선 방법.
제 17 항에 있어서, 상기 필터링된 양자화된 출력 신호를 다운샘플링하는 단계를 더 포함하는, 신호 대 잡음 비 개선 방법.
제 18 항에 있어서, 상기 필터링된 양자화된 디지털 신호는 나이키스트 속도로 다운샘플링되는, 신호 대 잡음 비 개선 방법.
제 16 항에 있어서, 상기 양자화된 출력 신호의 평균 값은 평균 처리된 아날로그 피드백 신호를 추적하는, 신호 대 잡음 비 개선 방법.