KR20020090600A - Repair circuit in memory device - Google Patents
Repair circuit in memory device Download PDFInfo
- Publication number
- KR20020090600A KR20020090600A KR1020010029502A KR20010029502A KR20020090600A KR 20020090600 A KR20020090600 A KR 20020090600A KR 1020010029502 A KR1020010029502 A KR 1020010029502A KR 20010029502 A KR20010029502 A KR 20010029502A KR 20020090600 A KR20020090600 A KR 20020090600A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- fuse
- unit
- signal
- repair
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
- G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 메모리장치의 리페어 회로에 관한 것으로, 보다 상세하게는 메모리장치에 오류가 발생되어서 퓨즈를 절단함으로써 리페어 한 작동스위치부와 퓨즈부의 일측단의 전압값인 리페어 데이터를 출력하는 출력부를 가지는 리페어회로에 있어서, 래치 사이에 스위칭소자를 부가 설치하여 리페어 데이터 출력 시, 퓨즈부와 단절시키고 출력부의 신호를 일정하게 유지함으로써, 퓨즈 절단 시 생기는 잔여물로 인해 발생하는 누설전류에 의한 오류를 보상하여 반도체 메모리장치의 제품 신뢰성을 높일 수 있는 반도체 메모리장치의 리페어 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a repair circuit of a semiconductor memory device, and more particularly, has an operation switch unit repaired by an error occurring in the memory device and a fuse cut, and an output unit for outputting repair data which is a voltage value at one end of the fuse unit. In the repair circuit, a switching element is additionally installed between the latches to disconnect the fuse unit during the repair data output and to keep the output unit signal constant, thereby compensating for an error due to leakage current caused by the residue generated when the fuse is cut. The present invention relates to a repair circuit of a semiconductor memory device capable of increasing product reliability of a semiconductor memory device.
반도체 메모리장치는 메모리의 리던던시 셀을 서브 어레이 블록별로 설치해두는데, 예를 들면 256K 셀 어레이마다 여분의 로(row)와 칼럼(column)을 미리 설치해 둠으로써 결함이 발생한다. 그 결과 불량이 된 메모리 셀을 로/칼럼 단위로 리던던시 메모리 셀로 치환시킨다.The semiconductor memory device installs the redundancy cells of the memory for each sub-array block. For example, a defect occurs by providing an extra row and column for each 256K cell array in advance. As a result, the defective memory cell is replaced with a redundant memory cell in row / column units.
이를 위해, 상기 반도체 메모리장치의 리페어 회로는 웨이퍼 제조공정이 종료되면 테스트를 통해서 불량 메모리 셀을 골라내어 그에 해당하는 리던던시 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부 회로에 행하며 이에 따라 실제 상용할 때에 불량 라인에 해당하는 어드레스가 입력되면 리던던시 셀의 라인으로 선택이 바뀌게 된다.To this end, the repair circuit of the semiconductor memory device performs programming in the internal circuit that selects a defective memory cell through a test and replaces it with an address signal of a corresponding redundancy cell when the wafer fabrication process is completed. When an address corresponding to a line is input, the selection is changed to a line of a redundancy cell.
상기와 같은 프로그램은 통상 레이저빔으로 퓨즈를 절단하는 방식을 사용한다.Such a program usually uses a method of cutting a fuse with a laser beam.
도 1은 종래 반도체 메모리장치의 리페어 회로를 나타낸 회로도이다.1 is a circuit diagram illustrating a repair circuit of a conventional semiconductor memory device.
도 1에 도시된 바와 같이, 작동신호(A)에 의해 전원전압(Vcc)으로 프리차지 시키는 작동스위치부(10)와, 퓨즈부(PF)를 매개로 작동스위치부(10)와 접지 사이에 연결되어 결함회로의 어드레스신호(ADDR)에 턴온(turn on)되어 퓨즈부(PF)의 절단상태를 감지하기 위한 어드레스입력부(20)와, 작동스위치부(20)와 퓨즈부(PF)의 일측단의 리페어 데이터를 출력하기 위한 출력부(30)로 이루어진다.As shown in FIG. 1, between the operation switch unit 10 for precharging to the power supply voltage Vcc by the operation signal A, and the operation switch unit 10 and the ground via the fuse unit PF. Connected to the address signal ADDR of the defective circuit to turn on the address input unit 20 for detecting a cutting state of the fuse part PF, the operation switch unit 20 and one side of the fuse part PF It consists of an output unit 30 for outputting the repair data of the stage.
상기와 같은 리페어 회로는 작동신호(A)가 저전위로 입력되면 작동스위치부(10)가 턴온되어 전원전압(Vcc)이 퓨즈부(PF)에 걸린다.In the repair circuit as described above, when the operation signal A is input at a low potential, the operation switch unit 10 is turned on so that the power supply voltage Vcc is applied to the fuse unit PF.
상기 상태에서 어드레스입력부(20)에 어드레스신호(ADDR)가 입력될 때, 고전위값을 갖는 비트의 NMOS트랜지스터는 턴온되어 작동스위치부를 통해 공급된 전원전압(Vcc)은 턴온되어 NMOS트랜지스터를 통해 패스가 형성되어 노드 'a'의 전위는 저전위를 갖게 된다.In the above state, when the address signal ADDR is input to the address input unit 20, the NMOS transistor of the bit having the high potential value is turned on so that the power supply voltage Vcc supplied through the operation switch unit is turned on so that the path through the NMOS transistor is turned on. So that the potential of node 'a' has a low potential.
상기 저전위값은 출력부(30)의 인버터를 통해 반전됨으로서 정상상태에서는 출력값이 고전위값으로 유지된다.The low potential value is inverted through the inverter of the output unit 30 so that the output value is maintained at a high potential value in a normal state.
이러한 상태에서 저항물질로 형성된 퓨즈를 레이저빔으로 절단하게 되면 작동스위치부(10)를 통해 퓨즈부(PF)를 매개로 어드레스입력부(20)와 형성된 전류패스는 차단되어 노드 'a'의 전위는 고전위가 되며, 상기 고전위는 출력부(30)의 인버터를 통해 반전되어 출력값은 저전위값으로 변하게 된다.In this state, when the fuse formed of the resistive material is cut by the laser beam, the current path formed with the address input unit 20 through the fuse unit PF through the operation switch unit 10 is blocked, so that the potential of the node 'a' The high potential becomes high, and the high potential is inverted through the inverter of the output unit 30 so that the output value changes to a low potential value.
이때, 상기 출력값을 입력받아 결함이 발생된 셀을 가리키는 어드레스가 입력될 경우 리던던시 셀로 대체하여 정상적인 동작을 수행할 수 있도록 한다.In this case, when an address indicating a cell in which a defect occurs is input by receiving the output value, a redundancy cell is replaced to perform a normal operation.
그런데, 상기와 같은 종래 리페어 회로를 갖는 메모리장치는 불량 워드라인을 리페어 하기 위해 레이저빔을 이용하여 퓨즈를 절단 시, 퓨즈가 완전히 절단되지 않을 경우 리페어 확인 유/무를 정확히 알 수 없으며, 퓨즈가 완전히 절단되었다 하더라도 퓨즈 절단 시 생기는 잔여물로 인해 발생하는 누설전류로 인해 리페어값이 일정하게 유지되지 않는다는 문제점이 있었다.However, in the conventional memory device having a repair circuit as described above, when a fuse is cut using a laser beam to repair a bad word line, if the fuse is not completely cut, it is impossible to know whether or not the repair is confirmed correctly, and the fuse is completely removed. Even if it was cut, there was a problem that the repair value was not kept constant due to the leakage current generated by the residue generated during fuse cutting.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 단 시간에 작동스위치부와 퓨즈부의 일측단의 전압값인 리페어 데이터를 제공받아 래치 한 후, 리페어 데이터를 제공하는 부분과 래치 사이에 스위칭소자를 첨가하여, 상기 스위칭소자가 어드레스 감지신호에 의해 리페어 데이터를 제공하는 부분과 래치를 단절시킴으로서, 퓨즈 절단 시 생기는 잔여물로 인해 발생하는 누설전류로 인한 오류동작을 보상하여 반도체 메모리장치의 제조 수율과 제품의 신뢰성을 높이도록 하는 것이 목적이다.The present invention has been made to solve the above problems, an object of the present invention is to provide a repair data after receiving the latching repair data that is the voltage value of one end of the operation switch unit and the fuse unit in a short time By adding a switching device between the latch and the latch, the switching device disconnects the latch and the part providing the repair data by the address detection signal, thereby compensating for the faulty operation due to leakage current caused by the residue generated when the fuse is cut. An object of the present invention is to increase the manufacturing yield of semiconductor memory devices and the reliability of products.
도 1은 종래 반도체 메모리장치의 리페어 회로를 나타낸 회로도이며,1 is a circuit diagram illustrating a repair circuit of a conventional semiconductor memory device.
도 2는 본 발명에 따른 반도체 메모리장치의 리페어 회로를 나타낸 회로도이다.2 is a circuit diagram illustrating a repair circuit of the semiconductor memory device according to the present invention.
-- 도면의 주요부분에 대한 부호의 설명 ---Explanation of symbols for the main parts of the drawing-
100 : 작동스위치부 200 : 퓨즈부100: operation switch unit 200: fuse unit
300 : 어드레스입력부 400 : 출력부300: address input unit 400: output unit
410 : 인버터 420 : 스위칭소자410: inverter 420: switching element
430 : 래치430: latch
상기 목적을 달성하기 위하여, 본 발명은 작동신호에 의해 전원전압으로 프리차지 시키는 작동스위치부와, 퓨즈부를 매개로 작동스위치부와 어드레스감지신호 사이에 연결되며 결함회로의 어드레스 신호에 턴온되어 퓨즈부의 절단상태를 감지하기 위한 어드레스입력부와, 작동스위치부와 퓨즈부의 일측단의 리페어 데이터를 출력하기 위한 출력부로 이루어진 리페어 회로에 있어서, 상기 어드레스 감지신호에 응답하여 출력부 전단에 전원전압을 공급하여 입력신호를 차단하는 스위칭소자를 출력부에 더 포함하여 이루어진 반도체 메모리장치의 리페어 회로를 제공하는 것을 특징으로 한다.In order to achieve the above object, the present invention is an operation switch unit for precharging the power supply voltage by the operation signal, and connected between the operation switch unit and the address detection signal via the fuse unit and turned on the address signal of the defective circuit to the fuse unit A repair circuit comprising an address input unit for detecting a cutting state and an output unit for outputting repair data of one end of an operation switch unit and a fuse unit, wherein a power supply voltage is supplied to a front end of an output unit in response to the address detection signal. It is characterized in that it provides a repair circuit of the semiconductor memory device further comprises a switching element for blocking the signal to the output.
또한, 본 발명은, 작동스위치부와 퓨즈부의 일측단의 전압값인 리페어 데이터를 인버터에 의해 반전시킨 후, 스위칭소자인 트라이액을 거치게 함으로써, 누설전류로 인한 오류 데이터가 입력되어도 안정된 리페어 데이터가 출력되도록 하는 것을 특징으로 한다.In addition, the present invention, by inverting the repair data, which is the voltage value of the one end of the operation switch unit and the fuse unit by the inverter, and through the triac as a switching element, even if the error data due to leakage current is input stable repair data It characterized in that the output.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2은 본 발명에 따른 반도체 메모리장치의 리페어 회로를 나타낸 회로도이다.2 is a circuit diagram illustrating a repair circuit of the semiconductor memory device according to the present invention.
도 2에 도시된 바와 같이, 본 발명에 따른 리페어 회로는 작동신호(A)에 의해 어드레스감지신호로 프리차지 시키는 NMOS트랜지스터로 구성된 작동스위치부(100)와, 퓨즈부(200)를 매개로 작동스위치부(100)와 어드레스감지신호(ADDR-IN-DET) 사이에 연결되어 결함회로의 어드레스신호(ADDR)에 의해 턴온(turn on)되어 퓨즈부(200)의 절단상태를 감지하기 위한 PMOS트랜지스터로 구성된 어드레스입력부(300)와, 작동스위치부(100)와 퓨즈부(200)의 일측단의 전압값인 리페어 데이터를 출력하기 위한 출력부(400)와, 어드레스 감지 신호에 응답하여 출력부 전단에 전원전압을 공급하며 입력신호를 차단하는 스위칭소자(420)인 트라이액으로 이루어진다.As shown in FIG. 2, the repair circuit according to the present invention operates through an operation switch unit 100 composed of an NMOS transistor for precharging an address sensing signal by an operation signal A and a fuse unit 200. A PMOS transistor connected between the switch unit 100 and the address detection signal ADDR-IN-DET and turned on by an address signal ADDR of a defective circuit to detect a cutting state of the fuse unit 200. An address input unit 300 configured to include an output unit 400 for outputting repair data which is a voltage value at one end of the operation switch unit 100 and the fuse unit 200, and an output unit front end in response to an address detection signal. It is composed of a triac, which is a switching element 420 for supplying a power supply voltage to and blocking an input signal.
상기와 같은 리페어 회로는 작동신호(A)가 저전위로 입력되면 작동스위치부(100)가 턴온되어 어드레스감지신호가 퓨즈부(200)에 걸리며, 상기 상태에서 어드레스입력부(300)에 어드레스신호(ADDR)가 입력될 때, 저전위값을 갖는 비트의 PMOS트랜지스터는 턴온되어 작동스위치부를 통해 공급된 어드레스감지신호는 턴온되고 NMOS트랜지스터를 통해 패스가 형성되어 노드 'a'의 전위는 고전위를 갖게 된다.In the repair circuit as described above, when the operation signal A is input at a low potential, the operation switch unit 100 is turned on so that the address detection signal is applied to the fuse unit 200. In this state, the address signal ADDR is applied to the address input unit 300. When () is input, the PMOS transistor of the bit having the low potential value is turned on so that the address sensing signal supplied through the operation switch unit is turned on and a path is formed through the NMOS transistor so that the potential of the node 'a' has a high potential. .
상기 고전위값을 갖는 리페어 데이터는 인버터(410)를 거쳐 반전된 후, 상기 어드레스 감지신호에 응답하여 출력부 전단에 전원전압을 공급함으로써 입력신호를 차단하는 스위칭소자(420)에 의해 인버터(410)와 단절됨으로써, 누설전류로 인한 오류 데이터가 입력되어도 정상적인 동작을 한다,The repair data having the high potential value is inverted through the inverter 410 and then the inverter 410 is switched by the switching element 420 which cuts off the input signal by supplying a power supply voltage to the front end of the output in response to the address detection signal. By disconnecting from, it operates normally even when error data due to leakage current is input.
이때, 상기 어드레스입력부(300)는 PMOS트랜지스터로 구성되어 있기 때문에 래치(430)를 거쳐 다시 반전되어 정상상태에서 출력값은 고전위값의 리페어 데이터를 유지한다.At this time, since the address input unit 300 is composed of a PMOS transistor, the address input unit 300 is inverted again through the latch 430 so that the output value maintains repair data having a high potential value in a normal state.
그리고, 이러한 상태에서 저항물질로 형성된 퓨즈를 레이저빔으로 절단하게 되면 작동스위치부(100)를 통해 퓨즈부(200)를 매개로 어드레스입력부(300)와 형성된 전류패스는 차단되어 노드 'a'의 전위는 저전위가 된다.In this state, when the fuse formed of the resistive material is cut by the laser beam, the current path formed with the address input unit 300 through the fuse unit 200 through the operation switch unit 100 is blocked, thereby preventing the node 'a'. The potential becomes low potential.
상기 저전위값을 갖는 리페어 데이터는 인버터(410)를 거쳐 반전된 후, 상기 어드레스 감지신호에 응답하여 출력부 전단에 전원전압을 공급함으로써 입력신호를 차단하는 스위칭소자(420)에 의해 인버터(410)와 단절함으로써, 누설전류로 인한 오류 데이터가 입력되어도 정상적인 동작을 된다,The repair data having the low potential value is inverted through the inverter 410 and then the inverter 410 is switched by the switching element 420 which cuts off the input signal by supplying a power supply voltage to the front end of the output in response to the address detection signal. ), It will operate normally even if error data due to leakage current is input.
이때, 상기 어드레스입력부(300)는 PMOS트랜지스터로 구성되어 있기 때문에 래치(430)를 거쳐 다시 반전시켜 정상상태에서 출력값은 저전위값의 리페어 데이터를 유지하게 된다.At this time, since the address input unit 300 is composed of a PMOS transistor, the address input unit 300 is inverted again through the latch 430 to maintain the repair data having a low potential value in the normal state.
그러므로, 상기 어드레스 감지신호에 응답하여 출력부 전단에 전원전압을 공급함으로써 입력신호를 차단하는 스위칭소자인 트라이액에 의해 누설전류로 인한 오류 데이터가 입력되어도 정상적인 동작을 수행하도록 이루어진다.Therefore, a normal operation is performed even when error data due to a leakage current is input by a triac, a switching element that cuts an input signal by supplying a power supply voltage to the front end of the output in response to the address detection signal.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체 메모리장치의 리페어 회로를 이용하게 되면, 단 시간에 작동스위치부와 퓨즈부 일측단의 전압값인 리페어 데이터를 제공받아 래치 한 후, 리페어 데이터를 제공하는 부분과 래치 사이에 스위칭소자인 트라이액에 의해 리페어 데이터를 제공하는 부분과 래치를 단절시킴으로서, 퓨즈 절단 시 생기는 잔여물로 인해 발생하는 누설전류로 인한 오류동작을 보상하여 반도체 메모리장치의 제조수율과 제품의 신뢰성을 높일 수 있다.Accordingly, as described above, when the repair circuit of the semiconductor memory device according to the present invention is used, the repair data is provided after being latched by receiving repair data, which is a voltage value at one end of the operation switch unit and the fuse unit, and then provides repair data. Manufacture yield of semiconductor memory device by compensating for faulty operation due to leakage current caused by residues generated when fuse is cut by disconnecting latch and part providing repair data by triac, which is a switching element, between the part and latch And can increase the reliability of the product.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010029502A KR20020090600A (en) | 2001-05-28 | 2001-05-28 | Repair circuit in memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010029502A KR20020090600A (en) | 2001-05-28 | 2001-05-28 | Repair circuit in memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020090600A true KR20020090600A (en) | 2002-12-05 |
Family
ID=27706783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010029502A KR20020090600A (en) | 2001-05-28 | 2001-05-28 | Repair circuit in memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020090600A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495472B2 (en) | 2005-06-25 | 2009-02-24 | Samsung Electronics Co., Ltd. | Circuits/methods for electrically isolating fuses in integrated circuits |
-
2001
- 2001-05-28 KR KR1020010029502A patent/KR20020090600A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495472B2 (en) | 2005-06-25 | 2009-02-24 | Samsung Electronics Co., Ltd. | Circuits/methods for electrically isolating fuses in integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3756016B2 (en) | Redundant circuit repair circuit with antifuse | |
| US7573273B2 (en) | Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit | |
| KR100504433B1 (en) | Repair circuit of memory device used anti-fuse | |
| KR20000011485A (en) | Fuse circuit and redundant decoder | |
| US8305822B2 (en) | Fuse circuit and semiconductor memory device including the same | |
| KR100306103B1 (en) | Semiconductor device and its control method | |
| JP3660828B2 (en) | Antifuse programming circuit using variable voltage generator | |
| US7924646B2 (en) | Fuse monitoring circuit for semiconductor memory device | |
| KR20020090600A (en) | Repair circuit in memory device | |
| KR20000050454A (en) | Repair circuit of semiconductor device | |
| KR100191775B1 (en) | Repair information storage and detection circuit of a semiconductor memory device | |
| KR100646575B1 (en) | Method of programming fuse for repairing semiconductor memory device and circuit for verifying success of fuse programming | |
| US20240136004A1 (en) | Fuse memory circuit | |
| KR100338812B1 (en) | Semiconductor Memory Device | |
| KR20000061896A (en) | Repair circuit of memory device | |
| KR100631912B1 (en) | Redundancy decoder of semiconductor memory device | |
| KR20020072915A (en) | Repair circuit of semiconductor memory device | |
| JP4180021B2 (en) | Semiconductor memory device test circuit | |
| KR100632617B1 (en) | Repair circuit | |
| KR100865708B1 (en) | Semiconductor deivce | |
| KR20000045915A (en) | Column repair circuit by using anti-fuse | |
| KR20030060173A (en) | Circuit for repairing the fail of stand_by current and a semiconductor memory device using this circuit | |
| KR20050003035A (en) | Semiconductor memory device | |
| KR20000061080A (en) | Repair circuit of memory device | |
| KR20020074574A (en) | Repair circuit for memory device of semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |