KR20020072915A

KR20020072915A - Repair circuit of semiconductor memory device

Info

Publication number: KR20020072915A
Application number: KR1020010012977A
Authority: KR
Inventors: 이현우
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-03-13
Filing date: 2001-03-13
Publication date: 2002-09-19

Abstract

PURPOSE: A repair circuit of a semiconductor memory device is provided to prevent the semiconductor memory device from decreasing a yield thereof and to improve a productivity thereof by compensating a leakage current caused by a residual through a capacitor although the residual is remained during a fuse cutting process, it is achieved by configuring the repair circuit with connecting the capacitor between a front end of an output block and a ground terminal. CONSTITUTION: A repair circuit of a semiconductor memory device includes a precharge signal input block(10) for precharging a voltage power in response to a precharge signal, a fuse block(20) connected to an output terminal of the precharge signal input block(10) for making an insulation breakdown when an over current flows, an address input block(30) an output block(40) for outputting a programming status of the fuse block(20) in response to the signal of the address input block(30), a latch block(50) for stabilizing an output value of the output block and a capacitor connected between a front end of output and a ground terminal. The address input block(30) is capable of programming and identifying the programmed status by turning on in response to an address input at which a defect is generated by connecting between the fuse block(20) and the ground terminal.

Description

REPAIR CIRCUIT OF SEMICONDUCTOR MEMORY DEVICE

본 발명은 반도체 메모리 장치의 리페어 회로에서 퓨즈 절단 시 발생하는 잔유물에 의한 누설전류를 캐패시터를 통하여 보상함으로써 일정시간 동안 정상적인 동작을 하게 할 수 있는 반도체 소자의 리페어 회로에 관한 것이다.The present invention relates to a repair circuit of a semiconductor device capable of performing a normal operation for a predetermined time by compensating for a leakage current caused by a residue generated when a fuse is cut in a repair circuit of a semiconductor memory device through a capacitor.

반도체 메모리 장치의 리페어 회로는 웨이퍼 제조 공정이 종료되면 테스트를 통해 불량 메모리 셀을 골라내어 그에 해당하는 리던던시 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부에서 행하고 이에 따라 실제 사용할 때 불량 라인에 해당하는 어드레스가 입력되면 리던던시 셀의 라인으로 선택이 바뀌게 된다.The repair circuit of the semiconductor memory device performs the programming that selects the defective memory cells and replaces them with the address signals of the corresponding redundancy cells at the end of the wafer fabrication process. When entered, the selection changes to a line of redundancy cells.

반도체 메모리 장치의 리페어 회로는 웨이퍼 제조 공정이 종료되면 테스트를 통해 불량 메모리 셀을 골라내어 불량 메모리셀을 지정하는 어드레스 신호를 리던던시 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부에서 행하는데, 실제 사용할 때 불량 라인에 해당하는 어드레스가 입력되면 메모리의 리던던시 셀을 서브 어레이 블록별로 설치하여 결함이 발생하여 불량이 된 메모리 셀을 로(row)와 칼럼(column)단위의 리던던시 메모리 셀로 대체시킨다.The repair circuit of the semiconductor memory device performs programming internally to select a defective memory cell through a test and replace the address signal specifying the defective memory cell with the address signal of the redundancy cell when the wafer fabrication process is completed. When an address corresponding to a line is input, a redundancy cell of a memory is installed for each sub-array block so that a defect occurs and the defective memory cell is replaced with a redundancy memory cell in units of rows and columns.

이러한 프로그램에서는 레이저 빔으로 퓨즈를 절단하는 방식을 사용한다.These programs use a method of cutting fuses with a laser beam.

도 1은 종래 기술에 의한 반도체 메모리 장치의 리페어 회로도이다.1 is a repair circuit diagram of a semiconductor memory device according to the prior art.

여기에 도시된 바와 같이 리페어 회로는 프리차지 신호에 의해 전원 전압을 프리차지 시키는 프리차지 신호 입력부(10)와, 어드레스 신호가 입력되는 어드레스신호 입력부(30)와, 프리차지 신호 입력부의 일측단과 연결되고 과 전류가 흐를 경우 절연 파괴가 일어나는 퓨즈부(20)와, 퓨즈부의 프로그래밍 상태를 출력하는 출력부(40)와, 퓨즈의 프로그래밍시 출력부의 값을 안정시키기 위한 래치부(50)로 이루어진다.As shown here, the repair circuit is connected to a precharge signal input unit 10 for precharging the power supply voltage by a precharge signal, an address signal input unit 30 to which an address signal is input, and one end of the precharge signal input unit. And the fuse unit 20 in which insulation breakdown occurs when an overcurrent flows, an output unit 40 for outputting a programming state of the fuse unit, and a latch unit 50 for stabilizing a value of the output unit when programming the fuse.

위와 같이 이루어진 일반적인 리페어회로를 설명하면 다음과 같다.Referring to the general repair circuit made as described above is as follows.

프리 차지 신호가 저전위로 제1 PMOS트랜지스터(11)의 게이트에 입력되면 프리차지 신호 입력부는(10)는 턴온되어 전원전압(VCC)이 퓨즈부(20)에 인가하게 된다. 이 상태에서 어드레스 신호가 어드레스 입력부(30)의 NMOS트랜지스터의 게이트에 인가되면, 선택된 어드레스 라인의 NMOS 트랜지스터가 턴온되어 퓨즈부(20)와 NMOS트랜지스터를 통해 패스가 형성되어 프리차지 신호가 방전되어 A 노드는 저전위가 된다. 이 값은 출력부의 인버터를 통해 버퍼링되어 정상 상태에서는 고 전위의 출력값을 유지하게 된다.When the precharge signal is input to the gate of the first PMOS transistor 11 at a low potential, the precharge signal input unit 10 is turned on so that the power supply voltage VCC is applied to the fuse unit 20. In this state, when the address signal is applied to the gate of the NMOS transistor of the address input unit 30, the NMOS transistor of the selected address line is turned on to form a pass through the fuse unit 20 and the NMOS transistor, and the precharge signal is discharged. The node goes low. This value is buffered through the inverter at the output to maintain the output value at high potential under normal conditions.

이 고 전위의 출력 값은 출력 값을 안정시키는 래치부(50)의 제2 PMOS 트랜지스터(51)를 통해 저전위로 되어 계속 해서 출력값을 안정된 상태가 되도록 하기 때문에 리던던시 셀을 선택하지 않게 된다.Since the output value of this high potential becomes low potential through the 2nd PMOS transistor 51 of the latch part 50 which stabilizes an output value, it makes the output value stable, and a redundancy cell is not selected.

그러나 메모리 셀에 불량이 발생하여 리던던시 셀을 사용하기 위해 퓨즈를 절단하여 리페어를 수행하는 경우 퓨즈를 레이저빔으로 절단하게 되면 퓨즈가 파괴되어 A 노드의 전위는 고전위가 되고, 이 값은 출력부(40)를 통해 버퍼링되어 출력된 저전위 값을 바탕으로 래치부(50)를 통해 결함이 발생한 셀을 찾아서 어드레스 입력시 리던던시 셀로 대체하여 정상적인 동작이 수행 되도록 한다.However, when a repair is performed by cutting a fuse to use a redundancy cell because a defect occurs in the memory cell, when the fuse is cut by a laser beam, the fuse is destroyed and the potential of the A node becomes high potential. Based on the low potential value buffered and output through 40, the latch unit 50 finds the defective cell and replaces it with a redundancy cell at the address input so that a normal operation is performed.

하지만 불량 셀의 어드레스를 리던던시 셀로 교체 하고자 퓨즈를 제이저를 이용하여 절단할 때 퓨즈 주위에 잔유물이 남아 있으면 퓨즈를 통해 누설전류가 발생한다.However, when the fuse is cut with a judge to replace the address of a defective cell with a redundancy cell, leakage current is generated through the fuse if residue remains around the fuse.

도2는 종래 기술에 의한 반도체 메모리 장치의 리페어 회로에 의해 리페어된 상태의 시뮬레이션 결과이다.2 is a simulation result of the repaired state by the repair circuit of the semiconductor memory device according to the prior art.

여기에 도시된 바와 같이 시뮬레이션 결과를 보면, 리페어 후에 발생한 누설 전류에 의해 마치 리페어가 되지 않는 것처럼 동작하여 불량 메모리 셀의 어드레스를 리던던시 셀로 대체시키지 못하게 되어 리페어 다이가 불량으로 되는 문제점이 발생하게 된다.As shown in the simulation result, the leakage current generated after the repair may cause the repair die to fail because the operation of the memory does not replace the address of the defective memory cell with the redundancy cell.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여, 리페어 회로의 출력부 전단과 접지단자 사이에 캐패시터를 연결하여 퓨즈 절단시 발생하는 잔유물에 의한 누설전류를 캐패시터를 통하여 보상함으로써 일정시간 동안 정상적인 동작을 하게 할 수 있는 반도체 메모리 장치의 리페어 회로에 관한 것이다.An object of the present invention is to solve the problems of the prior art as described above, by connecting a capacitor between the output terminal of the repair circuit and the ground terminal to compensate for the leakage current caused by the residue generated when the fuse is cut through the capacitor for a certain time The present invention relates to a repair circuit of a semiconductor memory device capable of performing a normal operation.

도1은 종래 기술에 의한 반도체 메모리 장치의 리페어 회로이다.1 is a repair circuit of a semiconductor memory device according to the prior art.

도3은 본 발명에 의한 반도체 메모리 장치의 리페어 회로이다.3 is a repair circuit of a semiconductor memory device according to the present invention.

도4는 본 발명에 의한 반도체 메모리 장치의 리페어 회로에 의해 리페어된 상태의 시뮬레이션 결과이다.4 is a simulation result of the repaired state by the repair circuit of the semiconductor memory device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명** Explanation of symbols for the main parts of the drawings *

10 : 프리차지 신호 입력부 11 : 제 1PMOS트랜지스터10: precharge signal input unit 11: first PMOS transistor

20 : 퓨즈부(PF) 30 : 어드레스 신호 입력부20: fuse part PF 30: address signal input part

40 : 출력부 41 : 인버터40: output unit 41: inverter

42 : NRD 50 : 래치부42: NRD 50: latch portion

51 : 제 2PMOS트랜지스터 60 : 캐패시터51: second PMOS transistor 60: capacitor

상기와 같은 목적을 달성하기 위하여 본 발명의 리페어 회로는 프리차지 신호에 응답하여 전원 전압으로 프리차지 시키는 프리차지 신호 입력부와, 프리차지 신호 입력부의 출력단에 일측이 연결되어 과전류가 흐를 경우 절연 파괴가 일어나는 퓨즈부,와 퓨즈부와 접지 단자 사이에 연결되어 결함이 발생된 어드레스 입력에 따라 턴온되어 퓨즈부가 프로그래밍될 수 있도록 하며 프로그래밍된 상태를 확인하기 위한 어드레스 입력부와, 어드레스 입력부의 신호에 따라 퓨즈부의 프로그래밍 상태를 출력하는 출력부와, 출력부의 출력 값을 안정시키기 위한 래치부와 출력부, 전단과 접지 단자 사이에 연결되는 캐패시터를 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the repair circuit of the present invention includes a precharge signal input unit configured to precharge the power supply voltage in response to a precharge signal, and one side is connected to an output terminal of the precharge signal input unit, and insulation breakdown occurs when an overcurrent flows. Connected between the fuse unit and the ground terminal, and the fuse unit is turned on according to a defective address input so that the fuse unit can be programmed, and an address input unit for checking the programmed state, and a fuse unit according to a signal of the address input unit. And an output unit for outputting a programming state, a latch unit and an output unit for stabilizing an output value of the output unit, and a capacitor connected between the front end and the ground terminal.

상기의 캐패시터의 용량은 50fF-1pF의 범위에서 집적회로에 따라 달리 형성할 수 있다.The capacitance of the capacitor may be formed differently depending on the integrated circuit in the range of 50fF-1pF.

위와 같은 본 발명은 레이저로 퓨즈를 절단한 후에 발생한 잔유물에 의한 누설전류를 캐패시터를 통해 보상함으로써 일정시간 동안 정상적인 동작을 하도록 하는 반도체 메모리 장치의 리페어 회로를 제공한다.As described above, the present invention provides a repair circuit of a semiconductor memory device which performs normal operation for a predetermined time by compensating for leakage current caused by residues generated after cutting a fuse with a laser through a capacitor.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3는 본 발명에 따른 리페어 회로를 나타낸 회로도이다.3 is a circuit diagram illustrating a repair circuit according to the present invention.

여기에 도시된 바와 같이 리페어 회로는 프리차지 신호에 의해 전원 전압을 프리차지 시키는 프리차지 신호 입력부(10)와, 어드레스 신호가 입력되는 어드레스 신호 입력부(30)와, 프리차지 신호 입력부(10)의 일측단과 연결되고 과 전류가 흐를 경우 절연 파괴가 일어나는 퓨즈부(20)와, 어드레스 신호에 따라 퓨즈부의 프로그래밍 상태를 출력하는 출력부(40)와, 퓨즈부의 프로그래밍시 출력부의 값을 안정시키기 위한 래치부(50)와, 출력부 전단과 접지단자 사이에 연결되는 캐패시터(60)로 구성된다.As shown here, the repair circuit includes a precharge signal input unit 10 for precharging the power supply voltage by a precharge signal, an address signal input unit 30 to which an address signal is input, and a precharge signal input unit 10. A fuse 20 connected to one end and an insulation breakdown occurs when an overcurrent flows, an output 40 for outputting a programming state of the fuse according to an address signal, and a latch for stabilizing a value of the output during programming of the fuse The unit 50 and a capacitor 60 connected between the front end of the output and the ground terminal.

위와 같이 이루어지 본 실시예의 작동을 설명하면 다음과 같다.Referring to the operation of the present embodiment made as described above are as follows.

상기의 제1 PMOS 트랜지스터(11)로 이루어진 프리차지 신호 입력부(10)에 프리 차지 신호가 저전위로 제1 PMOS 트랜지스터(11)의 게이트에 입력되면, 프리차지 신호 입력부(10)는 턴온되어 제1 PMOS 트랜지스터(11)의 베이스에 인가된 전원전압(VCC)을 퓨즈부(20)의 일측단인 A 노드에 인가하게 된다. 이 상태에서 어드레스 신호가 NMOS 트랜지스터의 게이트에 입력되면 어드레스 신호 입력부(30)가 턴온되어 접지전압이 인가되어, 프리차지 신호 입력부(10)를 통해 공급된 전원전압(VCC)은 어드레스 신호 입력부(30)의 소스를 통해 패스가 형성되어 퓨즈부(20)의 일측단인 A 노드에 저전위를 형성하고, 이 저전위는 출력부(40)의 인버터(41)를 통해 버퍼링되어 고전위의 출력값을 유지하게 된다. 이 고전위값은 출력값을 안정시키는 래치부(50)의 제2 PMOS트랜지스터(51)의 게이트에 입력되고, 제2 PMOS 트랜지스터의 베이스를 통해 공급된 전원 전압(VCC)은 제2 PMOS 트랜지스터의 소스와 연결된 A 노드에 저전위를 형성하게 되어 계속 해서 출력값을 안정된 상태가 되도록 하기 때문에 노말 셀의 데이터를 읽게 된다.When the precharge signal is input to the gate of the first PMOS transistor 11 at a low potential to the precharge signal input unit 10 including the first PMOS transistor 11, the precharge signal input unit 10 is turned on and the first precharge signal input unit 10 is turned on. The power supply voltage VCC applied to the base of the PMOS transistor 11 is applied to the node A, which is one end of the fuse 20. In this state, when the address signal is input to the gate of the NMOS transistor, the address signal input unit 30 is turned on to apply a ground voltage, and the power supply voltage VCC supplied through the precharge signal input unit 10 is the address signal input unit 30. A path is formed through the source of the N / A to form a low potential at the node A, which is one end of the fuse unit 20, and the low potential is buffered through the inverter 41 of the output unit 40 to output the high potential output value. Will be maintained. The high potential value is input to the gate of the second PMOS transistor 51 of the latch unit 50 which stabilizes the output value, and the power supply voltage VCC supplied through the base of the second PMOS transistor is connected to the source of the second PMOS transistor. The low potential is formed at the connected A node so that the output value is stabilized, so that data of the normal cell is read.

그러나 노말 셀에 불량이 발생하여 리던던시 셀을 사용하기 위해 리페어 퓨즈를 절단시켜 리페어 시키는 경우 퓨즈가 레이저빔에 의해 절단되면 퓨즈(20)가 파괴되어 A 노드의 전위는 고전위가 되고 이값은 출력부(40)를 통해 버퍼링되어 저전위가 된다.However, when a normal fuse fails and a repair is performed by cutting the repair fuse to use the redundancy cell, when the fuse is cut by the laser beam, the fuse 20 is destroyed and the potential of the A node becomes high potential. Buffered through 40 to low potential.

이때 리페어 회로는 출력된 저전위 값을 바탕으로 래치부(50)를 통해 결함이 발생한 셀을 어드레스 입력시 리던던시 셀로 대체하여 정상적인 동작을 수행하게 하는데, 퓨즈 절단시 퓨즈 주위에 잔유물이 남아 있게되면 이로 인해 누설전류가 생겨 불량 메모리 셀의 어드레스를 리던던시 셀로 대체시키지 못하는 경우가 발생하게 되는데, 출력부(40)의 전단과 접지 단자 사이에 캐패시터(60)를 연결하여 A 노드에 발생하는 고전위 값을 캐패시터에 충전시켜 누설 전류가 발생하더라도 캐패시터(60)의 충전 값으로 누설전류를 보상함으로써 리페어 회로가 정상적으로 동작하도록 한다.At this time, the repair circuit performs a normal operation by replacing a defective cell with a redundancy cell when an address is input through the latch unit 50 based on the output low potential value. Due to the leakage current, the address of the defective memory cell cannot be replaced by the redundancy cell. The high potential value generated at the node A is connected by connecting the capacitor 60 between the front end of the output unit 40 and the ground terminal. Even if the capacitor is charged and a leakage current is generated, the repair circuit operates normally by compensating for the leakage current by the charge value of the capacitor 60.

여기에 도시된 바와 같이 캐패시터에 충전된 값을 통해 누설 전류를 일정시간 보상하여 리페어 회로를 정상적으로 동작하게 한다.As shown here, the repair current is normally operated by compensating for the leakage current for a predetermined time through the value charged in the capacitor.

상기한 바와 같이 본 발명은 출력부 전단과 접지단자 사이에 캐패시터를 연결하여 리페어 회로를 구성하여, 퓨즈 절단시 잔유물이 남더라도 캐패시터를 통하여 잔유물에 의한 누설전류를 보상함으로써 반도체 소자의 수율 저하를 방지하고 생산성을 향상시킬 수 있는 이점이 있다.As described above, the present invention configures a repair circuit by connecting a capacitor between the front end of the output part and the ground terminal, and prevents a decrease in the yield of a semiconductor device by compensating for leakage current caused by the residue through the capacitor even when the fuse remains. There is an advantage to improve productivity.

Claims

In the repair circuit of a semiconductor memory device,

A precharge signal input unit configured to precharge the power supply voltage in response to the precharge signal;

A fuse part having one side connected to the output terminal of the precharge signal input part and having an insulation breakdown when an overcurrent flows;

An address input unit connected between the fuse unit and the ground terminal to be turned on according to a defective address input to allow the fuse unit to be programmed, and to check a programmed state;

An output section for outputting a programming state of the fuse section according to the signal of the address input section

Latch part for stabilizing output value of output part

Capacitor Connected Between Output Front End and Ground Terminal

Repair circuit of a semiconductor memory device comprising a.

2. The repair circuit of claim 1, wherein the capacitor has a capacitance in a range of 50fF-1pF.