KR100526454B1 - Repaire circuit provided with programming device of antifuse - Google Patents
Repaire circuit provided with programming device of antifuse Download PDFInfo
- Publication number
- KR100526454B1 KR100526454B1 KR10-1999-0011276A KR19990011276A KR100526454B1 KR 100526454 B1 KR100526454 B1 KR 100526454B1 KR 19990011276 A KR19990011276 A KR 19990011276A KR 100526454 B1 KR100526454 B1 KR 100526454B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- generator
- signal
- fuse
- antifuse
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로에 관한 것으로서, 특히 이 프로그래밍장치는 고레벨의 제 1전압을 발생하는 제 1프로그램 전압 발생부와, 음의 제 2전압을 발생하는 제 2프로그램 전압 발생부와, 앤티퓨즈 어드레스 발생부와, 전압 강하부와, 승압부와, 앤티퓨즈 어드레스 발생부의 출력을 반전한 신호에 구동되는 접지 전압 공급부와, 앤티퓨즈 어드레스 발생부의 출력 신호에 구동되는 전원 전압 공급부와, 전압 강하부와 접지 전압 공급부의 연결 노드의 신호에 의해 반전된 신호를 출력하는 제 1스위치신호 발생부와, 승압부와 전원 전압 공급부의 연결 노드의 신호에 의해 반전된 신호를 출력하는 제 2스위치신호 발생부와, 제 1스위치신호 발생부의 출력에 의해 앤티퓨즈에 제 1전압을 인가하는 제 1프로그램 전압 공급부와, 제 2스위치 발생부의 출력에 의해 앤티퓨즈에 제 2전압을 인가하는 제 2프로그램 전압 공급부를 구비한다. 따라서, 본 발명은 앤티퓨즈 양단에 걸리는 전압차를 이용하여 간단하고 확실하게 프로그래밍을 수행할 수 있어 패키지 후에도 리페어 공정이 가능하다.The present invention relates to a repair circuit having an anti-fuse programming device. In particular, the programming device includes a first program voltage generator for generating a high level first voltage and a second program voltage generator for generating a negative second voltage. And a ground voltage supply unit driven to a signal inverting the output of the anti-fuse address generator, the voltage drop unit, the booster unit, and the anti-fuse address generator, and a power supply voltage supply unit driven to the output signal of the anti-fuse address generator. And a first switch signal generator for outputting a signal inverted by the signal of the connection node of the voltage dropping part and the ground voltage supply part, and a signal for outputting the signal inverted by the signal of the connection node of the booster part and the power supply voltage supply part. A first program voltage supply unit for applying a first voltage to the antifuse by the output of the second switch signal generator and the first switch signal generator; 2 includes a second program voltage supply for applying a second voltage to the anti-fuse by the output of the switch occurs. Therefore, the present invention can be easily and reliably programmed using the voltage difference across the anti-fuse, so that the repair process is possible even after the package.
Description
본 발명은 반도체 메모리장치의 리페어회로에 관한 것으로서, 특히 불량 메모리 셀을 리던던시 셀로 교체하기 위해 프로그램되며 상호 이격된 도전막들과 그 사이의 절연막으로 이루어진 앤티퓨즈를 갖는 프로그래밍장치에서 상기 도전막에 고전압과 음전압 발생회로로부터 발생된 전압 차에 따라 상기 절연막을 절연파괴시켜서 프로그래밍을 수행하는 리페어회로에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a repair circuit of a semiconductor memory device, and more particularly, to a programming device having an antifuse consisting of conductive films spaced apart from each other and insulating films therebetween programmed for replacing defective memory cells with redundancy cells. The present invention relates to a repair circuit for performing programming by insulating and insulating the insulating film according to a voltage difference generated from an overvoltage generator.
일반적으로 반도체 메모리 장치는 메모리의 여분 셀을 서브 어레이 블록별로 설치해두는데, 예를 들면 256K 셀 어레이마다 여분의 행과 열을 미리 설치해 두어 결함이 발생하여 불량이 된 메모리 셀을 행/열 단위로 여분 메모리 셀로 치환시킨다. 이 리페어회로는 웨이퍼 제조 공정이 종료되면 테스트를 통해서 불량 메모리 셀을 골라내어 그에 해당하는 여분 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부 회로에 행하며 이에 따라 실제 사용할 때에 불량 라인에 해당하는 어드레스가 입력되면 여분 셀의 라인으로 선택이 바뀌게 된다. 이 프로그래밍 방식에는 과전류로 퓨즈를 녹여 절단하는 전기 퓨즈 방식, 레이저 빔으로 퓨즈를 태워버리는 방식 등이 있으며, 이 방법들 중에서 레이저를 이용하여 퓨즈를 절단하는 방식이 단순하면서도 확실하고 레이아웃도 용이하여 자주 사용되고 있다. 또한, 퓨즈재료로는 폴리실리콘 배선 또는 금속 배선이 사용된다. In general, a semiconductor memory device installs spare cells of a memory for each sub-array block. For example, spare rows and columns are pre-installed for each 256K cell array. Replace with a spare memory cell. When the repair process is completed, the repair circuit performs a programming on the internal circuit that selects a defective memory cell through a test and replaces it with an address signal of a corresponding spare cell. Accordingly, when an address corresponding to a defective line is input in actual use, The selection changes to a line of extra cells. This programming method includes an electric fuse that melts and cuts a fuse with an overcurrent, and a fuse that burns with a laser beam. Among these methods, a method of cutting a fuse using a laser is simple, reliable, and easy to lay out. It is used. As the fuse material, polysilicon wiring or metal wiring is used.
그러나, 레이저 방식의 프로그래밍 방법은 별도의 불량 셀을 러던던시 셀로 교체하기 위한 고가의 레이저 장비를 이용한 리페어 공정이 필요하며, 제조 공정 중에 퓨즈 윈도우(window) 공정을 실시하여 퓨즈를 절단하고자 하는 부분에 레이저를 조사하여 프로그래밍을 실시하고 패시베이션 공정을 실시하기 때문에 리페어 공정이 복잡하며 번거러운 문제점이 있었다. However, the laser type programming method requires a repair process using expensive laser equipment to replace a separate defective cell with a redundancy cell, and a part to which a fuse is cut by performing a fuse window process during the manufacturing process. The repair process is complicated and cumbersome because the laser is irradiated onto the laser to be programmed and the passivation process is performed.
이러한 문제점을 해결하기 위해 프로그램가능한 로직 어레이, 프로그램가능한 로직 소자, 프로그램가능한 ROM 및 DRAM 등의 반도체 메모리장치는 패키지 레벨에서도 간단하게 프로그래밍할 수 있는 앤티퓨즈를 구비하게 되었는데, 이 앤티퓨즈는 프로그램시 통상의 커패시터 구조와 유사하게 상부 및 하부 도전막과 그 사이의 절연막으로서 ONO(Oxide/Nitiride/Oxide)막으로 구성되어 있다. To solve this problem, semiconductor memory devices, such as programmable logic arrays, programmable logic devices, programmable ROMs and DRAMs, have an anti-fuse that can be easily programmed even at the package level. Similar to the capacitor structure of, the upper and lower conductive films and the insulating films therebetween are composed of ONO (Oxide / Nitiride / Oxide) films.
이때, 앤티퓨즈의 프로그래밍은 상기 도전막들에 인가되는 전압차인 프로그래밍 전압(약 8∼11V)에 의해 절연막이 절연파괴되어 두 도전막을 단락된 상태(on state)로 만들며, 이 앤티퓨즈의 프로그래밍 상태에 따라 선택된 리페어회로의 워드라인 또는 비트라인으로 변경한다.At this time, the programming of the anti-fuse causes the insulating film to be insulated-breakdown by the programming voltage (about 8 to 11 V), which is a voltage difference applied to the conductive films, and to make the two conductive films short-circuit (on state). Change to the word line or bit line of the selected repair circuit.
본 발명의 목적은 상기와 같은 앤티퓨즈를 갖는 리페어회로 내에서 안정된 프로그래밍 전압을 앤티퓨즈에 공급할 수 있는 프로그래밍장치를 구비함으로써 고가의 레이저 장비를 사용하지 않고서도 고전압을 이용한 전기적 프로그래밍 방식에 의해 불량 메모리 셀을 리던던시 셀로 교체하기 위한 리페어 공정이 확실하며 간단한 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로를 제공하는데 있다. It is an object of the present invention to provide a programming device capable of supplying a stable programming voltage to an antifuse in a repair circuit having an antifuse as described above, thereby providing a bad memory by an electric programming method using a high voltage without using expensive laser equipment. The repair process for replacing a cell with a redundancy cell is reliably provided to provide a repair circuit having a simple anti-fuse programming device.
상기 목적을 달성하기 위하여 본 발명은 불량 메모리 셀을 리던던시 셀로 교체하기 위해 프로그램되며 상호 이격된 도전막들과 그 사이에 개재된 절연막으로 이루어진 앤티퓨즈의 프로그래밍 장치에 있어서, 설정된 고레벨의 제 1전압을 발생하는 제 1프로그램 전압 발생부와, 설정된 음의 제 2 전압을 발생하는 제 2프로그램 전압 발생부와, 앤티퓨즈 어드레스 신호를 발생하는 앤티퓨즈 어드레스 발생부와, 제 1프로그램 전압 발생부의 제 1전압을 소정 레벨로 강하하는 전압 강하부와, 제 2프로그램 전압 발생부의 제 2전압을 소정 레벨로 승압하는 승압부와, 전압 강하부와 접지 단자 사이에 연결되며 앤티퓨즈 어드레스 발생부의 출력을 반전한 신호에 구동되는 접지 전압 공급부와, 승압부와 전원 단자 사이에 연결되며 앤티퓨즈 어드레스 발생부의 출력 신호에 구동되는 전원 전압 공급부와, 제 1프로그램 전압 발생부의 출력과 접지 단자 사이에 있으며 전압 강하부와 접지 전압 공급부의 연결 노드의 신호에 의해 반전된 신호를 출력하는 제 1스위치신호 발생부와, 제 2프로그램 전압 발생부의 출력과 접지 단자 사이에 있으며 승압부와 전원 전압 공급부의 연결 노드의 신호에 의해 반전된 신호를 출력하는 제 2스위치신호 발생부와, 제 1스위치신호 발생부의 출력에 의해 구동되어 앤티퓨즈의 한 도전막에 제 1전압을 인가하는 제 1프로그램 전압 공급부와, 제 2스위치 발생부의 출력에 의해 구동되어 앤티퓨즈의 다른 도전막에 제 2전압을 인가하는 제 2프로그램 전압 공급부를 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides an anti-fuse programming device composed of conductive films spaced apart from each other and an insulating film interposed therebetween, programmed to replace a defective memory cell with a redundancy cell. A first program voltage generator that generates, a second program voltage generator that generates a set negative second voltage, an antifuse address generator that generates an antifuse address signal, and a first voltage of the first program voltage generator Is connected between the voltage drop section for dropping the voltage to a predetermined level, the voltage booster for boosting the second voltage of the second program voltage generator to a predetermined level, and the output of the anti-fuse address generator is inverted. A ground voltage supply driven between the booster and the power supply terminal, A first switch signal generator between the power supply voltage supply unit driven to the output signal and the output of the first program voltage generator and a ground terminal and outputting a signal inverted by a signal of a connection node of the voltage drop unit and the ground voltage supply unit; A second switch signal generator between the output of the second program voltage generator and the ground terminal and outputting a signal inverted by a signal of a connection node of the booster unit and the power supply voltage supply unit; A first program voltage supply unit which is driven to apply a first voltage to one conductive film of the antifuse, and a second program voltage supply which is driven by an output of the second switch generation unit to apply a second voltage to the other conductive film of the antifuse It is characterized by comprising a part.
또한, 본 발명은 상기 제 1프로그램 전압 발생부의 제 1전압을 약 5V, 제 2프로그램 전압 발생부의 제 2전압을 약 -3V로 하도록 한다.In addition, the present invention allows the first voltage of the first program voltage generator to be about 5V and the second voltage of the second program voltage generator to be about -3V.
본 발명에 따르면, 앤티퓨즈를 갖는 리페어 회로에서 고전압을 이용한 프로그래밍방식으로 간단하면서도 확실하게 앤티퓨즈에 프로그래밍할 수 있어 패키지 후에도 리페어 공정이 가능하다. According to the present invention, the repair circuit having an antifuse can be programmed to the antifuse simply and reliably using a high voltage programming method, thereby enabling a repair process even after the package.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 앤티퓨즈의 프로그래밍장치를 나타낸 회로도이다. 1 is a circuit diagram illustrating an anti-fuse programming device according to an exemplary embodiment of the present invention.
이를 참조하면, 본 발명의 앤티퓨즈의 프로그래밍장치는 설정된 제 1전압인 5V를 발생하는 제 1프로그램 전압 발생부(10)와, 설정된 제 2전압인 -3V를 발생하는 제 2프로그램 전압 발생부(20)와, 앤티퓨즈 어드레스 신호(af_add)를 발생하는 앤티퓨즈 어드레스 발생부(30)를 포함한다.Referring to this, the anti-fuse programming apparatus of the present invention includes a first program voltage generator 10 generating 5V, which is a set first voltage, and a second program voltage generator, generating -3V, which is a set second voltage. 20 and an anti-fuse address generator 30 for generating an anti-fuse address signal af_add.
그리고, 본 발명의 프로그래밍장치는 제 1프로그램 전압 발생부로(10)부터 인가된 신호를 소정 전압으로 강하하는 전압 강하부(42)와, 전압 강하부(42)와 접지 단자 사이에 연결되며 앤티퓨즈 어드레스 발생부(30)의 출력을 인버터(I1)를 통해서 반전한 신호에 구동되는 접지 전압 공급부(44)와, 제 2프로그램 전압 발생부(20)로부터 인가된 신호를 소정 전압으로 승압하는 승압부(46)와, 승압부(46)와 전원 단자 사이에 연결되며 앤티퓨즈 어드레스 발생부(30)의 출력 신호에 구동되는 전원 전압 공급부(48)를 포함한다. 이때, 전압 강하부(42) 및 전원 전압 공급부(48)는 PMOS트랜지스터, 접지 전압 공급부(44) 및 승압부(46)는 NMOS트랜지스터로 구성되어 있다. The programming device of the present invention is connected between the voltage drop unit 42 for dropping the signal applied from the first program voltage generator 10 to a predetermined voltage, and is connected between the voltage drop unit 42 and the ground terminal. A ground voltage supply unit 44 driven to a signal inverting the output of the address generator 30 through the inverter I1, and a booster for boosting a signal applied from the second program voltage generator 20 to a predetermined voltage; And a power supply voltage supply unit 48 connected between the booster unit 46 and the power supply terminal and driven to an output signal of the anti-fuse address generator 30. At this time, the voltage drop section 42 and the power supply voltage supply section 48 are PMOS transistors, the ground voltage supply section 44 and the boosting section 46 is composed of NMOS transistors.
또한, 본 발명의 프로그래밍장치는 제 1프로그램 전압 발생부(10)의 출력과 접지 단자 사이에 있으며 전압 강하부(42)와 접지 전압 공급부(44)의 연결 노드(n2)의 신호에 의해 반전된 신호를 출력하는 제 1스위치신호 발생부(52)와, 제 2프로그램 전압 발생부(20)의 출력과 접지 단자 사이에 있으며 승압부(46)와 전원 전압 공급부(48)의 연결 노드(n4)의 신호에 의해 반전된 신호를 출력하는 제 2스위치신호 발생부(54)를 포함한다. 이때, 제 1 및 제 2스위치신호 발생부(52,54)는 모두 통상의 CMOS트랜지스터를 사용하고, 제 1스위치신호 발생부(52)의 CMOS 트랜지스터는 상기 제 1프로그램 전압 발생부(10)와 접지 전압 단자 사이에 게이트가 공통 연결된 PMOS와 NMOS트랜지스터를 갖으며 제 2스위치신호 발생부(54)는 상기 제 2프로그램 전압 발생부(20)와 접지 전압 단자 사이에 게이트가 공통 연결된 NMOS와 PMOS트랜지스터로 구성되어 있다.Further, the programming device of the present invention is located between the output of the first program voltage generator 10 and the ground terminal and is inverted by the signal of the voltage drop unit 42 and the connection node n2 of the ground voltage supply unit 44. A connection node n4 between the booster 46 and the power supply voltage supply unit 48 between the first switch signal generator 52 for outputting a signal and the output of the second program voltage generator 20 and the ground terminal; And a second switch signal generator 54 for outputting a signal inverted by the signal. In this case, both the first and second switch signal generators 52 and 54 use a conventional CMOS transistor, and the CMOS transistors of the first switch signal generator 52 are connected to the first program voltage generator 10. The second switch signal generator 54 has a PMOS and NMOS transistor having a common gate connected to the ground voltage terminals, and the second switch signal generator 54 has a gate connected to the ground between the second program voltage generator 20 and the ground voltage terminal. Consists of
또한, 본 발명의 프로그래밍장치는 제 1스위치신호 발생부(52)의 출력에 의해 구동되어 제 1프로그램 전압 발생부(10)의 출력을 앤티퓨즈(60)의 한 도전막에 인가하는 제 1프로그램 전압 공급부(56)와, 제 2스위치 발생부(54)의 출력에 의해 구동되어 제 2프로그램 전압 발생부(20)의 출력을 앤티퓨즈(60)에 다른 도전막에 인가하는 제 2프로그램 전압 공급부(58)를 포함한다. 이때, 제 1 및 제 2프로그램 전압 공급부(56,58)는 각각 PMOS 및 NMOS 트랜지스터로 구성되어 있다. In addition, the programming device of the present invention is driven by the output of the first switch signal generator 52 to apply the first program voltage generator 10 to the one conductive film of the anti-fuse 60. The second program voltage supply unit driven by the voltage supply unit 56 and the output of the second switch generator 54 to apply the output of the second program voltage generator 20 to the antifuse 60 to another conductive film. (58). At this time, the first and second program voltage supply units 56 and 58 are composed of PMOS and NMOS transistors, respectively.
추가적으로, 본 발명의 프로그래밍장치는 제 1프로그램 전압 공급부(10)와 앤티퓨즈(60) 사이의 노드(n6)에 역방향으로 연결된 제 1다이오드(D1)와, 제 2프로그램 전압 공급부(20)와 앤티퓨즈(60) 사이의 노드(n7)에 순방향으로 연결된 제 2다이오드(D2)를 포함하여 구성된다. 이때, 제 1다이오드(D1)는 상기 노드 n6과 전원 전압(Vcc) 단자를 연결하며, 제 2다이오드(D2)는 상기 노드 n7과 접지 전압 단자를 연결한다.In addition, the programming device of the present invention includes a first diode D1 connected in a reverse direction to the node n6 between the first program voltage supply unit 10 and the antifuse 60, and the second program voltage supply unit 20 and the anti It comprises a second diode (D2) connected in the forward direction to the node (n7) between the fuse (60). In this case, the first diode D1 connects the node n6 to the power supply voltage Vcc terminal, and the second diode D2 connects the node n7 to the ground voltage terminal.
본 발명에 따른 앤티퓨즈의 프로그래밍 회로는 다음과 같이 작동하게 되는데, 우선 앤티퓨즈 어드레스 발생부(30)를 통해 앤티퓨즈 어드레스신호(af_add)가 발생하면 이 신호는 Vcc 레벨인 3V가 되며 인버터(I1)를 통해서 노드 n1에 0V가 인가된다. The programming circuit of the antifuse according to the present invention operates as follows. First, when the antifuse address signal af_add is generated through the antifuse address generator 30, the signal becomes 3 V of the Vcc level and the inverter I1. 0V is applied to node n1 through
그러면, 접지 전압 공급부(44)는 턴오프되고, 제 1프로그램 전압 발생부(10)로부터 인가된 5V 전압이 전압 강하부(42)의 PMOS 트랜지스터의 문턱전압에 의해 5V에서 Vtp(-1V로 가정)만큼 떨어져 노드 n2에는 약 4V가 걸리게 된다. Then, the ground voltage supply unit 44 is turned off, and the 5V voltage applied from the first program voltage generator 10 is assumed to be Vtp (-1V) at 5V by the threshold voltage of the PMOS transistor of the voltage drop unit 42. Node n2 takes about 4V.
이 노드(n2)의 4V에 의해 제 1스위치신호 발생부(52)의 NMOS트랜지스터가 턴온되어 결국 n3 노드에는 0V가 인가되고, 이 노드의 전압 레벨에 의해 제 1프로그램 전압 공급부(56)의 PMOS트랜지스터가 턴온되어 제 1프로그래밍 전압 발생부(10)의 5V를 노드 n6에 인가한다. 그러면, 앤티퓨즈(60)의 어느 한 도전막은 약 5V의 고전압이 인가되는 셈이다. The NMOS transistor of the first switch signal generator 52 is turned on by 4V of the node n2, so that 0V is applied to the n3 node, and the PMOS of the first program voltage supply 56 is applied by the voltage level of this node. The transistor is turned on to apply 5V of the first programming voltage generator 10 to the node n6. Then, a high voltage of about 5V is applied to any one of the conductive films of the antifuse 60.
이와 반대로, 앤티퓨즈 어드레스 발생부(30)를 통해 앤티퓨즈 어드레스신호(af_add)가 발생하면 이 신호는 Vcc 레벨인 3V가 되며 전원 전압 공급부(48)의 PMOS는 턴오프된다. 이때, 노드 n4는 승압부(46)의 NMOS 트랜지스터에 의해 -3V에서 트랜지스터의 문턱전압(1V로 가정)만큼 높아진 -2V가 된다. On the contrary, when the anti-fuse address signal af_add is generated through the anti-fuse address generator 30, the signal becomes 3 V at the Vcc level, and the PMOS of the power supply voltage supply unit 48 is turned off. At this time, the node n4 becomes -2V, which is increased from -3V to the threshold voltage of the transistor (assuming 1V) by the NMOS transistor of the booster 46.
그리고, 노드 n4에 걸리는 전압에 의해서 제 2스위치신호 발생부(54)의 PMOS트랜지스터가 턴온되어 노드 n5에는 0V가 인가된다. 이때, 이 노드(n5)의 전압 레벨에 의해 제 2프로그램 전압 공급부(56)의 NMOS트랜지스터가 턴온되어 제 2프로그래밍 전압 발생부(20)의 -3V를 노드 n7에 인가한다. The PMOS transistor of the second switch signal generator 54 is turned on by the voltage applied to the node n4, and 0V is applied to the node n5. At this time, the NMOS transistor of the second program voltage supply unit 56 is turned on by the voltage level of the node n5, and -3V of the second programming voltage generator 20 is applied to the node n7.
그러면, 앤티퓨즈(60)의 다른 도전막에는 약 -3V의 음전압이 인가된다. Then, a negative voltage of about -3V is applied to the other conductive film of the antifuse 60.
결국 앤티퓨즈(60)의 도전막 양단에는 각각 5V, -3V가 인가되어 약 8V의 전압 차를 갖게 되고, 이로인해 도전막 사이의 절연막이 절연파괴되어 퓨즈의 단락이 일어난다.As a result, 5V and -3V are applied to both ends of the conductive film of the antifuse 60 to have a voltage difference of about 8V. As a result, the insulating film between the conductive films is insulated and destroyed, and a fuse is shorted.
이와 같은 앤티퓨즈(60)의 단락 상태로 인해 노드 n6과 노드 n7의 전압이 같아지려고 하지만 노드 전압(-3V)은 단락이 되어 n6, n7 노드에 걸리는 전압 레벨을 같아지려고 한다. 이때, 제 1 및 제 2다이오드(D1, D2)가 모두 턴온되어 전원 전압(Vcc)에서 접지 단자로 상기 다이오드들(D1, D2)을 통해 전류 통로를 생성함에 따라 노드 n6, n7의 전압은 대략 Vcc/2로 만든다.Due to the short-circuit state of the anti-fuse 60, the voltage of the node n6 and the node n7 is about to be the same, but the node voltage (-3V) is short-circuited and tries to equalize the voltage level applied to the nodes n6 and n7. At this time, as the first and second diodes D1 and D2 are both turned on to generate a current path through the diodes D1 and D2 from the power supply voltage Vcc to the ground terminal, the voltages of the nodes n6 and n7 are approximately. Make it Vcc / 2.
이와는 반대로, 상기 앤티퓨즈 어드레스 발생부(30)를 통해서 앤티퓨즈의 어드레스(af_add)가 발생되지 않으면 접지 전압 공급부(44)의 NMOS가 턴온되고 전원 전압 공급부(48)의 PMOS가 턴온되어 결국 제 1 및 제 2프로그램 전압 공급부(56)의 트랜지스터가 모두 턴오프된다. 이로 인해 앤티퓨즈(60)의 양단에는 5V, -3V의 프로그래밍 전압이 인가되지 않아 상술한 앤티퓨즈(60)의 프로그래밍 동작이 수행되지 않게 된다. On the contrary, if the antifuse address af_add is not generated through the anti-fuse address generator 30, the NMOS of the ground voltage supply unit 44 is turned on and the PMOS of the power supply voltage supply unit 48 is turned on to eventually turn on the first. And all transistors of the second program voltage supply unit 56 are turned off. As a result, programming voltages of 5 V and −3 V are not applied to both ends of the anti-fuse 60, so that the above-described programming operation of the anti-fuse 60 is not performed.
도 2는 도 1에 도시된 앤티퓨즈의 프로그래밍장치를 갖는 리페어 회로 동작을 설명하기 위한 회로 블록도로서, 이는 앤티퓨즈 프로그래밍부(100)와, 앤티퓨즈 프로그래밍 검출부(102)와, 리페어 경로(104) 및 노말 경로(106)로 구성되어 있다.FIG. 2 is a circuit block diagram illustrating a repair circuit operation having the anti-fuse programming device shown in FIG. 1, which is an anti-fuse programming unit 100, an anti-fuse programming detection unit 102, and a repair path 104. ) And the normal path 106.
이를 참조하면, 본 발명은 앤티퓨즈 프로그래밍부(100)를 통해서 앤티퓨즈의 프로그램이 완료된 후에 노말 모드가 되면 도 1의 앤티퓨즈 프로그래밍 회로의 모두 전원은 오프된다. Referring to this, in the present invention, when the anti-fuse programming is completed through the anti-fuse programming unit 100, the power of all of the anti-fuse programming circuits of FIG. 1 is turned off.
그 다음 앤티퓨즈 프로그래밍 검출부(102)에서는 앤티퓨즈가 절단되었는지 절단되지 않았는지를 판단하게 된다. 만일 퓨즈가 절단되어 있다면 리페어 경로(104)를 인에이블시키고 노말 경로(106)를 디스에이블시켜서 리페어 워드라인(W/L) 또는 비트라인(B/L) 신호를 선택한다. 이에 따라 본 발명의 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로는 선택된 리페어 워드라인 또는 비트라인 신호에 따라 불량으로 발생된 메모리 셀 대신에 리던던시 셀로 대체한다.The anti-fuse programming detector 102 then determines whether the anti-fuse is cut or not. If the fuse is blown, the repair path 104 is enabled and the normal path 106 is disabled to select a repair wordline (W / L) or bitline (B / L) signal. Accordingly, the repair circuit having the anti-fuse programming device of the present invention replaces the redundancy cell with a defective memory cell according to the selected repair word line or bit line signal.
이와 반대로 퓨즈가 절단되어 있지 않다면 리페어 경로(104)를 디스에이블시키고 노말 경로(106)를 인에이블시켜 노말 워드라인(W/L) 또는 비트라인(B/L) 신호를 선택한다. In contrast, if the fuse is not blown, the repair path 104 is disabled and the normal path 106 is enabled to select a normal word line (W / L) or bit line (B / L) signal.
상기한 바와 같이 본 발명은, 앤티퓨즈의 프로그래밍을 앤티퓨즈 양단에 걸리는 전압차를 이용하여 간단하고 확실하게 수행할 수 있어 패키지 후에도 리페어 공정이 가능하다. As described above, according to the present invention, programming of the antifuse can be performed simply and reliably using the voltage difference across the antifuse, so that the repair process can be performed even after the package.
이로 인해 본 발명은 고가의 레이저 장비를 이용하여 폴리실리콘 또는 금속 퓨즈를 절단하는 종래의 프로그래밍 방식의 문제점을 개선할 수 있어 리페어 공정 비용을 줄일 수 있다.As a result, the present invention can improve the problem of the conventional programming method of cutting polysilicon or metal fuse using expensive laser equipment, thereby reducing the repair process cost.
도 1은 본 발명의 일 실시예에 따른 앤티퓨즈의 프로그래밍장치를 나타낸 회로도, 1 is a circuit diagram showing an anti-fuse programming device according to an embodiment of the present invention;
도 2는 도 1에 도시된 앤티퓨즈의 프로그래밍장치를 갖는 리페어 회로 동작을 설명하기 위한 회로 블록도. FIG. 2 is a circuit block diagram for explaining a repair circuit operation with the antifuse programming device shown in FIG.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing
10: 제 1프로그램 전압 발생부 20: 제 2프로그램 전압 발생부10: first program voltage generator 20: second program voltage generator
30: 앤티퓨즈 어드레스 발생부 42: 전압 강하부30: anti-fuse address generator 42: voltage drop
44: 접지 전압 공급부 46: 승압부44: ground voltage supply 46: boost
48: 전원 전압 공급부 52: 제 1스위치신호 발생부48: power supply voltage supply unit 52: first switch signal generation unit
54: 제 2스위치신호 발생부 56: 제 1프로그램전압 공급부54: second switch signal generator 56: first program voltage supply
58: 제 2프로그램전압 공급부58: second program voltage supply unit
60: 앤티퓨즈60: Antifuse
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0011276A KR100526454B1 (en) | 1999-03-31 | 1999-03-31 | Repaire circuit provided with programming device of antifuse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0011276A KR100526454B1 (en) | 1999-03-31 | 1999-03-31 | Repaire circuit provided with programming device of antifuse |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000061895A KR20000061895A (en) | 2000-10-25 |
KR100526454B1 true KR100526454B1 (en) | 2005-11-08 |
Family
ID=19578407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0011276A KR100526454B1 (en) | 1999-03-31 | 1999-03-31 | Repaire circuit provided with programming device of antifuse |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100526454B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997045872A1 (en) * | 1996-05-28 | 1997-12-04 | Micron Technology, Inc. | Method and apparatus for programming anti-fuses using internally generated programming voltage |
KR19980056460A (en) * | 1996-12-28 | 1998-09-25 | 문정환 | Fuses for repairing memory semiconductors and their devices |
US5841723A (en) * | 1996-05-28 | 1998-11-24 | Micron Technology, Inc. | Method and apparatus for programming anti-fuses using an isolated well programming circuit |
-
1999
- 1999-03-31 KR KR10-1999-0011276A patent/KR100526454B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997045872A1 (en) * | 1996-05-28 | 1997-12-04 | Micron Technology, Inc. | Method and apparatus for programming anti-fuses using internally generated programming voltage |
US5841723A (en) * | 1996-05-28 | 1998-11-24 | Micron Technology, Inc. | Method and apparatus for programming anti-fuses using an isolated well programming circuit |
KR19980056460A (en) * | 1996-12-28 | 1998-09-25 | 문정환 | Fuses for repairing memory semiconductors and their devices |
Also Published As
Publication number | Publication date |
---|---|
KR20000061895A (en) | 2000-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100376265B1 (en) | Memory repair circuit using an antifuse having a MOS structure | |
US7269081B2 (en) | Program circuit of semiconductor | |
US6108261A (en) | Repair circuit for redundancy circuit with anti-fuse | |
KR950030164A (en) | Fault Remedy Method and Circuits for Semiconductor Memory Devices | |
US7864602B2 (en) | Non-volatile semiconductor storage device and method of writing data thereto | |
JP3848022B2 (en) | Semiconductor integrated circuit device provided with electric fuse element | |
US6456546B2 (en) | Repair circuit using antifuse | |
KR19980030791A (en) | Redundant decoding circuitry to prevent decoding address failure | |
KR100327506B1 (en) | Semiconductor memory device | |
US7482854B2 (en) | E-fuse circuit using leakage current path of transistor | |
US6178125B1 (en) | Semiconductor memory device preventing repeated use of spare memory cell and repairable by cell substitution up to two times | |
KR100526454B1 (en) | Repaire circuit provided with programming device of antifuse | |
KR100356774B1 (en) | Defect address storing circuit for use in a semiconductor memory device | |
KR100687848B1 (en) | Repair circuit including program and read device of anti-fuse | |
KR100519513B1 (en) | Repair circuit including programming device anti-fuse | |
US5659510A (en) | Integrated circuit devices with reliable fuse-based mode selection capability and methods of operating same | |
KR100649970B1 (en) | Redundancy circuit | |
KR100480906B1 (en) | Repair circuit of semiconductor memory device | |
KR100671598B1 (en) | Wordline pull-up and pull-down circuit | |
KR100739264B1 (en) | Fuse circuit in semiconductor memory device | |
KR100454632B1 (en) | Word line repair device for semiconductor devices | |
KR20000045906A (en) | Circuit for selecting redundancy cell of sram | |
KR20020072915A (en) | Repair circuit of semiconductor memory device | |
KR0146630B1 (en) | Selection circuit for the memory block of semiconductor device | |
KR100631912B1 (en) | Redundancy decoder of semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |