KR20020089838A - 피씨엠 데이타 제어 장치 및 그 방법 - Google Patents

피씨엠 데이타 제어 장치 및 그 방법 Download PDF

Info

Publication number
KR20020089838A
KR20020089838A KR1020010028769A KR20010028769A KR20020089838A KR 20020089838 A KR20020089838 A KR 20020089838A KR 1020010028769 A KR1020010028769 A KR 1020010028769A KR 20010028769 A KR20010028769 A KR 20010028769A KR 20020089838 A KR20020089838 A KR 20020089838A
Authority
KR
South Korea
Prior art keywords
data
unit
external memory
pcm
memory unit
Prior art date
Application number
KR1020010028769A
Other languages
English (en)
Other versions
KR100437674B1 (ko
Inventor
이형규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0028769A priority Critical patent/KR100437674B1/ko
Publication of KR20020089838A publication Critical patent/KR20020089838A/ko
Application granted granted Critical
Publication of KR100437674B1 publication Critical patent/KR100437674B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10629—Data buffering arrangements, e.g. recording or playback buffers the buffer having a specific structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10694—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control output interface, i.e. the way data leave the buffer, e.g. by adjusting the clock rate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10712—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control buffer capacity, e.g. when the buffer capacity is exhausted, buffered data are overwritten with more recent data, accepting that the old data are lost
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/1075—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data
    • G11B2020/10787—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data parameters, e.g. for decoding or encoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1285—Status of the record carrier, e.g. space bit maps, flags indicating a formatting status or a write permission

Abstract

본 발명은 외부메모리를 이용한 오디오/비디오에서의 피씨엠 데이타 제어 장치 및 그 방법에 관한 것으로, 피씨엠 데이타를 직접 액세스하기 위해 외부메모리를 사용함으로서, 내부메모리의 사용을 줄여 칩면적 및 파워 소모를 감소시킬 수 있는 피씨엠 데이타 제어 장치 및 그 방법을 제공하기 위한 것으로, 이를 위해 본 발명의 피씨엠 데이타 제어 장치는, 외부메모리부; 오디오 비트스트림을 저장하는 비트스트림 버퍼 메모리부; 오디오 디코더로 부터의 디코딩 시작 신호에 의해 상기 비트스트림 버퍼 메모리부의 비트스트림을 읽어서 디코딩하는 디코딩 코어부; 상기 디코딩 코어부에 의해 파징된 데이타를 저장하는 버퍼 메모리부; 상기 디코딩 코어부의 제어신호에 의해 상기 버퍼 메모리부의 상기 피씨엠 데이타를 직접 액세스하여 상기 외부메모리부로 전송하는 외부메모리 인터페이스부; 및 상기 외부메모리 인터페이스부로 부터 상기 외부메모리부의 피씨엠 데이타를 변환하여 플레이하는 디지탈 아날로그 변환부를 포함한다.
또한, 본 발명은 피씨엠 데이타 제어 방법을 제공한다.

Description

피씨엠 데이타 제어 장치 및 그 방법{Apparatus for contrrol of Pulse Code Modulation data and method using the same}
본 발명은 디지탈 TV 또는 DVD(Digital Video Disk) 및 멀티미디어 시스템(Multimedia system) 등에 사용되는 디코더(Decoder)에 관한 것으로, 보다 상세하게는 외부메모리를 이용한 오디오/비디오 디코더에서의 PCM(Pulse Code Modulation) 데이타 제어 장치 및 그 방법에 관한 것이다.
현재 오디오/비디오 디코더에서 정상적인(Normal) 상태에서 보다는 시스템의 환경에 따라 입력되는 비트스트림(Bitstream)에 대한 에러(Error)의 처리 능력이 중요시되고 있다.
한편, 실제 내부 메모리의 용량 증가에 따른 칩 면적의 증가와 이에 따른 파워 소모 역시 전체 시스템의 성능 저하를 야기시키는 문제로 대두되고 있다.
본 발명은 외부메모리를 사용함으로서, 내부메모리의 사용을 줄여 칩면적의 감소와 전체 파워 소모의 감소를 이룰 수 있는 피씨엠 데이타 제어 장치 및 그 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 오디오/비디오 디코더 시스템의 구조를 도시한 블럭도,
도 2는 도 1에 따른 오디오 디코딩 방법을 도시한 플로우 챠트,
도 3은 도 외부메모리의 구조를 도시한 블럭도,
도 4는 도 1에 따른 오디오 디코더의 구조를 도시한 블럭도,
도 5는 도 4에 따른 피씨엠 데이타의 디코딩 방법을 도시한 플로우 챠트,
도 6은 도 4에 따른 외부메모리 인터페이스부의 구조를 도시한 블럭도,
도 7은 도 6에 따른 피씨엠 데이타의 쓰기 동작을 도시한 플로우 챠트,
도 8은 도 6에 따른 피씨엠 데이타의 읽기 동작을 도시한 플로우 챠트,
도 9는 도 6에 외부 패킹부와 언패킹부의 구조를 도시한 블럭도.
* 도면의 주요 부분에 대한 설명
40 : 비트스트림 버퍼 메모리부
41 : 디코딩 코어부
42 : 버퍼 메모리부
42a : 제1 버퍼 메모리부
42b : 제2 버퍼 메모리부
43 : 외부메모리 인터페이스부
44 : 외부메모리부
45 : 디지탈아날로그변환부
상기 목적을 달성하기 위한 본 발명의 피씨엠 데이타 제어 장치는, 외부메모리부; 오디오 비트스트림을 저장하는 비트스트림 버퍼 메모리부; 오디오 디코더로 부터의 디코딩 시작 신호에 의해 상기 비트스트림 버퍼 메모리부의 비트스트림을 읽어서 디코딩하는 디코딩 코어부; 상기 디코딩 코어부에 의해 파징된 데이타를 저장하는 버퍼 메모리부; 상기 디코딩 코어부의 제어신호에 의해 상기 버퍼 메모리부의 상기 피씨엠 데이타를 직접 액세스하여 상기 외부메모리부로 전송하는 외부메모리 인터페이스부; 및 상기 외부메모리 인터페이스부로 부터 상기 외부메모리부의 피씨엠 데이타를 변환하여 플레이하는 디지탈 아날로그 변환부를 포함한다.
또한, 상기 목적을 달성하기 위한 본 발명의 피씨엠 데이타 제어 방법은, 오디오 비트스트림을 비트스트림 버퍼 메모리부에 저장하는 제1 단계; 오디오 디코딩이 선언되면, 상기 비트스트림 버퍼 메모리부의 비트스트림을 읽어서 디코딩하는 제2 단계; 상기 디코딩이 완료된 비트스트림을 다시 파징하며, 디코딩 계수와 상기 계수를 이용하여 여러가지 과정을 거치면서 발생되는 임시 데이타들과 피씨엠 데이타는 버퍼 메모리부에 저장하는 제3 단계; 디코딩 코어부의 디코딩 능력에 따라 디코딩된 상기 피씨엠 데이타가 어느 일정량에 이르면, 상기 디코딩 코어부에서 외부메모리부로 상기 피씨엠 데이타의 전송을 위해 외부메모리 인터페이스부에 제어신호를 보내는 제4 단계; 상기와 같이 오디오 디코더에서 상기 오디오 비트스트림의 디코딩 단위가 되는 각 프레임의 디코딩을 마치면, 동기화를 확인한 후 스킵이나 반복 또는 노말 디코딩을 위해 상기 오디오 비트스트림의 다음 프레임을 디코딩하는 제5 단계; 상기 제5 단계 시 해당되는 상태에 따라 피씨엠을 플레이할 상황이면, 상기 외부메모리부로부터 상기 피씨엠 데이타를 읽어 와서 디지탈아날로그변환부로 보내는 제6 단계; 상기 디지탈아날로그변환부의 처리 능력에 따라 상기 외부메모리 인터페이스부에서 읽어올 피씨엠 데이타의 양을 결정하는 제7 단계; 및 상기 디지탈아날로그변환부에서 상기 외부메모리 인터페이스부에서 보내 준 일정 분량의 피시엠 데이타를 다 처리하고 난 후, 다시 상기 외부메모리 인터페이스부로 피씨엠 데이타를 요청하는 제8 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 오디오/비디오 디코더의 구조를 도시한 블럭도이다.
도 1을 참조하면, 오디오/비디오 디코더는 예컨대, 디지탈 TV인 경우 RF 복조(Radio Frequency demolution)와 채널 디코딩(Channel decoding)을 거친 트랜스포트 스트림(Transport Stream; 이하 TS라 함) 데이타가, 디브이디(Digital Video Disk; 이하 DVD라 함)인 경우 채널 디코딩을 거친 프로그램 스트림(Program Stream ; 이하 PS라 함) 데이타를 입력으로 하여 상기 PS/TS를 파징(Parsing)하며, 오디오 스트림(Audio Stream)과 비디오 스트림(Video Stream) 및 에스씨알(System Clock Reference; 이하 SCR이라 함)을 출력하는 역다중화부(Demultiplexer; DMUX, 11)와, 상기 SCR을 입력으로 하여 STC를 출력하는 STC 생성부(17)와, 상기 오디오 스트림과 STC를 입력으로 하여 디코딩하고 오디오 출력인 피씨엠(Pulse Code Modulation; 이하 PCM이라 함) 데이타를 출력하는 오디오 디코더부(Audio decoder, 12)와, 상기 비디오 스트림과 STC를 입력으로 하여 디코딩하고 비디오 출력인 화상(Picture) 데이타를 출력하는 비디오 디코더부(Video decoder, 13)와, 상기 PCM 데이타와 상기 화상 데이타 및 다른 블럭에서의 시스템 데이타들을 저장하는 외부메모리부(Frame memory, 14)와, 전체 시스템을 제어하는 중앙처리장치부(CPU, 15) 및 시스템 클럭 소스를 제공하는 위상지연루프부(Phase Locked Loop; PLL, 16)를 구비하여 구성된다.
상기한 구성을 갖는 오디오/비디오 디코더에서 만약, 오디오 디코더일 경우에는 상기 비디오 디코더부(13)가 생략이 가능하며, 또한 그 역도 동일하며, 전체적인 동작을 살펴본다.
시스템의 입력은 역다중화부(11)를 거쳐 TS/PS로 파징되어 오디오 디코더부(12)의 입력이 되는 오디오 비트스트림과 비디오 디코더부(13)의 입력이 되는 비디오 비트스트림으로 분리되어 각각 상기 오디오 디코더부(12) 및 비디오디코더부(13)로 들어가게 된다.
상기 오디오 디코더부(12) 및 비디오 디코더부(13)로 들어온 코드화된 비트스트림(Coded bitstream)은 디코딩되어 외부메모리부(14)로 저장되는 바, 오디오의 경우 PCM 데이타가, 비디오의 경우 화상 데이타가 저장된다.
상기와 같이 외부메모리부(14)에 저장되어진 오디오/비디오 데이타는 각각 표시타임스탬프(Presentation Time Stamp; 이하 PTS라 함)에 맞추어 각각 플레이(Play)된다.
도 2는 도 1에 따른 오디오/비디오 디코더의 동작을 도시한 플로우 챠트이다.
도 2를 참조하면, CPU에 의해 오디오 디코더의 디코딩 시작이 선언되면(20), 오디오 디코더는 비트스트림을 파징하게 된다.
여기서, 본 발명은 디코딩 후 PCM 데이타의 저장과 플레이에 관한 외부메모리의 사용과 제어에 관한 것이기 때문에, 상기 오디오 디코더의 입력으로 들어오는 비트스트림이 ES를 가정하고 진행하며, 상기 오디오 디코더가 PES를 디코딩한다고 해도 상관은 없다.
상기 파징에 의해 상기 비트스트림의 종류와 상기 비트스트림이 인코딩(Encoding)될 때의 사용된 샘플링 주파수 및 디코딩에 필요한 계수(Parameter) 등이 추출되며, 상기 추출된 결과는 내부메모리에 저장되는(22) 한편, 디코딩 시작 전에 동기화(Synchronization)를 위해 STC와 PTS의 비교 검토를 한다(23). 여기서, 상기 STC는 상기한 도 1의 역다중화부에서 TS/PS를 파징할 때,SCR을 바탕으로 상기 STC 생성부에서 STC를 생성하게 된다.
도면부호 '24' 내지 '26'와 같이 도시된 일련의 과정을 설명하면, 상기 PST는 상기 역다중화부가 파징한 결과로 생기는 오디오 PES와 비디오 PES의 헤드에 포함되어 있으며, 상기 오디오 및 비디오 PES를 상기 역다중화부에서 다시 파징하든지 각각의 디코더에서 파징하든지 관계는 없다.
즉, PES를 파징하여 PCR(Program Clock Reference)을 이용해서 상기 PTS를 생성 후 동기화를 확인 후 PTS가 빠르면(가), 미래의 비트스트림이므로 과거에 디코딩되었던 PCM 데이타를 반복해서 플레이하여 시간이 흘러 즉, STC가 증가하여 다시 PTS를 검토했을 때 현재 디코딩해야 할 비트스트림이 되면(다), 노말 디코딩을 수행하여 그 결과로 생기는 PCM 데이타를 외부메모리부로 옮겨 놓고 각각의 PCM 샘플을 플레이한다.
만약, 상기 PTS가 늦다면(나), 현재에 과거의 비트스트림을 가지고 있으므로 재빨리 비트스트림을 스킵하여 현재 디코딩할 비트스트림을 찾는다.
도 3은 외부메모리부의 구조를 도시한 블럭도이다.
도 3을 참조하면, 외부메모리부(30)는 시스템 및 비디오 데이타 저장부(31)와 오디오 PCM 데이타 저장부(32)로 이루어지며, 상기 오디오 PCM 데이타 저장부(32)는 다시, 이전 PCM 데이타 저장부(32a)와 현재 PCM 데이타 저장부(32b)로 이루어진다.
구체적으로, 상기 외부메모리부(30)는 오디오의 PCM 데이타뿐 만아니라, 비디오의 화상 데이타와 나머지 부에서 사용하는 시스템 데이타를 저장한다.
또한, 상기 오디오 PCM 데이타 저장부(32)는 이전에 디코딩되어 현재에 플레이되고 있는 PCM 데이타를 저장함과 동시에 가까운 미래에 플레이될 PCM 데이타도 저장한다. 이는 디코더에서 반복을 수행할 때 용이하도록 하기 위해서이며, 불필요하게 반복을 위해 과거의 비트스트림을 디코딩할 필요 없이 상기 외부메모리부(30)의 PCM 데이타를 반복해서 플레이만 할 수 있도록 한 것이다.
도 4는 오디오 디코더와 외부메모리부의 동작을 블럭화한 도면이다.
도 4를 참조하면, 외부메모리부(44)와, 오디오 비트스트림을 저장하는 비트스트림 버퍼 메모리부(40)와, 오디오 디코더로 부터의 디코딩 시작 신호에 의해 상기 비트스트림 버퍼 메모리부(40)의 비트스트림을 읽어서 디코딩하는 디코딩 코어부(41)와, 상기 디코딩 코어부(41)에 의해 파징된 데이타를 저장하는 버퍼 메모리부(42)와, 상기 디코딩 코어부(41)의 제어신호에 의해 상기 버퍼 메모리부(40)의 상기 PCM 데이타를 직접 액세스(Access)하여 상기 외부메모리부(44)로 전송하는 외부메모리 인터페이스부(43) 및 상기 외부메모리 인터페이스부(43)로부터 상기 외부메모리부(44)의 PCM 데이타를 변환하여 플레이하는 디지탈 아날로그 변환(Digital Analog Converter; 이하 DAC라 함)부(45)를 구비하여 이루어진다.
또한, 상기 버퍼 메모리부(42)는 디코딩 계수 및 연산에 필요한 임시 데이타를 저장하는 제1 버퍼 메모리부(42a)와 PCM 데이타를 저장하는 제2 버퍼 메모리부(42b)로 이루어지며, 상기 DAC부(45)는 상기 외부메모리부(44)의 PCM 데이타를 전달하는 DAC 인터페이스부(45a)와 상기 PCM 데이타를 변환하여 플레이하는 변환부(45b)를 포함한다.
상기한 구성을 갖는 외부메모리를 포함한 오디오 디코더의 동작을 상세하게 살펴본다.
오디오 비트스트림은 비트스트림 버퍼 메모리부(40)에 저장된다. 오디오 디코딩이 선언되면, 디코딩 코어부(41)에서는 상기 비트스트림 버퍼 메모리부(40)에서 상기 비트스트림을 읽어서 디코딩하게 된다.
상기 디코딩이 완료된 비트스트림은 다시 파징되어 디코딩 계수와 상기 계수를 이용하여 여러가지 과정을 거치면서 발생되는 임시 데이타들과 PCM 데이타는 버퍼 메모리부(42)에 저장되는 바, 디코딩 계수 및 연산에 필요한 임시 데이타는 제1 버퍼 메모리부(42a)에 저장되며 PCM 데이타는 제2 버퍼 메모리부(42b)에 저장된다.
여기서, 상기 버퍼 메모리부(42)에서의 제2 버퍼 메모리부(42b)의 크기는 상기 디코딩 코어부(41)의 디코딩 처리 단위에 따라 변할 수 있다.
상기 디코딩 코어부(41)의 디코딩 능력에 따라 디코딩된 상기 PCM 데이타가 어느 일정량에 이르면, 상기 디코딩 코어부(41)에서 외부메모리부(44)로 상기 PCM 데이타의 전송을 위해 외부메모리 인터페이스부(43)에 제어신호를 보내게 된다. 즉, 상기한 도 3의 외부메모리부 구조에서의 현재 PCM 데이타 저장부로 전송하기 위해 상기 외부메모리부(44)의 어드레스와 PCM 데이타의 전송 횟수 등의 제어신호를 보내면 상기 외부메모리 인터페이스부(43)에서 상기 버퍼 메모리부(42)에 있는 PCM 데이타를 직접 액세스하여 상기 외부메모리부(44)로 보내게 되며, 이 때의 플레이 순서와 디코딩 후 PCM 데이타의 저장 순서는 도 5에 도시된 바와 같다.
상기와 같이 오디오 디코더에서 상기 오디오 비트스트림의 디코딩 단위가 되는 각 프레임의 디코딩을 마치면, 동기화를 확인한 후 스킵이나 반복 또는 노말 디코딩을 위해 상기 오디오 비트스트림의 다음 프레임을 디코딩하게 된다.
이 때, 해당되는 상태에 따라 PCM을 플레이할 상황이면, 상기 외부메모리 인터페이스부(43)는 상기 외부메모리부(44)로부터 PCM 데이타를 읽어 와서 DAC부(45)로 보내게 되는데, 상기 DAC부(45)의 처리 능력에 따라 상기 외부메모리 인터페이스부(43)에서 PCM 데이타를 읽어올 PCM 데이타의 양을 결정하게 되고, 상기 DAC부(45)에서는 상기 외부메모리 인터페이스부(43)에서 보내 준 일정 분량의 PCM 데이타를 다 처리하고 나면 다시 상기 외부메모리 인터페이스부(43)로 PCM 데이타를 요청(Request)하게 된다.
여기서, 오디오 PCM 데이타의 폭(Width)과 상기 외부메모리부(44)의 읽기/쓰기 시의 버스(Bus)의 폭을 살펴본다.
거의 모든 오디오 디코더의 PCM 데이타 처리 방식은 16비트, 18비트, 20비트, 24비트 중에 하나이고, 상기 외부메모리부(44)는 거의 대부분이 8의 배수를 이루는 6비트, 16비트, 32비트, 64비트, 128비트 등의 버스폭을 가지므로, 상기 오디오 디코더에서 처리한 PCM 데이타와 상기 외부메모리부(44)의 버스폭을 조정해야 할 필요가 있을 수 있으며, 이는 후기의 도 6을 참조하여 살펴본다.
도 6은 외부메모리 인터페이스부의 구조를 도시한 블럭도이다.
도 6을 참조하면, PCM 버퍼 메모리부(604)와, 상기 PCM 버퍼 메모리부(604)의 데이타의 입출력을 제어하는 PCM 버퍼 데이타 입출력부(605)와, 외부메모리부(608)와, 상기 외부메모리부(608)의 데이타의 입출력을 제어하는 외부메모리 데이타 입출력부(607)와, 상기 외부메모리부(608)의 데이타를 읽어 플레이할 수 있도록 하는 DAC 인터페이스부(604)와, PCM 데이타 디코딩이 완료되어 상기 PCM 데이타의 전송준비를 알리는 제어신호를 출력하는 디코딩 코어부(601)와, 상기 제어신호를 받아 상기 PCM 버퍼 데이타 입출력부(605)를 통해 PCM 버퍼 메모리부(604)의 상기 PCM 데이타를 읽어 오는 내부 제어부(602)와, 상기 읽어 온 PCM 데이타의 버스폭과 상기 외부메모리부(608)의 버스폭을 비교할 수 있도록 상기 상기 읽어 온 PCM 데이타를 패킹하는 패킹부(610)와, 상기 내부 제어부(620)에 의해 비교된 상기 데이타들의 상관관계를 입력으로 하여 읽기/쓰기의 상태에 따라 각 제어신호를 타이밍에 맞게 제어하는 데이타 포맷부(603)와, 상기 외부메모리부(608)와 상기 PCM 데이타의 처리되는 폭이 다를 경우 언패킹(Unpacking)하여 상기 DAC 인터페이스부(609)로 전송하는 패킹부(610) 및 상기 패킹부(610) 또는 상기 외부메모리 데이타 입출력부(607)의 출력을 다중화하는 다중화부(611)를 구비하여 이루어진다.
상기한 구성을 갖는 외부메모리 인터페이스부의 동작을 살펴본다.
디코딩 코어부(601)에서 외부메모리 인터페이스부로 PCM 데이타 디코딩이 끝나고 상기 PCM 데이타의 전송 준비가 됨을 알리는 제어신호를 내부 제어부(602)로 전달하면, 상기 내부 제어부(602)는 PCM 버퍼 데이타 입출력부(605)를 통해서 직접 PCM 데이타가 저장되어 있는 PCM 버퍼 메모리부(604)를 액세스하여 상기 PCM 데이타를 읽어 온다.
상기 읽어 온 PCM 데이타의 폭과 외부메모리부(608)의 버스폭이 틀릴 경우,상기 내부 제어부(602)에서 버스폭을 맞추기 위해 상기 PCM 데이타를 패킹부(610)에서 패킹하고 나서 상기 외부메모리 데이타 입출력부(607)를 통해서 상기 외부메모리부(608)로 전송되어지며, 상기 내부 제어부(602)에서는 상기 외부메모리부(608)에 따라서 차이가 날 수 있는 각 신호들 간의 타이밍과 상기 외부메모리부(608)를 읽기/쓰기 하기 위해 필요한 신호들의 상관관계를 데이타 포맷부(603)에 보내면, 상기 데이타 포맷부(603)에서는 읽기/쓰기의 각각의 상태에 따라 각 제어신호를 타이밍에 맞게 제어하여 상기 외부메모리 데이타 입출력부(607)로 보내면, 상기 외부메모리 데이타 입출력부(607)는 상기 PCM 데이타의 상기 외부메모리부(608)로의 쓰기 동작일 경우 상기 데이타 포맷부(603)에서 오는 쓰기 제어 신호에 의해 상기 PCM 데이타를 상기 외부메모리부(608)가 동작되는 버스에 적재하게 된다. 여기서, 상기 각 읽기/쓰기 하기 위해 필요한 신호들은 읽기 가능(Read enable)과 쓰기 가능(Write enable)과, 외부메모리 어드레스(External memory address)와 데이타 신호(Data signal) 등을 나타낸다.
한편, 상기 외부메모리부(806)로 부터 상기 DAC 인터페이스부(609)로의 상기 PCM 데이타의 읽기 동작일 경우, 상기 외부메모리부(608)가 동작하는 버스로부터 상기 데이타 포맷부(603)에서 오는 읽기 제어신호에 맞추어 상기 PCM 데이타를 읽어 오게 된다. 여기서, 상기 외부메모리부(608)와 상기 PCM 데이타의 처리되는 폭이 틀릴 경우에는 패킹의 반대로 언패킹을 하여 상기 DAC 인터페이스부(609)로 보내지게 된다.
상술한 바와 같은 외부메모리 인터페이스부에서의 쓰기와 읽기 동작은 각각도 7과 도 8의 플로우 챠트에 도시된 바와 같다.
도 7을 참조하면, PCM 쓰기 동작은 다음과 같다.
먼저, 쓰기가 시작되면(70), 각 변수들을 셋팅하는(71) 바, 쓰기 시작 플래그(Write start flag)와 PCM 출력 모드를 16비트, 18비트, 20비트 또는 24비트로 셋팅하며, 외부메모리 데이타의 폭과 외부메모리 어드레스 및 PCM 전달 카운터(Transfer counter)를 각각 셋팅한다.
이어서, 내부 데이타 버스폭에 따라 PCM 버퍼 메모리부로 부터 PCM을 읽어 오며(72), 상기 읽어 온 PCM 데이타의 패킹 여부를 판별하며(73), 패킹이 필요할 경우, 패킹을 한다(74). 상기한 과정을 통한 PCM 데이타를 외부메모리부에 저장하며(76), PCM 카운터가 '0'인지의 여부를 판별하여(76), '0'일 경우 쓰기 동작이 완료되며(77), '0'이 아닌 경우에는, 내부 데이타 버스폭에 따라 PCM 버퍼 메모리부로 부터 PCM을 읽어 오는 과정(72)으로 리턴하여 상기 PCM 카운터가 '0'이 되도록 상기한 과정을 반복적으로 수행한다.
도 8을 참조하면, PCM 읽기 동작은 다음과 같다.
먼저, 읽기가 시작되면(80), 각 변수들을 셋팅하는(81) 바, 읽기 시작 플래그(Read start flag)와 PCM 출력 모드를 16비트, 18비트, 20비트 또는 24비트로 셋팅하며, 외부메모리 데이타의 폭과 외부메모리 어드레스 및 PCM 전달 카운터(Transfer counter)를 각각 셋팅한다.
이어서, 외부메모리부로 부터 PCM을 읽어 오며(82), 상기 읽어 온 PCM 데이타의 패킹 여부를 판별하며(83), 패킹이 필요할 경우, 패킹을 한다(84). 상기한 과정을 통한 PCM 데이타를 DAC 인터페이스로 보내며(85), PCM 카운터가 '0'인지의 여부를 판별하여(86), '0'일 경우 읽기 동작이 완료되며(87), '0'이 아닌 경우에는, 외부메모리부로 부터 PCM을 읽어 오는 과정(82)으로 리턴하여 상기 PCM 카운터가 '0'이 되도록 상기한 과정을 반복적으로 수행한다.
도 9는 PCM 데이타의 폭과 외부메모리부의 폭을 맞추기 위한 패킹과 언패킹 과정을 도시한 도면이다.
도 9를 참조하면, 예컨대, 24비트의 데이타 폭을 갖는 PCM 버퍼 메모리부(91)는 Data n ∼ Data n+7(91a ∼ 91h)와 같이 순차적으로 PCM 데이타를 저장하며, 64비트의 데이타 폭을 갖는 외부메모리부(92)는 24비트의 Data n(91a)와 24비트의 Data n+1(91b) 및 상기 Data n+2(91c)의 일부인 16비트의 Data n+2_1(91ca)를 하나의 폭으로 하여 저장하며, 다음 열에는 상기 Data n+2(91c)의 일부인 8비트의 Data n+2_2(91cb)와 24비트인 Data n+3(91d)와 24비트의 Data n+4(91e) 및 8비트의 Data n+5-1(91fa)를 저장하는 방식으로 이루어지는 바, 24비트의 폭을 갖는 상기 PCM 버퍼 메모리부(91)의 데이타를 64비트의 데이타 폭을 갖는 상기 외부메모리부(92)의 데이타로 변환하는 패킹과 그 역인 언패킹 과정이 이루어진다.
여기서는, 패킹과 언패킹을 설명하기 위해서 64비트와 24비트를 일예로 들었을 뿐이며, 상술한 상기 PCM 버퍼 메모리부(91)의 여러가지 데이타 폭과 상기 외부메모리부(92)의 여러가지 데이타 폭에 적용이 가능한 바, 단지 적재되는 단위만 틀려지게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 오디오/비디오 디코더를 가지는 시스템에서 피씨엠 데이타를 직접 액세스하기 위해 외부메모리를 사용함으로써, 내부 메모리의 사용을 줄여 칩 면적를 감소와 시스템 전체의 파워를 감소시킬 수 있다.

Claims (10)

  1. 오디오/비디오 디코더를 포함한 시스템에서,
    외부메모리부;
    오디오 비트스트림을 저장하는 비트스트림 버퍼 메모리부;
    오디오 디코더로 부터의 디코딩 시작 신호에 의해 상기 비트스트림 버퍼 메모리부의 비트스트림을 읽어서 디코딩하는 디코딩 코어부;
    상기 디코딩 코어부에 의해 파징된 데이타를 저장하는 버퍼 메모리부;
    상기 디코딩 코어부의 제어신호에 의해 상기 버퍼 메모리부의 상기 피씨엠 데이타를 직접 액세스하여 상기 외부메모리부로 전송하는 외부메모리 인터페이스부; 및
    상기 외부메모리 인터페이스부로 부터 상기 외부메모리부의 피씨엠 데이타를 변환하여 플레이하는 디지탈 아날로그 변환부
    를 포함하는 피씨엠 데이타 제어 장치.
  2. 제 1 항에 있어서,
    상기 버퍼 메모리부는,
    디코딩 계수 및 연산에 필요한 임시 데이타를 저장하는 제1 버퍼 메모리부; 및 ;
    피씨엠 데이타를 저장하는 제2 버퍼 메모리부
    를 포함하며,
    상기 다지탈아날로그변환부는,
    상기 외부메모리부의 피씨엠 데이타를 전달하는 다지탈아날로그변환 인터페이스부; 및
    상기 피씨엠 데이타를 변환하여 플레이하는 변환부
    를 더 포함하는 피씨엠 데이타 제어 장치.
  3. 제 1 항에 있어서,
    상기 외부메모리 인터페이스부는,
    피씨엠 버퍼 메모리부;
    상기 피씨엠 버퍼 메모리부의 데이타의 입출력을 제어하는 피씨엠 버퍼 데이타 입출력부;
    외부메모리부;
    상기 외부메모리의 데이타의 입출력을 제어하는 외부메모리 데이타 입출력부;
    상기 외부메모리부의 데이타를 읽어 플레이할 수 있도록 하는 디지탈아날로그변환 인터페이스부;
    피씨엠 데이타 디코딩이 완료되어 상기 피씨엠 데이타의 전송준비를 알리는제어신호를 출력하는 디코딩 코어부;
    상기 제어신호를 받아 상기 피씨엠 버퍼 데이타 입출력부를 통해 상기 피씨엠 버퍼 메모리부의 상기 피씨엠 데이타를 읽어 오는 내부 제어부;
    상기 읽어 온 피씨엠 데이타의 버스폭과 상기 외부메모리부의 버스폭을 비교할 수 있도록 상기 상기 읽어 온 피씨엠 데이타를 패킹하는 패킹부;
    상기 내부 제어부에 의해 비교된 상기 데이타들의 상관관계를 입력으로 하여 읽기/쓰기의 상태에 따라 각 제어신호를 타이밍에 맞게 제어하는 데이타 포맷부;
    상기 외부메모리부와 상기 피씨엠 데이타의 처리되는 폭이 다를 경우 언패킹하여 상기 디지탈아날로그변환 인터페이스부로 전송하는 패킹부; 및
    상기 패킹부 또는 상기 외부메모리 데이타 입출력부의 출력을 다중화하는 다중화부
    를 포함하는 피씨엠 데이타 제어 장치.
  4. 오디오 비트스트림을 비트스트림 버퍼 메모리부에 저장하는 제1 단계;
    오디오 디코딩이 선언되면, 상기 비트스트림 버퍼 메모리부의 비트스트림을 읽어서 디코딩하는 제2 단계;
    상기 디코딩이 완료된 비트스트림을 다시 파징하며, 디코딩 계수와 상기 계수를 이용하여 여러가지 과정을 거치면서 발생되는 임시 데이타들과 피씨엠 데이타는 버퍼 메모리부에 저장하는 제3 단계;
    디코딩 코어부의 디코딩 능력에 따라 디코딩된 상기 피씨엠 데이타가 어느 일정량에 이르면, 상기 디코딩 코어부에서 외부메모리부로 상기 피씨엠 데이타의 전송을 위해 외부메모리 인터페이스부에 제어신호를 보내는 제4 단계;
    상기와 같이 오디오 디코더에서 상기 오디오 비트스트림의 디코딩 단위가 되는 각 프레임의 디코딩을 마치면, 동기화를 확인한 후 스킵이나 반복 또는 노말 디코딩을 위해 상기 오디오 비트스트림의 다음 프레임을 디코딩하는 제5 단계;
    상기 제5 단계 시 해당되는 상태에 따라 피씨엠을 플레이할 상황이면, 상기 외부메모리부로부터 상기 피씨엠 데이타를 읽어 와서 디지탈아날로그변환부로 보내는 제6 단계;
    상기 디지탈아날로그변환부의 처리 능력에 따라 상기 외부메모리 인터페이스부에서 읽어올 피씨엠 데이타의 양을 결정하는 제7 단계; 및
    상기 디지탈아날로그변환부에서 상기 외부메모리 인터페이스부에서 보내 준 일정 분량의 피시엠 데이타를 다 처리하고 난 후, 다시 상기 외부메모리 인터페이스부로 피씨엠 데이타를 요청하는 제8 단계
    를 포함하여 이루어지는 피씨엠 데이타 제어 방법.
  5. 제 4 항에 있어서,
    상기 제3 단계는,
    상기 디코딩 계수 및 연산에 필요한 임시 데이타는 제1 버퍼 메모리부에 저장하며, 상기 피씨엠 데이타는 제2 버퍼 메모리부에 저장하는 것을 특징으로 하는 피씨엠 데이타 저장 방법.
  6. 제 5 항에 있어서,
    상기 제2 버퍼 메모리부의 크기는 상기 디코딩 코어부의 디코딩 처리 단위에 따라 변하는 것을 특징으로 하는 피씨엠 데이타 제어 방법.
  7. 제 4 항에 있어서,
    상기 외부메모리 인터페이스부의 동작은,
    디코딩 코어부에서 상기 외부메모리 인터페이스부로 피씨엠 데이타 디코딩이 끝나고 상기 피씨엠 데이타의 전송 준비가 됨을 알리는 제어신호를 내부 제어부로 전달하는 제1 단계;
    상기 내부 제어부가 직접 피씨엠 데이타가 저장되어 있는 피씨엠 버퍼 메모리부를 액세스하여 상기 피씨엠 데이타를 읽어 오는 제2 단계;
    상기 읽어 온 피씨엠 데이타의 폭과 외부메모리부의 버스폭이 틀릴 경우, 상기 내부 제어부에서 버스폭을 맞추기 위해 상기 피씨엠 데이타를 패킹한 후, 상기 외부메모리부로 전송하는 제3 단계;
    상기 내부 제어부에서 상기 외부메모리부에 따라서 차이가 날 수 있는 각 신호들 간의 타이밍과 상기 외부메모리부를 읽기/쓰기 하기 위해 필요한 신호들의 상관관계를 데이타 포맷부로 보내는 제4 단계;
    상기 데이타 포맷부에서 읽기/쓰기의 각각의 상태에 따라 각 제어신호를 타이밍에 맞게 제어하여 상기 외부메모리 데이타 입출력부로 보내는 제5 단계;
    상기 외부메모리 데이타 입출력부가 상기 피씨엠 데이타의 상기 외부메모리부로의 쓰기 동작일 경우, 상기 데이타 포맷부에서 오는 쓰기 제어 신호에 의해 상기 피씨엠 데이타를 상기 외부메모리부가 동작되는 버스에 적재하는 제6 단계;
    상기 외부메모리부로 부터 상기 디지탈아날로그변환 인터페이스부로의 상기 피씨엠 데이타의 읽기 동작일 경우, 상기 외부메모리부가 동작하는 버스로부터 상기 데이타 포맷부에서 오는 읽기 제어신호에 맞추어 상기 피씨엠 데이타를 읽어 오는 제7 단계; 및
    상기 외부메모리부와 상기 피씨엠 데이타의 처리되는 폭이 틀릴 경우, 상기 읽어 온 피씨엠 데이타를 언패킹을 하여 상기 디지탈아날로그변환 인터페이스부로 보내는 제8 단계
    를 포함하는 피씨엠 데이타 제어 방법.
  8. 제 7 항에 있어서,
    상기 각 읽기/쓰기 하기 위해 필요한 신호는, 읽기 가능(Read enable)과 쓰기 가능(Write enable)과, 외부메모리 어드레스(External memory address) 및 데이타 신호(Data signal)인 것을 특징으로 하는 피씨엠 데이타 제어 방법.
  9. 제 7 항에 있어서,
    상기 쓰기 동작은,
    쓰기 시작 플래그(Write start flag)와 피씨엠 출력 모드를 16비트, 18비트, 20비트 또는 24비트로 셋팅하며, 외부메모리 데이타의 폭과 외부메모리 어드레스 및 피씨엠 전달 카운터(Transfer counter)를 각각 셋팅하는 제1 단계;
    내부 데이타 버스폭에 따라 피씨엠 버퍼 메모리부로 부터 피씨엠 데이타를 읽어 오는 제2 단계;
    상기 읽어 온 피씨엠 데이타의 패킹 여부를 판별하는 제3 단계;
    상기 제3 단계에 의해 패킹이 필요할 경우, 패킹을 하여 상기 패킹된 피씨엠 데이타를 외부메모리부에 저장하는 제4 단계;
    상기 피씨엠 카운터가 '0'인지의 여부를 판별하는 제5 단계; 및
    상기 제5 단계에 의해 상기 피씨엠 카운터가 '0'일 경우 쓰기 동작이 완료되며, '0'이 아닌 경우에는, 상기 제2 단계로 리턴하여 상기 피씨엠 카운터가 '0'이 되도록 상기한 과정을 반복적으로 수행하는 제6 단계
    를 포함하는 피씨엠 데이타 제어 방법.
  10. 제 7 항에 있어서,
    상기 읽기 동작은,
    읽기 시작 플래그와 피씨엠 출력 모드를 16비트, 18비트, 20비트 또는 24비트로 셋팅하며, 외부메모리 데이타의 폭과 외부메모리 어드레스 및 피씨엠 전달 카운터를 각각 셋팅하는 제1 단계;
    외부메모리부로 부터 피씨엠 데이타를 읽어 오는 제2 단계;
    상기 읽어 온 피씨엠 데이타의 패킹 여부를 판별하는 제3 단계;
    제3 단계에 의해 패킹이 필요할 경우, 패킹을 하며, 상기 패킹된 피씨엠 데이타를 디지탈아날로그변환 인터페이스로 보내는 제4 단계;
    상기 피씨엠 카운터가 '0'인지의 여부를 판별하는 제5 단계; 및
    상기 제5 단계에 의해 상기 피씨엠 카운터가 '0'일 경우 읽기 동작이 완료되며, '0'이 아닌 경우에는, 상기 제2 단계로 리턴하여 상기 피씨엠 카운터가 '0'이 되도록 상기한 과정을 반복적으로 수행하는 제6 단계
    를 포함하는 피씨엠 데이타 제어 방법.
KR10-2001-0028769A 2001-05-24 2001-05-24 피씨엠 데이터 제어 장치 및 그 제어 방법 KR100437674B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0028769A KR100437674B1 (ko) 2001-05-24 2001-05-24 피씨엠 데이터 제어 장치 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0028769A KR100437674B1 (ko) 2001-05-24 2001-05-24 피씨엠 데이터 제어 장치 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20020089838A true KR20020089838A (ko) 2002-11-30
KR100437674B1 KR100437674B1 (ko) 2004-06-26

Family

ID=27706341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0028769A KR100437674B1 (ko) 2001-05-24 2001-05-24 피씨엠 데이터 제어 장치 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR100437674B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728041B1 (ko) * 2006-06-23 2007-06-14 삼성전자주식회사 디지털 ｐｗｍ 신호를 저장 재생하는 오디오 시스템 및 그방법
KR100826942B1 (ko) * 2006-08-04 2008-05-02 엠텍비젼 주식회사 디지털 오디오 데이터의 비트 변환 방법, 이를 수행하는디코더 장치 및 디지털 오디오 데이터의 재생 방법
CN100442375C (zh) * 2003-02-18 2008-12-10 联发科技股份有限公司 可修改数字声频信号的声频信号处理电路
KR101015788B1 (ko) * 2008-05-21 2011-02-22 최윤진 전기밥솥

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217576B2 (ja) * 1993-02-22 2001-10-09 テキサス インスツルメンツ インコーポレイテツド 集積オーディオデコーダ装置及び動作方法
JP3417437B2 (ja) * 1995-04-07 2003-06-16 ユナイテッド・モジュール・コーポレーション Ｍｐｅｇオーディオデコーダ
KR100192417B1 (ko) * 1996-12-27 1999-06-15 구자홍 트랜스포트 디코더의 데이터 입출력장치
KR100222705B1 (ko) * 1997-08-30 1999-10-01 윤종용 오디오와 비디오를 동기시켜 출력하는 장치
JP2000059232A (ja) * 1998-08-10 2000-02-25 Hitachi Ltd オーディオデコーダ
KR100308134B1 (ko) * 1999-03-13 2001-09-26 김영환 디지탈 오디오 디코더 및 그에 따른 디코딩 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442375C (zh) * 2003-02-18 2008-12-10 联发科技股份有限公司 可修改数字声频信号的声频信号处理电路
KR100728041B1 (ko) * 2006-06-23 2007-06-14 삼성전자주식회사 디지털 ｐｗｍ 신호를 저장 재생하는 오디오 시스템 및 그방법
KR100826942B1 (ko) * 2006-08-04 2008-05-02 엠텍비젼 주식회사 디지털 오디오 데이터의 비트 변환 방법, 이를 수행하는디코더 장치 및 디지털 오디오 데이터의 재생 방법
KR101015788B1 (ko) * 2008-05-21 2011-02-22 최윤진 전기밥솥

Also Published As

Publication number Publication date
KR100437674B1 (ko) 2004-06-26

Similar Documents

Publication Publication Date Title
US7130316B2 (en) System for frame based audio synchronization and method thereof
US6356871B1 (en) Methods and circuits for synchronizing streaming data and systems using the same
KR19980073528A (ko) 엠펙시스템 복호기장치
US20060212612A1 (en) I/O controller, signal processing system, and method of transferring data
JP2004524776A (ja) Ｍｐ３のトリック再生
JP3438223B2 (ja) 多重化装置および多重化方法、並びに伝送装置および伝送方法
JP2002520760A (ja) 固定及び可変転送速度データストリームのためのトランスコーダー
US20020034144A1 (en) Recording apparatus
JP3429652B2 (ja) ディジタル符号化多重化装置
KR100437674B1 (ko) 피씨엠 데이터 제어 장치 및 그 제어 방법
US20080109229A1 (en) Sound data processing apparatus
US20030023986A1 (en) Recording system for digital broadcasting
US6847687B2 (en) Audio and video processing apparatus
JP2000278136A (ja) 復号装置
US6556626B1 (en) MPEG decoder, MPEG system decoder and MPEG video decoder
US8213778B2 (en) Recording device, reproducing device, recording medium, recording method, and LSI
JP3874225B2 (ja) データ処理装置及びデータ処理方法
US20070165621A1 (en) System and method for transport PID broadcast scheme
JP4770023B2 (ja) デジタル信号処理装置および方法、並びにデジタル信号処理プログラム
US20160125917A1 (en) System, method, and apparatus for embedding personal video recording functions at picture level
US20060268927A1 (en) Method and system for architecture of a fast programmable transport demultiplexer using double buffered approach
US20080123732A1 (en) Method and system for configuring decoding based on detecting transport stream input rate
JP2005173775A (ja) データ処理装置およびその方法と符号化装置
JP4538161B2 (ja) 映像音声処理装置
EP1148723B1 (en) Special reproduction data generating device, medium, and information aggregate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee