KR20020089761A

KR20020089761A - 아이트리플이 1149.1 표준안에서의 지연고장 검출장치

Info

Publication number: KR20020089761A
Application number: KR1020010028632A
Authority: KR
Inventors: 박성주; 김태형
Original assignee: 박성주
Priority date: 2001-05-24
Filing date: 2001-05-24
Publication date: 2002-11-30
Also published as: KR100419935B1

Abstract

본 발명은 IEEE 1149.1 표준안에서의 지연고장 검출장치에 관한 것으로, 종래 기술에 있어서 정적인 고장을 점검하기 위해서는 몇 TCK가 소요되어도 문제점이 없지만 지연고장의 점검을 위해서는 1TCK만에 입력된 패턴을 관측할 수 있어야 되는데, 일반적으로 테스트 클럭인 TCK는 시스템 클럭보다 속도가 느리므로, TCK 상에서의 지연고장의 의미가 없어 실질적인 지연고장을 검출할 수 없는 문제점이 있었다. 따라서, 본 발명은 입력되는 신호가 칩과 칩간의 연결선 점검 시 사용되는 명령신호(이하 'Extest'라 함)인 경우 테스트 클럭(TCK) 대신에 시스템 클럭(Sys-clk)에 동기한 신호(bs-clk)를 출력하는 클럭선택수단과; 표준안 TAP의 동작을 수행하다 지연고장 점검을 위해 상기 클럭선택수단 및 신호발생수단으로 Extest를 출력하고, 이후 상기 클럭선택수단으로부터 출력되는 신호(bs-clk)가 입력되면 바운다리 셀에 저장되어 있는 데이터를 외부로 출력시키라는 신호(UpdateDR)를 출력하는 테스트 억세스 포트(IEEE 1149 표준안, TAP)와; 상기 명령신호가 입력된 후, 상기 TAP로부터 입력되는 UpdateDR를 상기 클럭선택수단에서 출력되는 bs-clk에 동기한 신호(SUpdateDR)를 출력하는 신호발생수단으로 구성한 장치를 제공함으로써, 보드의 연결선이 길어짐에 따라 대두되는 지연고장 검출을 표준안을 변경하지 않고 가능하게 함으로써, 지연고장 점검을 위한 비용을 최소화하는 등의 효과가 있다.

Description

아이트리플이 1149.1 표준안에서의 지연고장 검출장치{APPARATUS FOR DETECTING DELAY FAULT OF ELECTRICAL AND ELECTRONICS ENGINEERS 1149.1}

본 발명은 아이-트리플-이(Institute of Electrical and Electronics Engineers, IEEE) 1149.1 표준안에서의 지연고장 검출장치에 관한 것으로서, 특히 보드(board)를 테스트하기 위한 IEEE 1149.1 표준안에서 연결선상의 지연고장을 검출을 실시간으로 가능하도록 시스템 클럭을 이용하여 소정 시간보다 늦게 데이터를 출력시키도록 하는 IEEE 1149.1 표준안에서의 지연고장 검출장치에 관한 것이다.

최근 반도체 및 설계기술의 발달로 인해 개발하고자 하는 시스템의 집적도가 증가하면서 테스트는 점점 어려워지고 이에 소모되는 비용도 점점 커지고 있으며, 더 신뢰할 수 있는 칩을 개발하기 위한 요구도 증가되고 있다. 또한 시스템이 고속으로 동작하게 되면서 필요한 테스트 장비의 비용도 매우 커지고 있다. 이러한 테스트에 소요되는 여러 오버헤드를 줄이기 위하여 설계초기 단계부터 테스트를 고려하는 노력이 증가되고 있으며, 설계와 테스트가 하나로 되어 가는 추세로 바뀌고 있어 테스트가 차지하는 비중이 점점 커지고 중요성이 강조되고 있다.

종래에 있어서 보드를 테스트하기 위한 IEEE 1149.1 표준 바운다리 스캔(boundary scan) 구조는 도 1에 도시된 바와 같이 테스트 억세스 포트(Test Access Port, TAP)와, TAP 제어기, 명령어 및 데이터 레지스터들로 구성되어 있으며, 상기 TAP는 테스트 데이터 입력(TDI), 테스트 데이터 출력(TDO), 테스트 클럭(TCK) 및 테스트 모드 선택기(TMS) 핀으로 구성되고, 테스트 리셋(TRST) 핀은 선택적으로 사용할 수 있도록 되어 있다.

상기 도 1에서 칩의 각 입력 핀(D1 ~ D4, EN, CLK)은 연계된 바운다리 스캔 셀(BSC, 1 ~ 13)을 통하여 칩 내부로 신호를 입력하고, 회로 내부에서 생성된 신호는 상기 BSC를 통하여 칩 외부 출력 핀(Q1 ~ Q4)으로 출력된다.

상기 TAP 제어기는 도 2에 도시된 바와 같이 16가지의 상태로 천이되며, 기본적으로 명령어와 데이터를 직렬로 레지스트로 입력시켜 테스트를 실행시킨 후, 테스트 결과를 직접 관찰 할 수 있도록 한다.

상기에서 16가지 상태는 TAP을 초기화하는 상태(Test-Logic-Reset), 대기상태(Run-Test-IDLE), 데이터 상태(Select-DR-Scan, Capture-DR, Shift-DR, Exit1-DR, Pause-DR, Exit2-DR, Update-DR) 및 명령어 상태(Select-IR-Scan, Capture-IR, Shift-IR, Exit1-IR, Pause-IR, Exit2-IR, Update-IR)로 이루어지는데, 상기 데이터 상태 중 Select-DR-Scan, Exit1-DR, Pause-DR, Exit2-DR은 임시상태이고, Capture-DR 상태에서는 테스트 데이터의 입력이 병렬로 바운다리 셀(cell)에 로드(load)되고, Shift-DR 상태에서는 테스트 데이터의 값이 다음 연결된 셀들로 이동하고, Update-DR 상태에서는 테스트 데이터의 값들이 병렬로 출력하게 되며, 명령어 상태는 상기 데이터 상태와 동일하지만 명령어 레지스터에 대해 동작한다는 점이 다르다.

상기 바운다리 스캔에서 사용되는 명령어는 필수적인 명령어(BYPASS, EXTEST, SAMPLE/PRELOAD)와 선택적인 명령어(CLAMP, HIGHZ, RUNBIST 등)가 있는데, 이중 필수적인 BYPASS 명령은 테스트 데이터 입력(TDI)을 바운다리 스캔 셀을 통하지 않고 바로 테스트 출력(TDO)을 내보내도록 하는 명령으로써, 테스트 데이터의 칩 통과 시간을 단축시키도록 하며, EXTEST 명령은 칩과 칩간의 연결선 점검 시 사용되는 명령이고, SAMPLE/PRELOAD 명령은 바운다리 스캔 셀의 값을 외부로 빼내거나, 특정 값을 바운다리 스캔 셀에 적재할 때 사용되는 명령이다.

상기 EXTEST 명령시에 연결선 점검을 위해 테스트 패턴을 바운다리 스캔 레지스터를 통하여 테스트 데이터를 인가와 그 때의 바운다리 스캔의 상태 천이를 살펴보면 먼저, EXTEST 명령어를 읽어들이고 디코딩한 후(Test-Logic-Reset -→ Run-Test-IDLE -→ Select-DR-Scan -→ Select-IR-Scan -→ Capture-IR -→ Shift-IR -→ … -→ Exit1-IR -→ Update-IR), 테스트 패턴을 직렬로 바운다리 스캔 레지스터를 통하여 읽어들인 다음(Select-DR-Scan -→Capture-DR -→ Shift-DR -→ … -→Exit1-DR), 읽어들인 테스트 패턴을 Update 래치를 통하여 인가하고, 연결선을 통하여 전달괸 값을 관측할 칩의 입력 BSC에 저장하며(Update-DR -→ Select-DR-Scan -→Capture-DR), 상기 입력 BSC에 캡쳐된 값을 바운다리 스캔 레지스터를 통하여 TDO로 출력한다(Capture-DR -→Shift-DR→ … -→Exit1-DR).

그리고, 보드의 연결선 점검은 상기 EXTEST 명령시에 테스트 패턴의 인가(Update-DR 상태에서 UpdateDR 신호 입력 시)와 샘플링(Capture-DR 상태에서 CaptureDR 신호 입력 시)으로 이루어진다.

즉, 도 3에 도시된 바와 같이 두 개의 칩으로 구성된 보드에서 테스트 패턴의 인가와 샘플링을 보여주는 예로서, 테스트 패턴을 인가하기 위해 UpdateDR이 도 4에 도시된 바와 같이 점선 부분에서 활성화되고, 인가된 패턴을 샘플링하기 위해 CaptureDR이 굵은 실선 부분에서 활성화되는데, UpdateDR에서 CaptureDR까지 2.5 TCK가 소요된다(즉, 출력 BSC를 통하여 테스트 패턴을 인가하고, 입력 BSC를 통하여 관측하는데 총 2.5 TCK가 소요됨을 알 수 있다).

그러나, 종래 기술에 있어서 정적인 고장을 점검하기 위해서는 몇 TCK가 소요되어도 문제점이 없지만 지연고장의 점검을 위해서는 1TCK만에 입력된 패턴을 관측할 수 있어야 되는데, 일반적으로 테스트 클럭인 TCK는 시스템 클럭보다 속도가 느리기 때문에(상기에서와 같이 2.5 TCK가 소요) TCK 상에서는 지연고장의 의미가 없어 실질적인 지연고장을 검출할 수 없는 문제점이 있었다.

따라서, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창안한 것으로서, 연결선상의 지연고장을 검출을 실시간(테스트 패턴 입력에서 관측까지 1 시스템 클럭을 소요)으로 가능하도록 하는 장치를 제공하는데 그 목적이 있다.

도 1은 종래 보드를 테스트하기 위한 IEEE 1149.1 표준 바운다리 스캔(boundary scan) 구조도.

도 2는 도 1에서 탭 제어기의 상태천이도.

도 3은 도 1에서 바운다리 스캔 EXTEST 명령 시 칩간의 연결선 점검을 보인 예시도.

도 4는 도 1에서 탭 제어기에서의 신호 파형도.

도 5는 본 발명 IEEE 1149.1 표준안에서의 지연고장 검출장치의 구성을 간략하게 보인 블록도.

도 6은 도 5에서 신호발생수단에서의 신호 파형도.

* 도면의 주요 부분에 대한 부호 설명 *

10 : 클럭선택수단13 : 테스트 억세스 포트(TAP)

30 : 신호발생수단

이와 같은 목적을 달성하기 위한 본 발명 IEEE 1149.1 표준안에서의 지연고장 검출장치의 구성은, 입력되는 신호가 칩과 칩간의 연결선 점검 시 사용되는 명령신호(이하 'Extest'라 함)인 경우 테스트 클럭(TCK) 대신에 시스템 클럭(Sys-clk)에 동기한 신호(bs-clk)를 출력하는 클럭선택수단과; 표준안 TAP의 동작을 수행하다 지연고장 점검을 위해 상기 클럭선택수단 및 신호발생수단으로 명령신호(Extest)를 출력하고, 이후 상기 클럭선택수단으로부터 출력되는 신호(bs-clk)가 입력되면 바운다리 셀에 저장되어 있는 데이터를 외부로 출력시키라는 신호(UpdateDR)를 출력하는 테스트 억세스 포트(IEEE 1149 표준안 TAP)와; 상기 명령신호(Extest)가 입력된 후, 상기 TAP로부터 입력되는 신호(UpdateDR)를 상기 클럭선택수단에서 출력되는 신호(bs-clk)에 동기한 신호(SUpdateDR)를 출력하는 신호발생수단으로 구성한 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

도 5는 본 발명 IEEE 1149.1 표준안에서의 지연고장 검출장치의 구성을 간략하게 보인 블록도로서, 이에 도시한 바와 같이 입력되는 신호가 칩과 칩간의 연결선 점검 시 사용되는 명령신호(이하 'Extest'라 함)인 경우 테스트 클럭(TCK) 대신에 시스템 클럭(Sys-clk)에 동기한 신호(bs-clk)를 출력하는 클럭선택수단(10)과; 표준안 TAP의 동작을 수행하다 지연고장 점검을 위해 상기 클럭선택수단(10) 및 신호발생수단(30)으로 명령신호(Extest)를 출력하고, 이후 상기 클럭선택수단(10)으로부터 출력되는 신호(bs-clk)가 입력되면 바운다리 셀에 저장되어 있는 데이터를 외부로 출력시키라는 신호(UpdateDR)를 출력하는 테스트 억세스 포트(IEEE 1149 표준안 TAP, 20)와; 상기 명령신호(Extest)가 입력된 다음, 상기 TAP(20)로부터 입력되는 신호(UpdateDR)를 상기 클럭선택수단(10)에서 출력되는 신호(bs-clk)에 동기하여 1.5 TCK 지연한 후, 지연신호(SUpdateDR)를 출력하는 신호발생수단(30)으로 구성한다.

이상에서와 같이 구성한 본 발명에 따른 일실시예의 동작 과정을 설명하면 다음과 같다.

도 6은 도 5에서 신호발생수단에서의 신호 파형도로서, 이에 도시한 바와 같이 도 5에서 TAP(20)는 표준안 TAP의 동작을 수행하다 지연고장 점검을 위해 상기 클럭선택수단(10) 및 신호발생수단(30)으로 명령신호(Extest)를 출력하면, 상기 클럭선택수단(10)은 입력되는 신호들(TMS, TRST, TCK, Sys-clk, ShiftDR, Extest) 중 연결선 점검상태를 의미하는 명령신호(Extest)가 입력되면 사용하던 테스트 클럭(TMS)에서 시스템 클럭(Sys-clk)으로 전환한 신호(bs-clk)를 출력한다.

이후, 상기 TAP(20)는 상기 클럭선택수단(10)으로부터 출력되는 신호(bs-clk)가 입력되면 바운다리 셀(BS)에 저장되어 있는 데이터를 외부로 출력시키라는 신호(UpdateDR)를 상기 신호발생수단(30)으로 출력한다.

상기 신호발생수단(10)은 명령신호(Extest)가 입력되지 않는 경우에는 상기 TAP(20)로부터 출력되는 신호(UpdateDR)를 입력받아 테스트 클럭(TDK)에 동기한 신호를 출력한다.

그러다, 상기 명령신호(Extest)가 입력된 후, 상기 TAP(20)로부터 출력되는 신호(UpdateDR)를 입력되면 시스템 클럭(bs-clk)에 동기하여 1.5 TCK 지연된 신호(SUpdateDR)를 출력한다.

또한, 상기 명령신호(Extest, 보통 1 혹은 0)는 모든 TAP의 구현에 사용되어야 하는 표준은 아니고, 보통 2비트 이상인 명령신호를 디코딩(decoding)하여 명령신호인가를 판별한다.

본 발명이 바람직한 실시예를 참조하여 특별히 도시되고 기술되었지만, 본 발명 분야의 당업자는 본 발명 사상과 범위를 벗어남이 없이 다양한 변경이 가능하다는 것을 이해할 수 있을 것이다. 따라서, 본 발명은 특허청구범위에 의해서만 제한된다.

이상에서 설명한 바와 같이, 본 발명 IEEE 1149.1 표준안에서의 지연고장 검출장치는 보드의 연결선이 길어짐에 따라 대두되는 지연고장 검출을 표준안을 변경하지 않고 가능하게 함으로써, 지연고장 점검을 위한 비용을 최소화하는 등의 효과가 있다.

Claims

입력되는 신호가 칩과 칩간의 연결선 점검 시 사용되는 명령신호(이하 'Extest'라 함)인 경우 테스트 클럭(TCK) 대신에 시스템 클럭(Sys-clk)에 동기한 신호(bs-clk)를 출력하는 클럭선택수단과; 표준안 TAP의 동작을 수행하다 지연고장 점검을 위해 상기 클럭선택수단 및 신호발생수단으로 명령신호(Extest)를 출력하고, 이후 상기 클럭선택수단으로부터 출력되는 신호(bs-clk)가 입력되면 바운다리 셀에 저장되어 있는 데이터를 외부로 출력시키라는 신호(UpdateDR)를 출력하는 테스트 억세스 포트(IEEE 1149 표준안 TAP)와; 상기 명령신호(Extest)가 입력된 후, 상기 TAP로부터 입력되는 신호(UpdateDR)를 상기 클럭선택수단에서 출력되는 신호(bs-clk)에 동기한 신호(SUpdateDR)를 출력하는 신호발생수단으로 구성한 것을 특징으로 하는 IEEE 1149.1 표준안에서의 지연고장 검출장치.
제 1항에 있어서, 상기 신호발생수단은 Extest 신호가 입력되면 TAP로부터 입력되는 신호(UpdateDR)를 1.5 TCK 지연하여 출력하는 것을 특징으로 하는 IEEE 1149.1 표준안에서의 지연고장 검출장치.