KR20020084461A - Circuit of analog current output - Google Patents

Circuit of analog current output Download PDF

Info

Publication number
KR20020084461A
KR20020084461A KR1020010023731A KR20010023731A KR20020084461A KR 20020084461 A KR20020084461 A KR 20020084461A KR 1020010023731 A KR1020010023731 A KR 1020010023731A KR 20010023731 A KR20010023731 A KR 20010023731A KR 20020084461 A KR20020084461 A KR 20020084461A
Authority
KR
South Korea
Prior art keywords
resistor
voltage
output
current
comparator
Prior art date
Application number
KR1020010023731A
Other languages
Korean (ko)
Other versions
KR100438979B1 (en
Inventor
남제우
Original Assignee
엘지산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지산전 주식회사 filed Critical 엘지산전 주식회사
Priority to KR10-2001-0023731A priority Critical patent/KR100438979B1/en
Publication of KR20020084461A publication Critical patent/KR20020084461A/en
Application granted granted Critical
Publication of KR100438979B1 publication Critical patent/KR100438979B1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: An analog current output circuit is provided to reliably control external control devices by certainly outputting a control value from a digital device with a constant current even though the load of the external control devices is changed. CONSTITUTION: An analog current output circuit includes a first comparator(21) for comparing an output voltage of a converter with a reference voltage, a first PMOS transistor(23) for controlling a current passing through a first resistor(R200) to a second resistor(R100) in response to the output of the first comparator(21), a second comparator(22) for comparing a voltage inputted thereto a constant voltage to a non-inverting input terminal through the first resistor(R200) in response to the switching of the first PMOS transistor(23) with a voltage inputted thereto the constant voltage to an inverting input terminal through a third resistor(R300) and outputting the compared result, a second PMOS transistor(24) for switching in response to the result of the second comparator(22) and a controller(25) for controlling the output current of the second PMOS transistor(24) and applying the output current to an external converter.

Description

아날로그 전류 출력 회로{CIRCUIT OF ANALOG CURRENT OUTPUT}Analog current output circuit {CIRCUIT OF ANALOG CURRENT OUTPUT}

본 발명은 아날로그 전류 출력 회로에 관한 것으로, 특히 전류 출력에 대한 부하측의 임피던스가 변화하더라도 출력되는 전류는 정전류를 유지 할 수 있도록 한 아날로그 전류 출력 회로에 관한 것이다.The present invention relates to an analog current output circuit, and more particularly, to an analog current output circuit that allows the output current to maintain a constant current even when the load side impedance with respect to the current output changes.

일반적으로, 아날로그 전류 회로는 퍼스널 컴퓨터와 같은 디지털 기기로부터 디지털화 된 각종 데이터를 외부 기기에 전달하거나, 산업용 기기의 제어를 목적으로 디지털 데이터를 아날로그 신호로 변환해 줄 때 아날로그 전류 출력을 만들어주는 장치이다. 상기 아날로그 전류 출력은 산업용 제어기기의 제어 신호로 사용되거나 온도나 압력등 데이터를 기록계 및 타 제어기기의 데이터 입력으로 전달할때 사용되는 것으로, 이와 같은 종래 기술을 첨부한 도면을 참조하여 설명하면 다음과 같다.In general, an analog current circuit is a device that generates analog current output when digital data such as a personal computer is transferred to an external device or digital data is converted into an analog signal for the purpose of controlling an industrial device. . The analog current output is used as a control signal of an industrial controller or when transferring data such as temperature or pressure to data inputs of recorders and other controllers. same.

도 1은 종래 아날로그 전류 출력 회로를 보인 회로도로써, 이에 도시된 바와같이 디지털 데이터가 아날로그 전압으로 변환된 전압값을 제1 저항을 통해 비교기의 반전 입력 단자에 인가하고, 그 접속점에 제2, 제3 저항을 직렬로 접속하여 그 비교기의 출력 단에 접속함과 아울러, 제4 저항을 접속하고, 상기 비교기의 비반전 입력 단자와 접지 저항이 연결된 접속점에 제5 저항과 외부 변환기의 등가저항을 직렬로 접속하고 병렬로 상기 제4 저항을 접속한 것으로 구성한다.1 is a circuit diagram illustrating a conventional analog current output circuit. As shown in FIG. 1, a voltage value obtained by converting digital data into an analog voltage is applied to an inverting input terminal of a comparator through a first resistor. 3 resistors are connected in series and connected to the output terminal of the comparator, the fourth resistor is connected, and the fifth resistor and the equivalent resistor of the external converter are connected in series at the connection point where the non-inverting input terminal of the comparator is connected to the ground resistor. And the fourth resistor in parallel.

이와 같이 구성된 종래 회로의 동작을 설명하면 다음과 같다. 전류 출력 장치는 디지털 데이터를 아날로그 전압으로 변환해주는 디지털/아날로그 컨버터의 출력 전압을 입력받는 비교기(U1)(11)와 소정개의 저항으로 구성된 전압-전류 변환 장치를 통해 외부 변환기측(12)의 등가 저항(RLoad)에 전류를 인가한다.The operation of the conventional circuit configured as described above is as follows. The current output device is equivalent to the external converter side 12 through a comparator (U1) 11 which receives an output voltage of a digital / analog converter for converting digital data into an analog voltage and a voltage-to-current converter composed of predetermined resistors. Apply a current to the resistor (R Load ).

상기 외부 변환기(12)에 인가되는 전류(ILoad) 및 전압(VLoad)의 상관 관계는 다음의 수학식(1)과 같다.The correlation between the current I Load and the voltage V Load applied to the external converter 12 is expressed by Equation (1) below.

여기서,는 상기 외부 변환기에 흐르는 전류를 나타내고,는 그 변환부측의 등가 저항을 의미하며,는 그 등가 저항에 걸리는 전압을 나타낸다.here, Denotes a current flowing through the external converter, Means the equivalent resistance of the converter side, Denotes the voltage across the equivalent resistance.

또한, 이상적인 비교기(U1)(11)는 입력 임피던스가 무한대이므로 제4 저항(Rs')에 흐르는 전류(Io)와 상기 외부 변환기(12)에 흐르는 전류(ILoad) 및 제5 저항(R2')을 통해 접지 저항(R1')에 흐르는 전류의 관계식으로 수학식을 나타낼 수 있다.In addition, since the ideal comparator U1 11 has infinite input impedance, the current Io flowing through the fourth resistor Rs 'and the current I Load flowing through the external converter 12 and the fifth resistor R2' ) Can be expressed as a relation of the current flowing through the ground resistor R1 '.

상기 수학식(2)의 제4 저항(Rs')에 흐르는 전류(Io)는 아래의 수학식(3)과 같은 관계를 갖게 되고, 상기 제5 저항(R2')를 통해 접지 저항(R1')쪽으로 흐르는 전류(I12)는 아래의 수학식(4)와 같은 관계식으로 표시된다.The current Io flowing through the fourth resistor Rs' of Equation 2 has the same relationship as in Equation 3 below, and the ground resistance R1 'is provided through the fifth resistor R2'. The current I12 flowing toward) is represented by a relational expression as shown in Equation (4) below.

여기서,는 상기 비교기(U1)(11)의 출력 전압을 나타내고,는 상기 외부 변환기(12)의 출력 전압을 나타내며는 제4 저항을 의미한다.here, Denotes the output voltage of the comparator (U1) 11, Denotes the output voltage of the external converter 12 Denotes a fourth resistor.

상기 R1', R2'는 접지 저항, 제5 저항을 의미하고, VLoad는 상기 외부 변환기 측(12)의 전압, Vo는 상기 비교기(U1)(11)의 출력 전압을 의미한다.R1 'and R2' denote ground resistances and a fifth resistor, V Load denotes a voltage at the external converter side 12, and Vo denotes an output voltage of the comparator U1 11.

여기서, 상기 비교기(U1)(11)는 양 입력단의 전위(VP,VN)가 같아지려는 특성이 있으므로 반전입력 단자 및 비반전입력 단자는 같은 전압(Vc)을 인가 받는다.Here, since the comparators U1 and 11 have a characteristic that the potentials V P and V N of both input terminals are equal, the inverting input terminal and the non-inverting input terminal receive the same voltage Vc.

따라서, 상기 수학식(4)이 성립하게 되고 이를 정리하면 하기의 수학식(5)와 같다.Therefore, Equation (4) is established and summarized as Equation (5) below.

여기서, 상기 R1'은 접지 저항, R2'은 제5 저항을 의미하고, VLoad는 상기 변환부 측의 등가 저항()에 인가되는 전압, Vc는 상기 비교기(U1)(11)의 반전 입력 단자에 인가되는 전압을 의미한다.Here, R1 'denotes a ground resistor, R2' denotes a fifth resistor, and V Load denotes an equivalent resistance ( Vc denotes a voltage applied to the inverting input terminal of the comparator U1 (11).

한편, 제1 저항에 흐르는 전류(I12S)는 아래의 수학식(6)에 의해 얻어지고, 그 수학식(6)을 상기 비교기(U1)(11)의 출력 전압(Vo)에 대해 정리하면 아래의 수학식(7)과 같다.On the other hand, the current I12S flowing in the first resistor is obtained by the following equation (6), and the equation (6) is summarized with respect to the output voltage Vo of the comparator U1 (11). Equation (7)

여기서,는 제1 저항(R1)에 흐르는 전류이고, Vc는 상기 비교기(U1)(11)의 반전 입력 단자에 인가되는 전압을 나타내고, Vi는 아날로그 전압을 나타내며 R2는 제2 저항, Rs는 제3 저항을 나타낸다.here, Is the current flowing through the first resistor R1, Vc represents the voltage applied to the inverting input terminal of the comparator U1 (11), Vi represents the analog voltage, R2 represents the second resistor, and Rs represents the third resistor. Indicates.

상기 수학식(5)와 수학식(7)을 수학식(3)에 대입하면 아래 수학식(8)과 같은 관계식을 얻을 수 있다.Substituting Equation (5) and Equation (7) into Equation (3) yields a relational expression as in Equation (8) below.

상기 수학식(8) 및 수학식(4)를 상기 수학식(2)에 대입하면 아래의 수학식(9)로 표현된다.Substituting Equations (8) and (4) into Equation (2) is represented by Equation (9) below.

한편, 상기 수학식(4)으로부터 상기 상기 비교기(U1)(11)의 반전 입력 단자에 인가되는 전압(Vc)의 수학식으로 변환시켜 상기 수학식(9)에 대입해서 상기 외부 변환기(12)의 부하 저항()에 흐르는 전류()로 표현하면 아래의 수학식(10)과 같다.On the other hand, the equation (4) is converted into the equation of the voltage (Vc) applied to the inverting input terminal of the comparator (U1) (11) and substituted into the equation (9) to the external converter 12 Load resistance ( Current in ) Is expressed as Equation (10) below.

여기서, 상기 수학식(1)을 상기 외부 변환기의 부하 저항()에 인가되는 전압으로 변환하여 상기 수학식(10)에 대입하여 아래의 수학식(11)을 얻을 수 있다.Here, the equation (1) is a load resistance of the external converter ( Equation (11) below can be obtained by converting the voltage into the voltage applied to Eq.

상기 수학식(11)을 상기 외부 변환기(12)의 부하 저항()에 흐르는 전류()에 대한 관계식으로 표현하면 아래의 수학식(12)와 같다.The load resistance of the external converter 12 Current in When expressed as a relationship to the equation (12) below.

여기서, 만약 상기 제1 저항(R1)과 접지 저항(R1')이 같고, 상기 제2 저항(R2)과 제5 저항(R2')이 같으면 상기 수학식(12)의 분모는 '1' 이 된다.Here, if the first resistor R1 and the ground resistor R1 'are the same, and the second resistor R2 and the fifth resistor R2' are the same, the denominator of Equation (12) is '1'. do.

따라서, 아래의 수학식(13)과 같이 디지털 데이터를 아날로그 전압으로 변환해주는 디지털/아날로그 컨버터의 출력 전압과 아날로그 출력 전류()의 관계식으로 표현된다.Therefore, as shown in Equation (13) below, the output voltage and the analog output current of the digital / analog converter converting the digital data into the analog voltage ( Is expressed as a relational expression.

그러나, 상기와 같이 동작하는 종래 회로는 제1, 제2, 제3 저항값이 각각 접지, 제4, 제5 저항값과 같다는 조건이 있어야만 하는데 실제 아날로그 전류 출력 회로에 있어서 상기 저항값들이 똑같을 수 없으므로 외부 변환부의 부하의 변동에 따라 출력 전류가 변동하게 되어 정전류를 출력하지 못하는 문제점이 있었다.However, in the conventional circuit operating as described above, the first, second, and third resistance values must be equal to the ground, fourth, and fifth resistance values, respectively, and the resistance values may not be the same in an actual analog current output circuit. As a result, the output current fluctuates depending on the load variation of the external converter, which causes a problem in that the constant current cannot be output.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 부하 변동에 따른 출력 전류 변동을 제거한 아날로그 전류 출력 회로를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and an object thereof is to provide an analog current output circuit which eliminates an output current variation caused by a load variation.

도 1은 종래 아날로그 전류 출력 회로를 보인 회로도.1 is a circuit diagram showing a conventional analog current output circuit.

도 2는 본 발명 아날로그 전류 출력 회로를 보인 회로도.2 is a circuit diagram showing an analog current output circuit of the present invention.

***도면의 주요부분에 대한 부호의 설명****** Explanation of symbols for main parts of drawing ***

21,22: 제1, 제2 비교기 23, 24: 제1, 제2 피모스 트랜지스터21, 22: first and second comparators 23, 24: first and second PMOS transistors

상기와 같은 목적을 달성하기 위한 본 발명은, 컨버터의 출력 전압을 기준전압과 비교하는 제1 비교기와; 상기 제1 비교기의 출력에 따라 스위칭 되어 정전압에서 제1 저항을 통해 제2 저항측으로 흐르는 전류를 제어하는 제1 피모스 트랜지스터와; 상기 제1 피모스 트랜지스터의 스위칭에 따라 정전압이 제1 저항을 통해 비반전 입력단자로 입력되는 전압과 그 정전압이 제3 저항을 통해 반전 입력단자로 입력되는 전압을 비교하여 출력하는 제2 비교기와; 상기 제2 비교기의 출력에 따라 스위칭되는 제2 피모스 트랜지스터와; 상기 제2 피모스 트랜지스터의 출력 전류를 제어하여 외부의 변환기에 인가하는 제어부로 구성한 것을 특징으로 한다.The present invention for achieving the above object, the first comparator for comparing the output voltage of the converter with a reference voltage; A first PMOS transistor which is switched according to the output of the first comparator and controls a current flowing through the first resistor to the second resistor side at a constant voltage; A second comparator configured to compare and output a voltage inputted to the non-inverting input terminal through the first resistor and a voltage inputted to the inverting input terminal through the third resistor according to the switching of the first PMOS transistor; ; A second PMOS transistor switched according to the output of the second comparator; And a control unit for controlling the output current of the second PMOS transistor and applying it to an external converter.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명 아날로그 전류 출력 회로를 보인 회로도로써, 이에 도시된바와 같이 컨버터의 출력 전압을 기준전압과 비교하는 제1 비교기(U100)(21)와; 상기 제1 비교기(U100)(21)의 출력에 따라 스위칭 되어 정전압에서 제1 저항(R200)을 통해 제2 저항(R100)측으로 흐르는 전류를 제어하는 제1 피모스 트랜지스터(FET100)(23)와; 상기 제1 피모스 트랜지스터(FET100)(23)의 스위칭에 따라 정전압이 제1 저항(R200)을 통해 비반전 입력단자로 입력되는 전압과 그 정전압이 제3 저항(R300)을 통해 반전 입력단자로 입력되는 전압을 비교하여 출력하는 제2 비교기(U200)(22)와; 상기 제2 비교기(U200)(22)의 출력에 따라 스위칭되는 제2 피모스 트랜지스터(FET200)(24)와; 상기 제2 피모스 트랜지스터(FET200)(24)의 출력 전류를 제어하여 외부의 변환기(12)에 인가하는 제어부(25)로 구성된 것으로, 이와 같이 구성된 본 발명의 동작을 설명하면 다음과 같다.2 is a circuit diagram showing an analog current output circuit of the present invention, as shown therein; a first comparator (U100) 21 for comparing an output voltage of a converter with a reference voltage; A first PMOS transistor (FET100) 23 which is switched according to the outputs of the first comparators U100 and 21 and controls a current flowing through the first resistor R200 to the second resistor R100 at a constant voltage; ; In response to the switching of the first PMOS transistors FET100 and 23, a voltage at which a constant voltage is input to the non-inverting input terminal through the first resistor R200, and a constant voltage thereof to the inverting input terminal through the third resistor R300. A second comparator (U200) 22 for comparing and outputting an input voltage; A second PMOS transistor (FET200) 24 switched according to the output of the second comparator (U200) (22); The controller 25 is configured to control the output current of the second PMOS transistors FET200 and 24 to be applied to the external converter 12. The operation of the present invention configured as described above will be described below.

정전압(REF)은 전원 전압원(POWER)에서 제너다이오드(ZD100)의 제너 전압(VZD) 만큼 전압 강하된 크기의 전압으로써 제1 저항(R200)을 통해 제1 피모스 트랜지스터(FET100)(23)의 온/오프 동작에 따라 정전류(I100)를 차단 및 도통시키게 된다.The constant voltage REF is a voltage having a voltage drop in the power supply voltage source POWER by the zener voltage VZD of the zener diode ZD100 and is applied to the first PMOS transistor FET100 23 through the first resistor R200. The on / off operation causes the constant current I100 to shut off and conduct.

이때 상기 제1 피모스 트랜지스터(FET100)(23)는 제1 비교기(U100)(21)의 반전, 비반전 입력단자(IN-)(IN+)의 입력 전압값에 의해 출력되는 전압의 상태가 변화됨에 따라, 그 제1 피모스 트랜지스터(FET100)(23)는 온/오프 동작을 하게 된다.At this time, the first PMOS transistor FET100 23 changes the state of the voltage output by the inverting and non-inverting input terminals IN− and IN + of the first comparators U100 and 21. As a result, the first PMOS transistor (FET100) 23 is turned on / off.

여기서, 상기 제1 비교기(U100)(21)는 컨버터의 출력 전압(Vi')을 반전 입력단자로 입력받고, 비반전 입력단자로 상기 제1 피모스 트랜지스터(U100)(23)의 온/오프 동작에 따른 제2 저항(R100)의 전위를 입력받게 되는데, 이때 상기 제1 비교기(U100)(21)의 전압이 같지 않을 경우 출력 신호로 저전위을 발생하고, 그 제1 피모스 트랜지스터(FET100)(23)는 온상태가 된다.Here, the first comparator (U100) 21 receives the output voltage (Vi ') of the converter as an inverting input terminal, the on-off of the first PMOS transistor (U100) 23 as a non-inverting input terminal. The potential of the second resistor R100 according to the operation is received. At this time, when the voltages of the first comparators U100 and 21 are not the same, a low potential is generated as an output signal, and the first PMOS transistor FET100 is applied. 23 is turned on.

이에 의해 상기 제1 저항(R200)에 흐르는 정전류(I100)는 제2 저항(R100)으로 흐르게 되고, 수학식으로 나타내면 아래의 수학식(14)과 같이 나타낼 수 있다.As a result, the constant current I100 flowing in the first resistor R200 flows to the second resistor R100, and may be expressed as Equation 14 below.

여기서, I100은 상기 제2 저항(R100)에 흐르는 정전류이고, R100은 제2 저항을 나타내며 Vi'는 상기 컨버터의 출력 전압을 나타낸다.Here, I100 is a constant current flowing in the second resistor R100, R100 represents a second resistor and Vi 'represents an output voltage of the converter.

한편, 상기 정전류(I100)는 상기 제1 저항(R200)을 통해 제2 비교기(U200)(22)의 비반전 입력단자(IN1+)로 입력된다. 이때 상기 정전류(I100)를 아래의 수학식(15)와 같이 나타낼 수도 있다.The constant current I100 is input to the non-inverting input terminal IN1 + of the second comparator U200 22 through the first resistor R200. In this case, the constant current I100 may be expressed as in Equation 15 below.

여기서, 상기 R200은 제1 저항, REF는 정전압을 나타내고 Vc'는 제2 비교기의 반전 입력단자의 입력 전압을 나타낸다.Here, R200 represents a first resistor, REF represents a constant voltage, and Vc 'represents an input voltage of an inverting input terminal of the second comparator.

한편, 상기 제2 비교기(U200)(22)의 초기에 있을 수 있는 오출력을 방지하기 위해 제4 저항(R400) 및 제1 콘덴서(C100)을 두어 제2 피모스 트랜지스터(FET200)(24)의 오동작을 방지한다.On the other hand, the second PMOS transistor (FET200) (24) by placing a fourth resistor (R400) and the first capacitor (C100) in order to prevent the false output that may be in the initial stage of the second comparator (U200) (22) To prevent malfunction.

여기서, 상기 수학식(15)를 제2 비교기(U200)(22)의 반전 입력단자의 입력전압(Vc')으로 표현하면 아래의 수학식과 같게 된다.Here, the equation (15) is expressed by the input voltage (Vc ') of the inverting input terminal of the second comparator (U200) (22) as shown in the following equation.

한편, 제3 저항(R300)에 흐르는 전류()는 제2 피모스 트랜지스터(FET200)(24)를 거쳐서 제어부(25)의 제1 다이오드(D100)와 콘덴서(C200)로 흐르게 된다. 이때 상기 제1 다이오드(D100) 및 제2 다이오드(D200)은 역전류를 저지하기 위함이고, 상기 콘덴서(C200)는 외부 변환기측(12)의 등가 저항()에 흐르는 전류()의 리플을 줄이며 그때의 전류()는 아래의 수학식과 같이 표현된다.Meanwhile, the current flowing through the third resistor R300 ( ) Flows through the second PMOS transistor (FET200) 24 to the first diode D100 and the capacitor C200 of the controller 25. At this time, the first diode (D100) and the second diode (D200) is to prevent a reverse current, the capacitor (C200) is the equivalent resistance of the external converter side ( Current in ) And reduce the ripple ) Is expressed as in the following equation.

여기서, 상기 수학식(14)을 수학식(16)에 대입하면 아래의 수학식을 얻을 수 있다.Here, the following equation can be obtained by substituting the equation (14) into the equation (16).

또한, 상기 수학식(18)을 수학식(17)에 대입하면 아래의 수학식과 같이 표현된다.In addition, when the equation (18) is substituted into the equation (17), it is expressed as the following equation.

그러므로, 상기 외부 변환기측(12)의 전류()는 컨버터의 출력 전압인 제1 비교기(U100)(21)의 입력 전압(Vi')과 제1~제3 저항값(R100~R300)에 의해 결정된다.Therefore, the current of the external converter side 12 ( ) Is determined by the input voltage Vi 'of the first comparators U100 and 21 and the first to third resistance values R100 to R300.

따라서, 상기 아날로그 전류 출력회로는 디지털 데이터를 아날로그 신호로 변환해줄때 상기 외부 변환기(12)측에 흐르는 전류를 상기 등가 저항값()의 변동과는 무관하게 정전류()를 만들어 준다.Therefore, the analog current output circuit converts the current flowing to the external converter 12 when converting digital data into an analog signal. Constant current ( Make).

이상에서 상세히 설명한 바와 같이 본 발명은 디지털 기기의 디지털 데이터 형태의 제어 신호를 외부 제어 기기에 전달하기 위해 비교기와 피모스 트랜지스터의 간단히 구성된 아날로그 전류 출력회로로서, 상기 디지털 기기로부터의 제어값을 정확하게 상기 외부 제어기기의 부하 변동에 영향을 받지 않고 정전류로 출력할 수 있으므로 확실하게 그 외부 제어기기를 제어할 수 있는 효과가 있다.As described in detail above, the present invention is a simple analog current output circuit of a comparator and a PMOS transistor for transmitting a control signal in the form of digital data of a digital device to an external control device. Since it can output with constant current without being influenced by load fluctuations of the external controller, the external controller can be reliably controlled.

Claims (2)

컨버터의 출력 전압을 기준전압과 비교하는 제1 비교기와; 상기 제1 비교기의 출력에 따라 스위칭 되어 정전압에서 제1 저항을 통해 제2 저항측으로 흐르는 전류를 제어하는 제1 피모스 트랜지스터와; 상기 제1 피모스 트랜지스터의 스위칭에 따라 정전압이 제1 저항을 통해 비반전 입력단자로 입력되는 전압과 그 정전압이 제3 저항을 통해 반전 입력단자로 입력되는 전압을 비교하여 출력하는 제2 비교기와; 상기 제2 비교기의 출력에 따라 스위칭되는 제2 피모스 트랜지스터와; 상기 제2 피모스 트랜지스터의 출력 전류를 제어하여 외부의 변환기에 인가하는 제어부로 구성한 것을 특징으로 하는 아날로그 전류 출력 회로.A first comparator for comparing the output voltage of the converter with a reference voltage; A first PMOS transistor which is switched according to the output of the first comparator and controls a current flowing through the first resistor to the second resistor side at a constant voltage; A second comparator configured to compare and output a voltage inputted to the non-inverting input terminal through the first resistor and a voltage inputted to the inverting input terminal through the third resistor according to the switching of the first PMOS transistor; ; A second PMOS transistor switched according to the output of the second comparator; And a control unit which controls an output current of the second PMOS transistor and applies it to an external converter. 제 1항에 있어서, 상기 제어부는 제1 다이오드의 애노드와 제2 다이오드의 캐소드를 접속함과 아울러 그 제1 다이오드의 캐소드와 제2 다이오드의 애노드 사이에 콘덴서를 접속하여 구성한 것을 특징으로 하는 아날로그 전류 출력회로.The analog current of claim 1, wherein the controller is configured by connecting an anode of the first diode and a cathode of the second diode, and a capacitor connected between the cathode of the first diode and the anode of the second diode. Output circuit.
KR10-2001-0023731A 2001-05-02 2001-05-02 Circuit of analog current output KR100438979B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0023731A KR100438979B1 (en) 2001-05-02 2001-05-02 Circuit of analog current output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0023731A KR100438979B1 (en) 2001-05-02 2001-05-02 Circuit of analog current output

Publications (2)

Publication Number Publication Date
KR20020084461A true KR20020084461A (en) 2002-11-09
KR100438979B1 KR100438979B1 (en) 2004-07-03

Family

ID=27703320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0023731A KR100438979B1 (en) 2001-05-02 2001-05-02 Circuit of analog current output

Country Status (1)

Country Link
KR (1) KR100438979B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243503A (en) * 2011-04-06 2011-11-16 河海大学常州校区 Co-grounded multi-path circuit for outputting 4-20mA of current signals
KR20140078936A (en) 2012-12-18 2014-06-26 삼성전기주식회사 Circuit for protecting over current and operating method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243503A (en) * 2011-04-06 2011-11-16 河海大学常州校区 Co-grounded multi-path circuit for outputting 4-20mA of current signals
KR20140078936A (en) 2012-12-18 2014-06-26 삼성전기주식회사 Circuit for protecting over current and operating method thereof

Also Published As

Publication number Publication date
KR100438979B1 (en) 2004-07-03

Similar Documents

Publication Publication Date Title
USRE41599E1 (en) Method of setting bi-directional offset in a PWM controller using a single programming pin
JPWO2006016456A1 (en) Circuit protection method, protection circuit and power supply device using the same
US20040135567A1 (en) Switching regulator and slope correcting circuit
CN109062304B (en) Constant current load circuit, electronic load and related system
CN108693916B (en) Overcurrent protection circuit and voltage regulator
US20040113595A1 (en) Voltage regulator and electronic device
US7362157B2 (en) Circuit arrangement with a transistor having a reduced reverse current
KR101207254B1 (en) Switching regulator
US6957278B1 (en) Reference -switch hysteresis for comparator applications
KR20020084461A (en) Circuit of analog current output
CN112787505A (en) DC-DC converter and control circuit and control method thereof
CN107872150B (en) Power supply device
US20220308614A1 (en) Shunt regulator
US20050242668A1 (en) Dynamic control of power converter output voltage slew rate
KR102449361B1 (en) Linear current driver
JP2021096554A (en) Constant current circuit
CN114578887B (en) Self-adaptive power supply voltage clamping circuit
US20240039494A1 (en) Operational Amplifier
US11316528B2 (en) PWM DAC with improved linearity and insensitivity to switch resistance
CN115033048B (en) Detection circuit, system and method with common mode locking function
CN113917972B (en) Voltage stabilizer and chip for floating negative voltage domain
US4280088A (en) Reference voltage source
WO2024018927A1 (en) Linear power supply device and power supply system
JP2000092830A (en) Power supply circuit
JPH0774638A (en) A/d converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120327

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 16