KR20020079860A - 선형화된 클래스 ｃ 증폭기 동적 바이어싱 - Google Patents

Abstract

전력 증폭기 회로는 증폭 트랜지스터, 및 약 180°미만의 전도각을 얻기 위해 증폭 트랜지스터를 바이어싱하기 위한 dc 바이어스 회로를 포함한다. dc 바이어스 회로는, 전력 증폭기 회로로의 입력 신호가 증가할 때 증폭 트랜지스터에 제공된 dc 바이어스 신호를 감소시키기 위한 동적 바이어싱 회로를 포함한다. 이러한 구성은 증폭기 회로로 하여금, 클래스 B 증폭기와 유사한 실질적으로 선형 입-출력 관계를 갖지만 증가된 동작 효율을 갖는, 선형화된 클래스 C 증폭기로서 동작하도록 한다.

Description

선형화된 클래스 Ｃ 증폭기 동적 바이어싱{LINEARIZED CLASS C AMPLIFIER DYNAMIC BIASING}

이러한 일반적인 유형의 증폭기는, 무선 통신 디바이스에 사용된 것과 같은 고주파수 RF 증폭기와 같은 응용에 자주 사용된다. 원하는 선형 입-출력 특성을 얻기 위해, 출력 스테이지는 일반적으로 클래스 B 또는 클래스 AB에서 동작된다. 이러한 모드에서 취득가능한 더 높은 효율로부터 이득을 얻기 위해 클래스 C로 출력 스테이지를 동작시키는 것이 바람직하지만, 클래스 C 모드의 고유 비선형성(nonlinearity)으로 인해 선형 증폭기 특성이 또한 요구될 때 이것은 지금까지 불가능하였다.

클래스 B 또는 클래스 AB 증폭기 회로에서 최적의 최대 전력 출력 레벨, 및 낮은 전력 레벨에서의 감소된 전력 방산(dissipation)을 얻기 위해 증폭기 바이어스를 승압(boosting)하기 위한 기술은, 본 발명자 및 사이펜 루오(Sifen Luo)가 2000년 3월 28일에 출원한 미국 특허 출원 번호(제 09/536,946호)에 기재되어 있다. 상기 발명은 클래스 B 또는 클래스 AB에서 선형 동작을 유지시키기 위해 바이어스 신호를 승압하는 것에 관한 것이지만, 더 효과적인 클래스 C 동작 모드에서 선형 동작을 가능하게 하지 않는다.

따라서, 클래스 C 동작에 고유한 더 높은 효율의 장점을 제공하는 한편, 동시에 클래스 B 증폭기와 유사한 실질적으로 선형 입-출력 관계를 제공하는 전력 증폭기 회로를 구비하는 것이 바람직하다.

본 발명은 트랜지스터 증폭기 회로 분야에 관한 것이고, 특히 증폭기를 선형화(linearizing)하기 위한 동적 바이어싱 회로를 갖는 클래스 C 전력 증폭기 회로에 관한 것이다.

도 1은 본 발명에 따른 전력 증폭기 회로의 간략한 블록도.

도 2는 본 발명의 바람직한 실시예에 따른 전력 증폭기 회로의 간략한 개략도.

그러므로, 본 발명의 목적은, 클래스 C 동작에 고유한 더 높은 효율의 장점을 제공하는 한편, 동시에 클래스 B 증폭기와 유사한 실질적으로 선형 입-출력 관계를 제공하는 전력 증폭기 회로를 제공하는 것이다.

본 발명에 따라, 본 목적은, 입력 신호를 증폭하고 약 180°미만의 전도각(conduction angle)을 갖는 새로운 전력 증폭기에 의해 달성된다. 상기 회로는 증폭 트랜지스터(amplifying transistor)와, 원하는 전도각을 얻기 위해 증폭 트랜지스터를 바이어싱하는 dc 바이어스 회로를 포함한다. 상기 dc 바이어스 회로는, 전력 증폭기 회로로의 입력 신호가 증가할 때 증폭 트랜지스터에 제공된 dc 바이어스 신호를 감소시키는 동적 바이어싱 회로를 포함한다.

본 발명의 바람직한 실시예에서, 전력 증폭기 회로는 선형화된 클래스 C 증폭기 회로이다.

본 발명의 추가로 바람직한 실시예에서, dc 바이어스 신호에서의 감소량은 입력 신호의 진폭에서의 증가량에 비례한다. 간략함을 위해 구분적인(piecewise)선형 트랜지스터 특성을 가정하면, 이러한 비례 인자는 원하는 전도각의 코사인을 2로 나눈 것과 동일하게 된다.

본 발명의 추가로 바람직한 실시예에서, 전도각은 입력 신호 진폭에서의 변화량(variations)에 대해 실질적으로 일정하게 유지된다.

본 발명에 따른 전력 증폭기는, 2개의 이전에 상호 배타적인 특징, 즉 고효율 및 실질적으로 선형 동작이 단일 회로에서 달성될 수 있다는 현저한 개선점을 제공한다.

본 발명의 이러한 양상 및 다른 양상은 이후에 설명되는 실시예로부터 명백하고 실시예를 참조하여 설명될 것이다.

본 발명은 첨부 도면과 관련하여 읽고, 이후의 설명을 참조하여 더 완전히 이해될 수 있다.

도면에서, 동일한 참조 번호는 일반적으로 동일한 구성 요소를 지정하도록 사용된다.

본 발명에 따른 전력 증폭기 회로(1)의 간략한 블록도는 도 1에 도시된다. 상기 회로는 입력(Vin), 및 전력 증폭기 스테이지(3)에 커플링(couple)된 출력을구비하는 구동기 스테이지(2)를 포함한다. 전력 증폭기 스테이지(3)의 출력은 매칭 네트워크(matching network) 및 로드(load)(4)에 커플링된다. 본 발명에 따라, 상기 회로는, 약 180°미만의 원하는 전도각을 얻기 위해 전력 증폭기 스테이지에서의 증폭 트랜지스터를 바이어싱하기 위한 dc 바이어스 회로(5)를 또한 포함한다. dc 바이어스 회로는, 입력(Vin)으로의 입력 신호가 증가할 때 증폭 트랜지스터에 제공된 dc 바이어스 신호를 감소시키기 위한, 이후에 더 구체적으로 설명되는 동적 바이어싱 회로를 포함한다. dc 바이어스 회로(5)는, 증폭 트랜지스터를 포함하는 전력 증폭기 스테이지(3)로의 입력과 Vin 사이에 연결된 평균화 스테이지(7) 및 샘플링 스테이지(6)를 포함하는 것으로 본 명세서에 간략한 블록 형태로 도시된다.

전력 증폭기 회로(1)는 도 2의 간략한 개략도에 더 구체적으로 도시된다. 기본 증폭기는 구동기 스테이지(2)를 포함하는데, 상기 구동기 스테이지(2)는, 구동기 트랜지스터(10)를 포함하고 일반적으로 클래스 B에서 동작되고 커패시터(12)에 의해 전력 증폭기 스테이지(3)에 용량적으로 커플링된다. 전력 증폭기 스테이지는 증폭 트랜지스터(14)를 포함하는데, 상기 증폭 트랜지스터(14)는 클래스 C에서 동작되고, 매칭 네트워크(4)를 통해 로드 저항(16)에 커플링된 출력을 갖는다. 입력 신호는 단자(Vin)에서 커패시터(18)를 통해 트랜지스터(10)의 입력에 인가되고, 이러한 트랜지스터는 저항(20)을 통해 바이어스 공급 장치(bias supply)(Vg1)로부터 바이어싱된다. 트랜지스터(10 및 14)는 각각 인덕터(22 및 24)를 통해 전원 공급 장치(Vdd)에 연결된다.

dc 바이어스 회로(5)는, 트랜지스터(10)의 입력에 커플링된 입력 및 전류 미러(current mirror)(28)에 커플링된 출력을 갖는 트랜지스터(26)를 구비한 샘플링 스테이지(6)를 포함하는데, 상기 전류 미러(28)는 다시 전류 미러(30)에 커플링된다. 각 전류 미러는 평균화 스테이지(7)용 평균화 회로를 형성하기 위해 RC 필터(각각 32, 34 및 36, 38)를 포함하고, 전류 미러(30)의 출력은 바이어스 공급 장치(Vg2)와 접지 사이에 직렬로 연결된 저항(40 및 42)으로 구성된 저항형 디바이더(resistive divider)에 커플링된다. 디바이더 회로의 출력은 이후에 설명될 방식으로 증폭 트랜지스터의 동적 바이어싱을 제공하기 위해 트랜지스터(14)의 입력에 커플링된다.

트랜지스터(26)는 입력 전압에 비례하는 전류를 생성시키는 트랜스컨덕턴스(transconductance)의 역할을 한다. 트랜지스터(10)가 클래스 B상에서 바이어싱된다고 가정하면, 트랜지스터(26)는 트랜지스터(10)와 바이어스 전압을 공유한다. 트랜지스터(10)가 클래스 B에서 바이어싱되지 않으면, 트랜지스터(26)에는 자체 저항형 바이어스 공급 장치(클래스 B에서 바이어싱됨)가 제공될 것이고, Vin 또는 트랜지스터(10)의 드레인에 용량적으로 연결될 것이다.

클래스 C 증폭기에서, 증폭 트랜지스터는 약 180°미만의 전도각을 갖는다. 드레인(또는 바이폴라 트랜지스터의 경우에는 컬렉터) 전류는, 디바이스가 전도될 때 주기의 일부에 대한 입력에 따르는 파형을 갖고, 디바이스가 차단될 때 0이 된다. 종래 기술에서, 전도각은 바이어스 레벨 뿐 아니라 입력 신호 레벨에 따르므로, 그 결과 비선형 입-출력 관계를 초래한다. 이러한 비선형 관계는, 다른 경우에 더 높은 효율의 장점을 제공하기 때문에 더 광범위하게 사용되었을 클래스 C 증폭기의 응용가능성(applicability)을 한정한다.

본 발명은, 전력 증폭기 회로로의 입력 신호가 증가할 때 증폭 트랜지스터에 제공된 dc 바이어스 신호를 감소시키기 위한 동적 바이어싱 회로를 제공함으로써 클래스 C 증폭기를 선형화한다. 바람직한 실시예에서, 감소량은, 입력 신호의 진폭의 증가량, 또는 전술한 바와 같이 원하는 전도각의 코사인을 2로 나눈 것에 비례한다. 이러한 방식으로, 전도각은 입력 신호 진폭에서의 변화량에 대해 실질적으로 일정하게 유지되고, 증폭기는 클래스 B 증폭기와 실질적으로 동일한 방식으로 수행하도록 선형화될 것이다.

이러한 선형화는, 입력 신호를 샘플링하기 위해 트랜지스터(26)를 사용하고 전류 미러 및 RC 필터(28,30; 32,34 및 36,38)에서 상기 샘플링 신호를 반사하고 평균화하고, 그 다음에 전력 증폭기 회로로의 입력 신호가 증가할 때 감소하는 증폭기 트랜지스터(14)로의 입력에서의 바이어스 신호를 생성하기 위해 저항형 디바이더(40, 42)에 전류 미러(30) 출력을 인가함으로써 도 2의 회로에서 달성된다. 따라서, 예를 들어, Vin에서의 증가는 전류 미러에 흐르는 평균화된 전류에서의 증가를 야기할 것인데, 이것은 노드 연결 저항(40 및 42)에서 흐르는 전류에서 증가를 초래할 것이다. 이것은, 저항(40)을 통하는 전류 흐름에서의 증가 및 이러한 저항 양단간의 전압 강하에서의 대응하는 증가를 차례로 야기할 것이어서, 트랜지스터(14)의 입력에 인가된 바이어스 전압인 저항(42) 양단간의 전압을 떨어뜨릴 것이다. 유사한 방식으로, Vin에서의 감소는 입력 트랜지스터(14)에 인가된 바이어스 전압에서의 증가를 초래할 것이다.

이러한 방식으로, 본 발명은, 이러한 동작 모드에서 취득가능한 더 우수한 효율을 이용하기 위해 클래스 C 모드에서 동작할 수 있는 한편, 동시에 클래스 B 증폭기와 유사한 실질적으로 선형 입-출력 특성을 제공할 수 있는 전력 증폭기 회로를 제공한다.

본 발명이 특히 몇몇 바람직한 실시예를 참조하여 도시되고 설명되었을지라도, 형태 및 세부 사항에서의 다양한 변화가 본 발명의 사상 또는 범주에서 벗어나지 않고도 이루어질 수 있음을 당업자는 이해할 것이다. 따라서, 예를 들어 상이한 유형의 트랜지스터가 사용될 수 있고, 회로 구성에 대한 변경은 특정 설계 필요조건에 적합하도록 이루어질 수 있다.

상술한 바와 같이, 본 발명은 증폭기를 선형화하기 위한 동적 바이어싱 회로를 갖는 클래스 C 전력 증폭기 회로 등에 이용된다.

Claims (6)

1. 입력 신호를 증폭시키고, 약 180°미만의 전도각(conduction angle)을 갖는 전력 증폭기 회로(1)로서, 상기 전력 증폭기 회로(1)는 증폭 트랜지스터(14), 및 상기 전도각을 얻기 위해 상기 증폭 트랜지스터(14)를 바이어싱하기 위한 dc 바이어스 회로(5)를 포함하고, 상기 dc 바이어스 회로(5)는, 상기 전력 증폭기 회로(1)로의 입력 신호가 증가할 때 상기 증폭 트랜지스터(14)에 제공된 dc 바이어스 신호를 감소시키기 위한 동적 바이어싱 회로(6, 7)를 포함하는, 전력 증폭기 회로.
2. 제 1항에 있어서, 상기 전력 증폭기 회로(1)는 선형화된 클래스 C 증폭기 회로인, 전력 증폭기 회로.
3. 제 1항에 있어서, 상기 dc 바이어스 신호에서의 감소량은 원하는 전도각의 코사인을 2로 나눈 것에 비례하는, 전력 증폭기 회로.
4. 제 1항에 있어서, 상기 전도각은 입력 신호 진폭에서의 변화량에 대해 실질적으로 일정하게 유지되는, 전력 증폭기 회로.
5. 제 1항에 있어서, 상기 동적 바이어싱 회로(6, 7)는, 상기 입력 신호에 커플링된 샘플링 스테이지(6), 및 상기 샘플링 스테이지(6)에 커플링된 입력 및 상기증폭 트랜지스터(14)의 입력에 커플링된 출력을 갖는 적어도 하나의 평균화 스테이지(7)를 포함하는, 전력 증폭기 회로.
6. 제 1항에 있어서, 상기 dc 바이어스 신호에서의 감소량은 상기 입력 신호의 진폭에서의 증가량에 비례하는, 전력 증폭기 회로.