KR20020076403A - Fringe field switching mode lcd device - Google Patents
Fringe field switching mode lcd device Download PDFInfo
- Publication number
- KR20020076403A KR20020076403A KR1020010016214A KR20010016214A KR20020076403A KR 20020076403 A KR20020076403 A KR 20020076403A KR 1020010016214 A KR1020010016214 A KR 1020010016214A KR 20010016214 A KR20010016214 A KR 20010016214A KR 20020076403 A KR20020076403 A KR 20020076403A
- Authority
- KR
- South Korea
- Prior art keywords
- domain
- liquid crystal
- fringe field
- pixel electrode
- electrode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
Abstract
Description
본 발명은 프린지 필드 구동 모드 액정표시장치(Fringe field switching mode LCD Device)에 관한 것으로, 보다 구체적으로는 잔상효과(sticking image)를줄일 수 있는 프린지 필드 구동 모드 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fringe field driving mode LCD device, and more particularly to a fringe field driving mode LCD device capable of reducing sticking images.
일반적으로 고개구율 및 고투과율 액정 표시 장치(Fringe Field switching mode LCD)는 일반적인 IPS 모드 액정 표시 장치의 낮은 개구율 및 투과율을 개선시키기 위하여 제안된 것으로, 이에 대하여 대한민국 특허출원 제98-9243호로 출원되었다.In general, the high aperture ratio and high transmittance liquid crystal display (Fringe Field switching mode LCD) is proposed to improve the low aperture ratio and transmittance of the general IPS mode liquid crystal display, and has been filed in Korean Patent Application No. 98-9243.
이러한 고개구율 및 고투과율 액정 표시 장치는 카운터 전극과 화소 전극을 투명 전도체로 형성하면서, 카운터 전극과 화소 전극과의 간격을 상하 기판 사이의 간격보다 좁게 형성하여, 카운터 전극과 화소 전극 상부에 프린지 필드(fringe filed)가 형성되도록 한다.Such a high aperture ratio and high transmittance liquid crystal display device forms a counter electrode and a pixel electrode with a transparent conductor, and forms a gap between the counter electrode and the pixel electrode to be smaller than a gap between the upper and lower substrates, thereby forming a fringe field on the counter electrode and the pixel electrode. (fringe filed) is formed.
이러한 고개구율 및 고투과율 액정 표시 장치가 도 1에 도시되어 있다.Such a high aperture and high transmittance liquid crystal display is shown in FIG. 1.
도면을 참조하여, 하부 기판(1) 상에는 게이트 버스 라인(3) 및 데이터 버스 라인(7)이 교차 배열되어, 단위 화소를 한정하고, 게이트 버스 라인(3)과 데이터 버스 라인(7)의 교차점 부근에는 박막 트랜지스터(TFT)가 배치된다.Referring to the drawings, the gate bus line 3 and the data bus line 7 are arranged on the lower substrate 1 so as to define unit pixels, and the intersection point of the gate bus line 3 and the data bus line 7. In the vicinity, a thin film transistor TFT is disposed.
카운터 전극(2)은 투명한 도전체로서, 단위 화소별로 형성되고, 사각 플레이트 형상을 갖는다. 이러한 카운터 전극(2)은 공통 신호선(30)과 콘택되어, 지속적으로 공통 신호를 인가받는다. 공통 신호선(30)은 게이트 버스 라인(3)과 평행하면서 카운터 전극(2)의 소정 부분과 콘택되는 제 1 부분(30a)과, 제 1 부분(30a)으로 부터 데이타 버스 라인(7)과 평행하게 연장되면서 카운터 전극(2)과 데이타 버스 라인(7) 사이에 각각 배치되는 제 2 부분(30b)을 포함한다. 이때, 제 2 부분(30b)은 데이타 버스 라인(7)과는 절연된다.The counter electrode 2 is a transparent conductor, is formed for each unit pixel, and has a rectangular plate shape. The counter electrode 2 is in contact with the common signal line 30 to receive a common signal continuously. The common signal line 30 is parallel to the gate bus line 3 and in parallel with the data bus line 7 from the first part 30a and the first part 30a which is in contact with a predetermined part of the counter electrode 2. A second portion 30b extending between the counter electrode 2 and the data bus line 7. At this time, the second portion 30b is insulated from the data bus line 7.
화소 전극(9)은 카운터 전극(2)과 오버랩되도록, 단위 화소 공간 각각에 형성된다. 화소 전극(9)는 데이타 버스 라인(7)과 평행하면서 등간격으로 형성된 빗살부(9a)와, 빗살부(9a)의 일단을 연결하면서 박막 트랜지스터(TFT)의 소정 부분과콘택되는 바(9b) 및 빗살부(9a)의 타단부를 연결하는 바(9c)를 포함한다. 여기서, 카운터 전극(2)과 화소 전극(9)은 절연막(도시되지 않음)을 사이에 두고 절연되어 있다.The pixel electrode 9 is formed in each unit pixel space so as to overlap with the counter electrode 2. The pixel electrode 9 is in contact with a predetermined portion of the thin film transistor TFT while connecting the comb portion 9a formed at equal intervals in parallel with the data bus line 7 and one end of the comb portion 9a. ) And a bar 9c connecting the other end of the comb teeth 9a. Here, the counter electrode 2 and the pixel electrode 9 are insulated with an insulating film (not shown) interposed therebetween.
한편, 도면에는 도시되지 않았지만, 하부 기판(1)과 대향하는 상부 기판은 화소 전극(9)과 카운터 전극(2)과의 거리 보다 큰 폭으로 대향,대치된다.On the other hand, although not shown in the figure, the upper substrate facing the lower substrate 1 is opposed and replaced with a width larger than the distance between the pixel electrode 9 and the counter electrode 2.
그러나, 종래의 FFS 구조에서는 카운터 전극(5)이 픽셀내에 전면으로 증착되어 있어서 화소전극(9)과 간격이 좁고 또한 오버랩(Overlap)되어 있는 면적이 크다. 이에, 화소 전극(9)과 카운터 전극(2) 사이에 강한 전계가 형성되어 액정을 구동하게 된다.However, in the conventional FFS structure, the counter electrode 5 is deposited entirely in the pixel, so that the gap between the pixel electrode 9 and the pixel electrode 9 is small and overlaps with each other. Accordingly, a strong electric field is formed between the pixel electrode 9 and the counter electrode 2 to drive the liquid crystal.
이 때, 화소 전극(9)과 카운터 전극(2) 사이에는 큰 유전율을 갖는 절연막이 존재하므로 캐패시턴스값이 크고, 절연막 계면에서 이온 흡착과 계면분극현상이 일어나기 때문에 드레인 신호에 존재하는 잔류 DC 성분이 발생하게 된다. 이러한 잔류 DC 성분으로 인해 액정들이 영향을 받게되어 특정패턴이 계속 존재하는 잔상이 생기게 된다.At this time, since an insulating film having a large dielectric constant exists between the pixel electrode 9 and the counter electrode 2, the capacitance value is large, and since ion adsorption and interfacial polarization occur at the insulating film interface, residual DC components present in the drain signal Will occur. Due to the residual DC component, the liquid crystals are affected, resulting in an afterimage in which a specific pattern continues to exist.
따라서, 본 발명의 목적은, 강한 전계로 인한 잔류 DC 성분을 억제하여 잔상효과를 효과적으로 줄일 수 있는 프린지 필드 구동 모드 액정표시장치를 제공하는것이다.Accordingly, it is an object of the present invention to provide a fringe field drive mode liquid crystal display device which can effectively reduce residual image effects by suppressing residual DC components due to a strong electric field.
도 1은 종래의 프린지 필드 구동 모드 액정표시장치를 설명하기 위한 평면도.1 is a plan view for explaining a conventional fringe field driving mode liquid crystal display device.
도 2는 본 발명의 프린지 필드 구동 모드 액정표시장치를 설명하기 위한 평면도.2 is a plan view for explaining a fringe field drive mode liquid crystal display device of the present invention.
도 3은 본 발명의 실시예에 따른 전하분포를 설명하기 위한 단면도.3 is a cross-sectional view for explaining a charge distribution in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
100 : 하부 기판 102 : 카운터 전극100: lower substrate 102: counter electrode
103 : 게이트 버스 라인 107 : 데이타 버스 라인103: gate bus line 107: data bus line
109 : 화소전극 200a : 상부 도메인109: pixel electrode 200a: upper domain
200b : 하부 도메인 300 : 공통 신호선200b: lower domain 300: common signal line
상기 목적 달성을 위한 본 발명의 프린지 필드 구동 모드 액정표시장치는, 적어도 하나 이상의 절연막 개재하에 슬릿 형상을 갖는 카운터 전극 및 화소전극을 구비하며, 상, 하부의 이중 도메인을 갖는 프린지 필드 구동 모드 액정표시 장치에 있어서, 상기 화소 전극 사이에 적어도 둘 이상의 카운터 전극을 구비하는 상부 도메인과, 상기 상부 도메인과 대칭적으로 형성되는 하부 도메인을 포함하는 프린지 필드 구동 모드 액정표시장치를 제공하는 것을 특징으로 한다.A fringe field drive mode liquid crystal display according to the present invention for achieving the above object includes a counter electrode having a slit shape and a pixel electrode under at least one insulating layer, and a fringe field drive mode liquid crystal display having upper and lower dual domains. A fringe field drive mode liquid crystal display comprising an upper domain having at least two counter electrodes between the pixel electrodes and a lower domain symmetrically formed with the upper domain.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일실시예에 따른 프린지 필드 구동 액정표시장치를 설명하기 위한 평면도이고, 도 3은 본 발명의 프린지 필드 구동 액정표시장치의 전계분포를 설명하기 위한 단면도를 도시한 것이다.2 is a plan view illustrating a fringe field driving liquid crystal display device according to an exemplary embodiment of the present invention, and FIG. 3 is a cross-sectional view illustrating an electric field distribution of the fringe field driving liquid crystal display device of the present invention.
도시된 바와같이, 하부 기판(100) 상에는 게이트 버스 라인(103) 및 데이터 버스 라인(107)이 교차 배열되어, 메트릭스(matrix) 형태의 단위 화소를 한정하고, 게이트 버스 라인(103)과 데이터 버스 라인(107)의 교차점 부근에는 박막 트랜지스터(TFT)가 배치된다.As shown, the gate bus line 103 and the data bus line 107 are arranged on the lower substrate 100 to define unit pixels in a matrix form, and the gate bus line 103 and the data bus are arranged. The thin film transistor TFT is disposed near the intersection point of the line 107.
단위화소 내의 카운터 전극(102)은 투명한 도전체로서, 단위 화소별로 형성되고, 빗살 형상의 슬릿 구조를 갖는다. 이때, 단위화소는 이중 도메인 구조를 갖도록 상부 도메인(200a) 및 하부 도메인(200b)으로 구성하여 각기 형태가 다른 슬릿 구조의 카운터 전극(102)을 형성한다.The counter electrode 102 in the unit pixel is a transparent conductor, is formed for each unit pixel, and has a comb-shaped slit structure. At this time, the unit pixel is formed of an upper domain 200a and a lower domain 200b to have a dual domain structure to form counter electrodes 102 having different slit structures.
이러한 카운터 전극(102)은 공통 신호선(300)과 콘택되어, 지속적으로 공통 신호를 인가받는다. 공통 신호선(300)은 게이트 버스 라인(103)과 평행하면서 카운터 전극(200)의 소정 부분과 콘택되는 제 1 부분(300a)과, 제 1 부분(300a)으로 부터 데이타 버스 라인(107)과 평행하게 연장되면서 카운터 전극(102)과 데이타 버스 라인(107) 사이에 각각 배치되는 제 2 부분(300b)을 포함한다. 이때, 제 2 부분(300b)은 데이타 버스 라인(107)과는 절연된다.The counter electrode 102 is in contact with the common signal line 300 to receive a common signal continuously. The common signal line 300 is in parallel with the gate bus line 103 and is in contact with a predetermined portion of the counter electrode 200 and parallel with the data bus line 107 from the first portion 300a. A second portion 300b extending between the counter electrode 102 and the data bus line 107. In this case, the second portion 300b is insulated from the data bus line 107.
화소전극(109)은 카운터 전극(102) 상부의 절연막(미도시) 개재하에 슬릿 형상으로 단위 화소 공간 각각에 형성한다. 이때, 카운터 전극(102)과 마찬가지로 화소 전극(109) 또한 상, 하부 도메인(200a, 200b)내에 각기 다른 형태의 슬릿 형상으로 형성한다.The pixel electrode 109 is formed in each unit pixel space in a slit shape through an insulating film (not shown) on the counter electrode 102. At this time, like the counter electrode 102, the pixel electrode 109 is also formed in the upper and lower domains 200a and 200b in different slit shapes.
또한, 화소전극(109)은 데이타 버스 라인(107)과 평행하면서 서로 다른 간격을 갖는 빗살부(109a)와 빗살부(109a) 일단부를 서로 연결하면서 박막 트랜지스터(TFT)의 소정 부분과 콘택되는 바(109b) 및 타단부를 연결하는 바(109c)를 포함한다. 여기서, 카운터 전극(102)과 화소 전극(109)은 절연막(도시되지 않음)을 사이에 두고 절연되어 있다.In addition, the pixel electrode 109 contacts the predetermined portion of the thin film transistor TFT while connecting the comb portion 109a and the one end portion of the comb portion 109a which are parallel to the data bus line 107 and having different intervals. 109b and a bar 109c connecting the other end. Here, the counter electrode 102 and the pixel electrode 109 are insulated with an insulating film (not shown) interposed therebetween.
상기와 같이 각기 다르게 형성되는 카운터 전극(102) 및 화소 전극(109)은 다음과 같이 구체적으로 형성된다.The counter electrode 102 and the pixel electrode 109 formed differently as described above are specifically formed as follows.
상부 도메인(200a)에는 조밀한 간격의 카운터 전극(102)과 그 상부에는 비교적 넓은 간격을 갖는 화소전극(109)을 형성한다. 바람직하게는, 상기 화소 전극 사이에 적어도 둘 이상의 카운터 전극을 구비하는 상부 도메인(200a)을 형성한다.In the upper domain 200a, a counter electrode 102 having a tight spacing and a pixel electrode 109 having a relatively wide spacing are formed thereon. Preferably, an upper domain 200a having at least two counter electrodes is formed between the pixel electrodes.
또한 하부 도메인(200b)에 형성되는 카운터 전극(102) 및 화소 전극(109)은 상부 도메인(200a)에 형성된 것과 대칭되게 형성된다. 즉, 비교적 넓은 간격을 갖는 카운터 전극과, 조밀한 간격으로 형성되는 화소전극, 예컨대, 카운터 전극 사이에 적어도 둘 이상의 화소전극을 구비하는 하부 도메인(200b)을 형성한다.In addition, the counter electrode 102 and the pixel electrode 109 formed in the lower domain 200b are formed to be symmetrical with those formed in the upper domain 200a. That is, the lower domain 200b having at least two pixel electrodes is formed between the counter electrodes having relatively wide intervals and the pixel electrodes formed at close intervals, for example, the counter electrodes.
도 3은 상기와 같은 구조를 갖는 카운터 및 화소 전극간에 형성되는 전계 분포를 나타낸 단면도이다.3 is a cross-sectional view showing an electric field distribution formed between a counter and a pixel electrode having the above structure.
(a)는 상부 도메인에 있는 각 전극간에 일어나는 전계분포를 도시한 것이다. 도시된 바와같이, 화소 전극(109) 사이로 두 선을 갖는 카운터 전극(102)이 지나간다. 화소 전극(102)과 카운터 전극(102) 사이에는 절연막(350), 예컨대, 게이트 절연막과, 박막 트랜지스터(미도시) 형성 후 증착되는 보호막의 적층된 구조가 개재되어 있다. 이 때, 절연막(350)이나 계면내에 존재하는 잔류 전하는 화소 전극(109)과 인접한 카운터 전극(102) 사이에서 발생하는 강한 전계에 의해 절연막(350) 층간에서 불균형한 분포로 나타나게 된다.(a) shows the electric field distribution occurring between each electrode in the upper domain. As shown, a counter electrode 102 having two lines passes between the pixel electrodes 109. A stacked structure of an insulating film 350, for example, a gate insulating film and a protective film deposited after forming a thin film transistor (not shown) is interposed between the pixel electrode 102 and the counter electrode 102. At this time, the residual charge present in the insulating film 350 or the interface is represented by an unbalanced distribution between the insulating film 350 layers due to the strong electric field generated between the pixel electrode 109 and the adjacent counter electrode 102.
또한 상기 잔류 전하는 전계에 의해 분극현상이 일어나게 되어 내부 DC를 형성한다. 그러나, 종래의 화소전극보다 멀리 있는 전극 사이에는 약한 전계가 형성되어 잔류 전하의 불균형한 분포가 발생하기 때문에 잔상에 기인하는 영향을 줄일 수 있다.In addition, the residual charge is polarized by an electric field to form internal DC. However, a weak electric field is formed between the electrodes farther than the conventional pixel electrode, so that an unbalanced distribution of residual charges occurs, so that the effect due to afterimages can be reduced.
한편, (b)는 하부 도메인에 있는 각 전극간에 일어나는 전계분포를 도시한 것이다. 도시된 바와같이, 상부 도메인의 전극 구조와 대칭적으로 카운터 전극 및화소전극을 형성하여 절연막(350)에 존재하는 전계 분포를 다르게 한다. 이는 절연막에 존재하는 전하 분포의 불균형을 두어 전하의 이동을 용이하게 한다.On the other hand, (b) shows the electric field distribution that occurs between each electrode in the lower domain. As shown in the drawing, the counter electrode and the pixel electrode are formed symmetrically with the electrode structure of the upper domain to change the electric field distribution present in the insulating film 350. This puts an imbalance in the charge distribution present in the insulating film, thereby facilitating the transfer of charges.
액정은 강한 전계에 의해 주로 구동되지만, 카운터 전극 사이에 약한 전계가 걸리는 부분에 있는 액정도 인접한 액정 변화의 영향을 받아 동시에 움직일 수 있다.The liquid crystal is driven mainly by a strong electric field, but the liquid crystal in the part where the weak electric field is applied between the counter electrodes can also move simultaneously under the influence of the adjacent liquid crystal change.
아울러, 도 2에 도시된 바와같이, 화소전극(109) 중간 부분에 상, 하부 도메인(200a, 200b)상 각각의 슬릿 형상의 화소전극을 연결하는 중간 바(109d)을 형성한다. 이는 화소전극(109)의 저항을 감소시켜 충전되어 있거나 잔류하고 있는 전하를 잘 움직이도록 할 수 있다.In addition, as shown in FIG. 2, an intermediate bar 109d is formed at the middle of the pixel electrode 109 to connect the slit-shaped pixel electrodes on the upper and lower domains 200a and 200b. This may reduce the resistance of the pixel electrode 109 so as to move the charged or remaining charge well.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
상술한 본 발명의 프린지 필드 구동 모드 액정표시소자에 의하면, 단위화소를 상부 도메인과 하부 도메인으로 나누고 대칭성을 갖는 전극 구조를 형성하여 절연막에 존재하는 전계 분포를 다르게 한다. 이는 절연막에 존재하는 전하 분포의 불균형을 두어 전하의 이동을 용이하게 하므로써 축적된 전하를 잘 빼낼 수 있다. 따라서, 잔상에 기인하는 캐패시턴스값을 줄일 수 있어 구동 전압을 감소시킬 수 있는 효과가 있다.According to the fringe field driving mode liquid crystal display device of the present invention described above, the unit pixels are divided into an upper domain and a lower domain, and an symmetric electrode structure is formed to change the electric field distribution present in the insulating film. This makes it possible to dissipate the charge distribution present in the insulating film, thereby facilitating the transfer of charges, thereby making it possible to extract the accumulated charges well. Therefore, the capacitance value resulting from the afterimage can be reduced, and the driving voltage can be reduced.
또한, 화소전극 중간 부분에 중간바를 형성하여 화소 전극 저항을 감소시킨다. 이는, 액정을 구동시키는 전하를 쉽게 움직일 수 있고, 저항 차이로 인한 픽셀 상하 전압차를 감소시킬 수 있다.In addition, an intermediate bar is formed in the middle portion of the pixel electrode to reduce the pixel electrode resistance. This can easily move the charge driving the liquid crystal, and can reduce the pixel up-down voltage difference due to the difference in resistance.
따라서, 강한 전계로 인한 잔류 DC 성분을 억제하여 잔상효과를 효과적으로 줄일 수 있다.Therefore, the residual DC component due to the strong electric field can be suppressed to effectively reduce the afterimage effect.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010016214A KR100756835B1 (en) | 2001-03-28 | 2001-03-28 | Fringe field switching mode lcd device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010016214A KR100756835B1 (en) | 2001-03-28 | 2001-03-28 | Fringe field switching mode lcd device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020076403A true KR20020076403A (en) | 2002-10-11 |
| KR100756835B1 KR100756835B1 (en) | 2007-09-07 |
Family
ID=27698995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010016214A KR100756835B1 (en) | 2001-03-28 | 2001-03-28 | Fringe field switching mode lcd device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100756835B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8773481B2 (en) | 2009-03-11 | 2014-07-08 | Au Optronics Corporation | Pixel structure, touch display panel and liquid crystal display |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980028340A (en) * | 1996-10-22 | 1998-07-15 | 김광호 | Flat Drive Liquid Crystal Display |
| KR100299377B1 (en) * | 1998-01-30 | 2002-06-20 | 박종섭 | Liquid crystal display |
-
2001
- 2001-03-28 KR KR1020010016214A patent/KR100756835B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8773481B2 (en) | 2009-03-11 | 2014-07-08 | Au Optronics Corporation | Pixel structure, touch display panel and liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100756835B1 (en) | 2007-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3723914B2 (en) | FFS mode liquid crystal display device and manufacturing method thereof | |
| US5914762A (en) | Liquid crystal display device with improved transmittance and method for manufacturing same | |
| JP4162890B2 (en) | Liquid crystal display | |
| KR100311214B1 (en) | LCD having high aperture ratio and high transmittance | |
| KR100507271B1 (en) | LCD having high aperture ratio and high transmittance and method for manufacturing the same | |
| US7787091B2 (en) | Transverse field type liquid crystal display panel | |
| KR20020021296A (en) | Liquid crystal display with wide viewing angle | |
| WO1998008134A1 (en) | Liquid crystal display device | |
| JPH10221705A (en) | Liquid crystal display element | |
| US6657694B2 (en) | In-plane switching LCD device having slanted corner portions | |
| KR100853213B1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| KR100430376B1 (en) | Liquid crystal display | |
| KR20020009144A (en) | liquid crystal display device | |
| JP2008046184A (en) | Liquid crystal display panel of in-plane switching system | |
| US20090086145A1 (en) | Liquid crystal display device, method for producing same, and electronic apparatus | |
| KR20040047400A (en) | In-Plane Switching Mode Liquid Crystal Display Device and A method for manufacturing the same | |
| KR20080071255A (en) | Fabrication methods of the fringe-field switching liquid crystal display | |
| KR20050031478A (en) | Ocb mode liquid crystal display | |
| KR20030053562A (en) | Apparatus for fringe field switching liquid crystal display device | |
| KR100674236B1 (en) | Method of manufacturing fringe field switching liquid crystal display device | |
| KR20050058105A (en) | Fringe field switching mode liquid crystal display device and method for manufacturing the same | |
| KR100850380B1 (en) | Horizontal electric field mode liquid crystal display device | |
| KR20020076403A (en) | Fringe field switching mode lcd device | |
| KR100675935B1 (en) | Fringe field switching liquid crystal display | |
| KR100494708B1 (en) | Fringe field switching mode liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120807 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130814 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150817 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160822 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170822 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180822 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190827 Year of fee payment: 13 |