KR20020073785A - 데이터 밴드위스를 확장시킨 시리얼 인터페이스 장치 - Google Patents

Abstract

여기에 개시된 발명에서는 데이터의 밴드위스를 확장시킨 시리얼 인터페이스 장치가 제공된다. 본 발명은 두 개의 양방향 버스를 이용하여 복수의 패킷들을 전송하는 시리얼 인터페이스에서 데이터 선택기를 추가로 구비하여 데이터 전송시 두 개의 양방향 버스를 통해 동시에 데이터 신호를 전송하므로써 전송 효율을 향상시킨다.

Description

데이터 밴드위스를 확장시킨 시리얼 인터페이스 장치{SERIAL INTERFACE APPARATUS OF ENLARGING DATA BANDWIDTH}

본 발명은 시리얼 인터페이스 장치 및 방법에 관한 것으로, 좀더 자세하게는 양방향 버스를 이용한 데이터 전송 방식에 관한 것이다.

현재 시리얼 인터페이스(Serial Interface)에 관한 솔루션들은 많이 보급되어 있다. 여기에는 한 개의 데이터 버스만을 사용하는 방식과 두 개의 데이터 버스를 사용하는 방식으로 크게 구분된다.

먼저, 한 개의 데이터 버스만을 사용하는 방식은 양방향 버스 한 개을 이용해서 여러 가지 패킷을 전송한다. 여기서 각 패킷이란, 도 1에 도시된 바와 같이, 각각 다른 속성을 가지는 데이터 다발로써 커맨드, 어드레스, 데이터 등을 말한다.다음, 두 개의 데이터 버스를 사용하는 방식은 크게 두 가지로 분류된다.

하나는, 도 2에 도시된 바와 같이, 단방향 버스 두 개를 이용해서 각 버스에 모든 패킷을 전송하는 방식이다.

다른 하나는, 도 3에 도시된 바와 같이, 두 개의 양방향 버스를 이용하여 각각 전용 패킷을 한 개씩 구현하는 방식이다. 통상, 하나는 커맨드, 어드레스 전용 패킷이고 다른 하나는 데이터 전용 패킷이다.

두 개의 양방향 버스를 이용해 시리얼 인터페이스를 처리하는 솔루션의 경우, 이상에서 살펴본 바와 같이, 각 버스가 커맨드(어드레스) 전용 패킷과 데이터 전용 패킷으로 나누어져 있어 콘트롤러 등에 부담을 주지 않는다. 이에 따라, 이러한 시리얼 인터페이스 장치는 데이터의 전송 효율을 높일 수 있는 장점이 있다. 반면에, 버스의 비효율적인 사용으로 인한 문제점들이 존재한다.

원래, 시리얼 인터페이스는 랜덤 어드레스 엑세스가 힘들다 보니 한번 지정한 후 그 다음부터는 어드레스 지정없이 한 블록 데이터를 순차적으로 읽고 쓰는 방식으로 구현된다. 즉, 버스트 블록 엑세스라고 할 수 있다. 이러한 버스트 블록 엑세스 방식에서는, 도 4 및 도 5에 도시된 바와 같이, 커맨드 패킷과 어드레스 패킷보다 데이터 패킷이 훨씬 크다. 이에 따라, 커맨드 패킷과 어드레스 패킷 전용 데이터 버스가 대부분의 시간을 쉬게 되는 결과가 초래된다.

본 발명의 목적은 커맨드 전용 패킷 및 어드레스 전용 패킷은 그대로 두고 데이터 패킷 버스를 두개의 버스 전체로 확장해 데이터 밴드위스를 거의 두배로 향상시킨 시리얼 인터페이스 장치를 제공하는 것이다.

도 1은 다양한 종류의 패킷들(커맨드, 어드레스, 데이터 등)이 시리얼 인터페이스 장치를 통해 전송되는 관계를 보여주는 일반적인 블록도;

도 2는 다양한 종류의 패킷들(커맨드, 어드레스, 데이터 등)이 두 개의 단방향 버스를 통해 전송되는 관계를 보여주는 일반적인 블록도;

도 3은 커맨드(어드레스) 전용 패킷 및 데이터 전용 패킷이 각각 서로 다른 한 개의 양방향 버스를 통해 전송되는 관계를 보여주는 일반적인 블록도;

도 4는 도 3에 도시된 양방향 버스를 이용한 프로토콜에서 데이터 트랜스미트 타이밍 관계를 보여주는 블록도;

도 5는 도 3에 도시된 양방향 버스를 이용한 프로토콜에서 데이터 리시브 타이밍 관계를 보여주는 블록도;

도 6은 본 발명에 따른 데이터 트랜스미트시 타이밍 관계를 보여주는 블록도;

도 7은 본 발명에 따른 데이터 리시브시 타이밍 관계를 보여주는 블록도;

도 8은 멀티미디어 카드를 이용한 프로토콜에서 멀티블럭 전송시 스톱 커맨드가 데이터 전송 구간과 겹치는 상황을 보여주는 타이밍 블록도;

도 9는 두 개의 양방향 버스를 이용한 종래의 시리얼 인터페이스 관계를 보여주는 블록도;

도 10은 두 개의 양방향 버스를 이용한 본 발명에 따른 시리얼 인터페이스 관계를 보여주는 블록도;

*도면의 주요 부분에 대한 부호의 설명

10: 커맨드(어드레스)트랜스미터12: 스테이터스 리시버

14: 데이터 선택기16: 커맨드(어드레스) 버스

18: 데이터 트랜스미터20: 데이터 리시버

22: 데이터 버스DE: 제어 신호

(구성)

종래의 결점을 해결하기 위해, 본 발명은 커맨드 전용 패킷 및 어드레스 전용 패킷은 그대로 두고 데이터 패킷 버스를 두개의 버스 전체로 확장해 데이터 밴드위스를 두배로 향상시킨 시리얼 인터페이스 장치를 제공한다.

상기한 시리얼 인터페이스 장치는 제1 트랜스미터와 제1 리시버와 제1 버스와 제2 트랜스미터와 제2 리시버와 제2 버스 및 데이터 선택기를 포함한다.

상기 제1 트랜스미터는 커맨드 또는 어드레스 신호를 송신하는 기능을 수행한다.

상기 제1 리시버는 상기 커맨드 또는 어드레스 신호를 수신하는 기능을 수행한다.

상기 제1 버스는 상기 커맨드 또는 어드레스 신호를 전송하는 기능을 수행한다.

상기 제2 트랜스미터는 데이터 신호를 송신하는 기능을 수행한다.

상기 제2 리시버는 상기 데이터 신호를 수신하는 기능을 수행한다.

상기 제2 버스는 상기 데이터 신호를 전송하는 기능을 수행한다. 그리고,

상기 데이터 선택기는 제어 신호의 로직레벨에 따라 커맨드(어드레스 신호)또는 데이터 신호를 선택하여 상기 제1 버스로 출력한다.

(작용)

이러한 장치에 의하면, 두 개의 양방향 버스를 이용하는 직렬 인터페이스에서 데이터의 밴드위스를 두 배로 높일 수 있다.

(실시예)

이하에서는 청구범위와 관련된 본 발명의 상세한 설명을 바람직한 실시예를 통하여 상세히 설명한다.

첨부도면은 본 발명에 대한 이해를 한층 높이기 위해 포함된 것으로, 이 명세서의 일부를 구성한다.

도 6은 본 발명에 따른 데이터 트랜스미트시 타이밍 관계를 보여주는 블록도이다.

도 7은 본 발명에 따른 데이터 리시브시 타이밍 관계를 보여주는 블록도이다.

도 6 및 도 7을 참조하면, 두 개의 양방향 버스를 이용하는 시리얼 인터페이스에서 커맨드 전용 패킷, 어드레스 전용 패킷, 스테이터스 전용 패킷과 데이터 전용 패킷이 동시에 전송되는 것을 막아 데이터 전용 패킷을 두 개의 양방향 버스에 동시에 전송되도록 하므로써 전체적인 데이터 전송 효율을 두 배 가까이 향상시킨 관계를 보여준다.

즉, 본 발명에서는 데이터 전용 패킷과 커맨드 전용 패킷, 어드레스 전용 패킷, 스테이터스 전용 패킷이 동시에 전송되는 구간을 손해보는 대신에 커맨드 전용 패킷, 어드레스 전용 패킷, 스테이터스 전용 패킷이 쉬는 구간에서 데이터 전용 패킷을 두 개의 양방향 버스를 통해 동시에 전송하므로써 이익을 취하고자 하는 것이다.

일반적으로, 커맨드(어드레스, 스테이터스) 패킷은 수 바이트에 불과하나 블록 단위로 전송되는 데이터 패킷은 작은 것이 512 바이트이다. 따라서, 본 발명에서 제안한 전송방식에 의하면 거의 두 배의 밴드위스를 달성할 수가 있다.

멀티미디어 카드를 접속해서 직렬 인터페이스를 실현하는 MMC 프로토콜을 예로 들어 좀더 구체적으로 살펴보면 다음과 같다.

상기한 MMC 프로토콜에서, 커맨드가 1 바이트이고 어드레스가 4 바이트이며 스테이터스가 5 바이트이다. 그리고 데이터 블록은 512 바이트이다. 여기서, 데이터 패킷과 나머지 패킷이 겹치는 상황은 다음과 같은 두 가지 경우에 생긴다.

각각의 경우, 어떻게 두 배의 밴드위스를 실현하는지 살펴본다.

하나는, 데이터를 읽을 때 스테이터스와 데이터가 겹치는 경우이다.

이것은 전술한 도 5와 같은 경우로, 이를 해결하는 방법은, 도 7에 도시된 바와 같이, 데이터를 스테이터스 뒤에 오도록 정하면 두 개의 양방향 데이터 버스를 통해 데이터 패킷을 전송하면 된다.

다른 하나는, 멀티 데이터 블록 전송일 때 스톱 커맨드와 데이터가 겹치는 경우이다.

통상, 다량의 데이터를 전송할 때는 멀티 블록 커맨드를 이용하는데, 현재의 MMC 프로트콜에서는 복수 개의 블록을 전송할 때, 도 8에 도시된 바와 같이, 마지막 데이터 블록이 전송되는 중에 스톱 커맨드를 내보내 데이터 전송을 마친다.

이를 해결하는 방법으로는, 스톱 커맨드가 발생되지 않도록 하는 것이다. 이것은 블록의 개수를 미리 세팅시켜 데이터 전송을 시작하면 끝나는 시점을 이미 알 수 있도록 하는 것이다.

도 9는 두 개의 양방향 버스를 이용한 종래의 시리얼 인터페이스 관계를 보여주는 블록도이다.

도 9를 참조하면, 종래의 시리얼 인터페이스 장치는 커맨드(어드레스) 트랜스미터에서 나가는 신호와 스테이터스 리시버로 들어가는 신호를 하나의 커맨드(어드레스) 버스로 묶고, 데이터 트랜스미터에서 나가는 신호와 데이터 리시버로 들어가는 신호를 하나의 데이터 버스에 묶어 처리했다. 전술한 바와 같이, 이러한 종래의 데이터 전송방식은 커맨드(어드레스) 전용 패킷보다 데이터 전용 패킷이 휠씬 커 커맨드(어드레스) 전용 패킷 버스가 대부분의 시간을 쉬게 되는 단점이 있다.

도 10은 두 개의 양방향 버스를 이용한 본 발명에 따른 시리얼 인터페이스 관계를 보여주는 블록도이다.

도 10을 참조하면, 본 발명에 따른 시리얼 인터페이스 장치는 도 9에 도시된 종래의 시리얼 인터페이스 장치에 커맨드(어드레스) 트랜스미터(10)에서 나가는 신호와 데이터 트랜스미터(18)에서 나가는 신호를 제어 신호(데이터 인에이블 신호(DE))의 로직레벨에 따라 선택적으로 출력하여 커맨드(어드레스) 버스(16)로 전달하는 데이터 선택기(멀티플렉서)(14)를 추가로 구비한다. 또한, 데이터 전송시 커맨드(어드레스) 버스(16)로부터 데이터 리시버(20)로 데이터가 전송될 수 있도록 데이터 패스를 추가로 구비하였다. 이러한 메커니즘에 의하면, 커맨드(어드레스) 전용 패킷 전송이 끝나고 데이터 전송이 이루어질 때 데이터 인에이블 신호(DE)가데이터 선택기(14)를 제어하게 된다. 즉, 데이터 전송시 데이터 선택기(멀티플렉서)(14)는 데이터 인에이블 신호(DE)에 의해 커맨드(어드레스) 트랜스미터(10)로부터 나오는 신호를 받아들이지 않고 데이터 트랜스미터(18)로부터 나오는 신호를 선택하여 커맨드(어드레스) 버스(16)로 전달하는 하나의 데이터 패스를 형성한다. 또한, 데이터 트랜스미터(18)로부터 나오는 신호를 직접 데이터 버스(22)로 전달하는 또다른 하나의 데이터 패스를 형성한다. 그리고, 데이터 리시버(20)는 커맨드(어드레스) 버스(16)로부터 나오는 신호와 데이터 버스(22)로부터 나오는 신호를 동시에 받아들인다. 이러한 본 발명의 메커니즘에서는 두 개의 양방향 버스를 통해 데이터 패킷이 동시에 처리되도록 하므로써 데이터의 전송 효율을 향상시킨 것이다.

이상에서 살펴본 바와 같이, 본 발명에서 제시한 메커니즘을 시리얼 인터페이스 장치에 적용하면, 데이터의 전송 효율을 배가시키는 이점이 있다.

Claims (4)

1. 제1 트랜스미터와 제1 리시버 사이에 접속되는 제1 버스와;

   제2 트랜스미터와 제2 리시버 사이에 접속되는 제2 버스를 구비하여 복수의 패킷들을 전송하는 시리얼 인터페이스 장치에 있어서,

   상기 제1 트랜스미터 및 상기 제2 트랜스미터 출력단과 상기 제1 버스 입력단 사이에 접속되고 제어 신호의 로직 레벨에 따라 상기 두 트랜스미터의 출력을 선택적으로 상기 제1 버스로 출력하는 데이터 선택기를 포함하는 시리얼 인터페이스 장치.
2. 제 1 항에 있어서,

   상기 데이터 선택기는 제어 신호의 로직레벨에 따라 상기 제1 트랜스미터로부터 출력되는 커맨드 또는 어드레스 신호와 상기 제2 트랜스미터로부터 출력되는 데이터 신호를 선택적으로 출력하는 것을 특징으로 하는 시리얼 인터페이스 장치.
3. 제 1 항에 있어서,

   상기 시리얼 인터페이스 장치는 데이터 전송시 상기 제1 버스와 상기 제2 버스를 통하여 동시에 상기 제2 리시버로 전송되는 것을 특징으로 하는 시리얼 인터페이스 장치.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 데이터 선택기는 멀티플렉서를 포함하는 것을 특징으로 하는 시리얼 인터페이스 장치.